实验一 8位算术逻辑运算实验(信软)共26页文档
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
计算机组成原理实验
实验一
2
8位算术逻辑运算实验
一、实验目的 二、实验设备
三、实验原理 四、实验连线 五、实验步骤
一、实验目的
3
1. 掌握算术逻辑运算器单元ALU（74LS181） 的工作原理。
2. 掌握模型机运算器的数据传送通路组成原理。
3. 验证74LS181的组合功能。
4. 按给定数据，完成实验指导书中的算术／逻 辑运算。
按下“复位”键 发出总清信号
打入脉冲信号T4
步骤3.检验DR1和DR2置入的数据
22
① 数据输出三态缓冲器门控信号ALUB=0（打开）；
② 数据输入三态缓冲器门控信号SWB=1（关闭）；
③ 数据锁存DRi控制信号LDDR1、LDDR2=0（关闭）
④ 设置开关M 、开关S3、S2、S1、S0 相应值
5. 填写实验报告表3-1中的空白数据。
步骤2. 8位运算数据的置入
20Fra Baidu bibliotek
① 开始实验时，右下方的“停止运行控制”开关向上设置为 运行 状态；
② 调拨8位数据开关KD7-KD0为00110101（35H） ，准备向DR1送二 进制数据。
③ 数据输出三态缓冲器门控信号ALUB=1（关闭）。
④ 数据输入三态缓冲器门控信号 SWB=0（打开）。 ⑤ 数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关
数据显示灯（BUS UNIT）已和数据总线相连， 用来显示数据总线内容。
6
74LS181芯片外特性
74LS181功能表
7
4位ALU
S3 S2 S1 S0
0 00 0 0 00 1 0 01 0 0 01 1 0 10 0 0 10 1 0 11 0 0 11 1 1 00 0 1 00 1 1 01 0 1 01 1 1 10 0 1 10 1 1 11 0 1 11 1
运算器的数据来 源由8位数据开关
KD0-KD7输入
内部数据线通过 LZD0-D7显示灯显示
DR1 运算器的输出经过三态门 74LS245到BUSD0-D7
运算器的输入经过三态 门74LS245到外部数据 总线并送入锁存器锁存
DR2
运算器由两片 74LS181并/串而成
数据输入三态缓冲器门控信号 SWB ,数据输出三态缓冲器门控信号ALUB 数据锁存DR1打入脉冲信号 LDDR1 ,数据锁存DR2打入脉冲信号 LDDR2
运算器数据通路图(简化版)
9
四、实验连线
10
仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨 在左边 6) AR跳线器拨在左边，同时开关AR拨在 “1”电平
F=A
Ｍ＝１ （逻辑运算）
F=/A F=/（A+B） F=/A*B F=0 F=/(A*B) F=/B F=(A B) F=(A*/B) F=/A+B F=/(A B) F=B F=AB F=1 F=A+/B F=A+B F=A
运算器数据通路图(图3-1)
8
运算器的输入 由两个锁存器 74LS273锁存 并送入运算器
如M=1，S3、S2、S1、S0=1111，验证8位数据 DR1；S3、S2、S1、S0=1010验证8位数据DR2。
步骤3.检验DR1和DR2置入的数据
23
验证DR12置入数据
打 关关开闭闭输D出入R12三控态制门 LASDLWDUBRB=12==1 0 0
设置功能选择开关M=1 S3S2S1S0=101110，验证DR12置入数据
四、实验连线-未连线
11
四、实验连线-ALUBUS连EXJ3
12
四、实验连线- ALU01连BUS1
13
四、实验连线- SJ2连UJ2
14
四、实验连线-跳线器J23上T4连SD
15
J23上的T4连SD
LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 16
LASDLWDURBB跳12跳跳线线线拨拨拨左左左边边边
Ｍ＝０（算术运算）
Ｃn=1 无进位
F=A
F=A+B
F=A+/B F=2的补 F=A加（A*/B） F=（A+B）加（A*/B） F=A减B减1 F=（A*/B）减1 F=A加A*B F=A加B F=（A+/B）加A*B F=A*B减1 F=A加A F=（A+B）加A F=（A+/B）加A F=A减1
AR跳线器拨在左边，同时开关AR拨在“1”电平 17
AR开关拨“1”
AR跳线拨左边
四、实验连线-连线及跳线完毕
18
五、实验步骤
19
1. 连接线路，仔细检查核对后接通电源。
2. 用二进制数据开关KD7-KD0向DR1和DR2寄存 器置入8位运算数据。
3. 检验DR1和DR2置入的数据是否正确。
4. 验证74LS181的算术和逻辑运算功能。
24
步骤4、5.验证74LS181的算术和逻辑运算功能
① 在给定DR1=35H、DR2=48H的情况下，改变算术 逻辑运算功能发生器的功能设置，观察运算器 的输出。
二、实验设备（平台）DVCC实验机平面图 4
三、实验原理
5
运算器由两片74LS181以并/串形式构成8位字长 的ALU。
运算器的输出经过一个三态门（74LS245）和数 据总线相连。
运算器的两个数据输入端分别由两个锁存器 （74LS273）锁存。
锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一 三态门（74LS245）和数据总线相连。
闭）。 ⑥ 打入脉冲信号T4 ，将数据35H置入DR1。 ⑦ 重复步骤2-6，其中的步骤5 将LDDR1与LDDR2互换，即可将数据
48H置入DR2。
步骤2. 8位运算数据的置入
21
通过8位数据开关 KD0-KD7输入3458H
打 关关 打开 闭闭 开D输R出 入12控三制态信门号 LASDLWDUBRB==120=110
Ｃn=0 有进位
F=A加1 F=（A+B）加1 F=（A+/B）加1
F=0 F=A加（A*B）加1 F=(A+B)加(A*/B)加1 F=A减B F=（A*/B） F=A加AB加1 F=A加B加1 F=(A+/B)加A*B加1
F=AB F=A加A加1 F=(A+B)加A加1 F=(A+/B)加A加1
计算机组成原理实验
实验一
2
8位算术逻辑运算实验
一、实验目的 二、实验设备
三、实验原理 四、实验连线 五、实验步骤
一、实验目的
3
1. 掌握算术逻辑运算器单元ALU（74LS181） 的工作原理。
2. 掌握模型机运算器的数据传送通路组成原理。
3. 验证74LS181的组合功能。
4. 按给定数据，完成实验指导书中的算术／逻 辑运算。
按下“复位”键 发出总清信号
打入脉冲信号T4
步骤3.检验DR1和DR2置入的数据
22
① 数据输出三态缓冲器门控信号ALUB=0（打开）；
② 数据输入三态缓冲器门控信号SWB=1（关闭）；
③ 数据锁存DRi控制信号LDDR1、LDDR2=0（关闭）
④ 设置开关M 、开关S3、S2、S1、S0 相应值
5. 填写实验报告表3-1中的空白数据。
步骤2. 8位运算数据的置入
20Fra Baidu bibliotek
① 开始实验时，右下方的“停止运行控制”开关向上设置为 运行 状态；
② 调拨8位数据开关KD7-KD0为00110101（35H） ，准备向DR1送二 进制数据。
③ 数据输出三态缓冲器门控信号ALUB=1（关闭）。
④ 数据输入三态缓冲器门控信号 SWB=0（打开）。 ⑤ 数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关
数据显示灯（BUS UNIT）已和数据总线相连， 用来显示数据总线内容。
6
74LS181芯片外特性
74LS181功能表
7
4位ALU
S3 S2 S1 S0
0 00 0 0 00 1 0 01 0 0 01 1 0 10 0 0 10 1 0 11 0 0 11 1 1 00 0 1 00 1 1 01 0 1 01 1 1 10 0 1 10 1 1 11 0 1 11 1
运算器的数据来 源由8位数据开关
KD0-KD7输入
内部数据线通过 LZD0-D7显示灯显示
DR1 运算器的输出经过三态门 74LS245到BUSD0-D7
运算器的输入经过三态 门74LS245到外部数据 总线并送入锁存器锁存
DR2
运算器由两片 74LS181并/串而成
数据输入三态缓冲器门控信号 SWB ,数据输出三态缓冲器门控信号ALUB 数据锁存DR1打入脉冲信号 LDDR1 ,数据锁存DR2打入脉冲信号 LDDR2
运算器数据通路图(简化版)
9
四、实验连线
10
仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨 在左边 6) AR跳线器拨在左边，同时开关AR拨在 “1”电平
F=A
Ｍ＝１ （逻辑运算）
F=/A F=/（A+B） F=/A*B F=0 F=/(A*B) F=/B F=(A B) F=(A*/B) F=/A+B F=/(A B) F=B F=AB F=1 F=A+/B F=A+B F=A
运算器数据通路图(图3-1)
8
运算器的输入 由两个锁存器 74LS273锁存 并送入运算器
如M=1，S3、S2、S1、S0=1111，验证8位数据 DR1；S3、S2、S1、S0=1010验证8位数据DR2。
步骤3.检验DR1和DR2置入的数据
23
验证DR12置入数据
打 关关开闭闭输D出入R12三控态制门 LASDLWDUBRB=12==1 0 0
设置功能选择开关M=1 S3S2S1S0=101110，验证DR12置入数据
四、实验连线-未连线
11
四、实验连线-ALUBUS连EXJ3
12
四、实验连线- ALU01连BUS1
13
四、实验连线- SJ2连UJ2
14
四、实验连线-跳线器J23上T4连SD
15
J23上的T4连SD
LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 16
LASDLWDURBB跳12跳跳线线线拨拨拨左左左边边边
Ｍ＝０（算术运算）
Ｃn=1 无进位
F=A
F=A+B
F=A+/B F=2的补 F=A加（A*/B） F=（A+B）加（A*/B） F=A减B减1 F=（A*/B）减1 F=A加A*B F=A加B F=（A+/B）加A*B F=A*B减1 F=A加A F=（A+B）加A F=（A+/B）加A F=A减1
AR跳线器拨在左边，同时开关AR拨在“1”电平 17
AR开关拨“1”
AR跳线拨左边
四、实验连线-连线及跳线完毕
18
五、实验步骤
19
1. 连接线路，仔细检查核对后接通电源。
2. 用二进制数据开关KD7-KD0向DR1和DR2寄存 器置入8位运算数据。
3. 检验DR1和DR2置入的数据是否正确。
4. 验证74LS181的算术和逻辑运算功能。
24
步骤4、5.验证74LS181的算术和逻辑运算功能
① 在给定DR1=35H、DR2=48H的情况下，改变算术 逻辑运算功能发生器的功能设置，观察运算器 的输出。
二、实验设备（平台）DVCC实验机平面图 4
三、实验原理
5
运算器由两片74LS181以并/串形式构成8位字长 的ALU。
运算器的输出经过一个三态门（74LS245）和数 据总线相连。
运算器的两个数据输入端分别由两个锁存器 （74LS273）锁存。
锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一 三态门（74LS245）和数据总线相连。
闭）。 ⑥ 打入脉冲信号T4 ，将数据35H置入DR1。 ⑦ 重复步骤2-6，其中的步骤5 将LDDR1与LDDR2互换，即可将数据
48H置入DR2。
步骤2. 8位运算数据的置入
21
通过8位数据开关 KD0-KD7输入3458H
打 关关 打开 闭闭 开D输R出 入12控三制态信门号 LASDLWDUBRB==120=110
Ｃn=0 有进位
F=A加1 F=（A+B）加1 F=（A+/B）加1
F=0 F=A加（A*B）加1 F=(A+B)加(A*/B)加1 F=A减B F=（A*/B） F=A加AB加1 F=A加B加1 F=(A+/B)加A*B加1
F=AB F=A加A加1 F=(A+B)加A加1 F=(A+/B)加A加1