计算机组成原理--实验二算术逻辑运算实验
计算机组成原理实验报告
3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。
下面具体看一下对一个字节进行海明编码的实现过程。
只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。
0
0
1
1
0
0
1
1
0
S1
0
0
1
0
1
0
1
0
1
0
1
0
1
由此可得校验后的数据位表达式为：
D1＝D1 (S1•S2• • •S5)
D2＝D2 (S1• •S3• •S5)
D3＝D3 ( •S2•S3• •S5)
D4＝D4 (S1•S2•S3• •S5)
D5＝D5 (S1• • •S4•S5)
D6＝D6 ( •S2• •S4•S5)
答：我们认为16位数据位的编码原理与8位数据位的hamming编码原理基本相同。即：，在k个数据位之外加上r个校验位，从而形成一个k+r位的新的码字，使新的码字的码距比较均匀地拉大。把数据的每一个二进制位分配在几个不同的偶校验位的组合中，当某一位出错后，就会引起相关的几个校验位的值发生变化，这不但可以发现出错，还能指出是哪一位出错,为进一步自动纠错提供了依据。
《计算机组成原理》
实验报告
实验室名称：S402
任课教师：邹洋
小组成员：王娜任芬
学号：2010212121 2010212119
实验一_Hamming码2
实验二_乘法器7
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：- 1 -实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：- 2 -系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H- 3 -置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表- 4 -将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
计算机组成原理--实验二算术逻辑运算实验
计算机组成原理--实验⼆算术逻辑运算实验实验⼆算术逻辑运算实验⼀、实验⽬的（1）了解运算器芯⽚（74LS181）的逻辑功能。
（2）掌握运算器数据的载⼊、读取⽅法，掌握运算器⼯作模式的设置。
（3）观察在不同⼯作模式下数据运算的规则。
⼆、实验原理1.运算器芯⽚（74LS181）的逻辑功能74LS181是⼀种数据宽度为4个⼆进制位的多功能运算器芯⽚，封装在壳中，封装形式如图2-3所⽰。
5V A1 B1 A2 B2 A3 B3 Cn4 F3BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND图2-374LS181封装图主要引脚有：（1）A0—A3：第⼀组操作数据输⼊端。
（2）B0—B3：第⼆组操作数据输⼊端。
（3）F0—F3：操作结果数据输⼊端。
（4）F0—F3：操作功能控制端。
（5）Cn：低端进位接收端。
（6）（7）M：算数/逻辑功能控制端。
芯⽚的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、Cn为1时，操作结果数据输出端F0—F3上的数据等于第⼀组操作数据输⼊端A0—A3上的数据加第⼆组操作数据输⼊端B0—B3上的数据。
当S0—S3、M、Cn上控制信号电平不同时，74LS181芯⽚完成不同功能的逻辑运算操作或算数运算操作。
在加法运算操作时，Cn、Cn4进位信号低电平有效；减法运算操作时，Cn、Cn4借位信号⾼电平有效；⽽逻辑运算操作时，Cn、进位信号⽆意义。
2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两⽚74LS181芯⽚构成⼀个长度为8位的运算器，两⽚74LS181分别作为第⼀操作数据寄存器和第⼆操作数据寄存器，⼀⽚74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所⽰。
途中算术运算操作时的进位Cy 判别进位指⽰电路；判零Zi和零标志电路指⽰电路，将在实验三中使⽤。
第⼀操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送⼊名为DA1的第⼀操作数据寄存器，第⼆操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送⼊名为DA2的第⼆操作数据寄存器。
计算机组成实验报告二8位算术逻辑运算
1、目的与要求1、验证带进位控制的算术逻辑运算发生器74LSl8l 的功能。
2、按指定数据完成几种指定的算术运算。
实验性质：验证性参见《计算机组成原理实验指导书》2、实验设备DVCC 计算机组成原理实验箱，排线若干。
3、实验步骤与源程序⑴ 连接线路，仔细查线无误后，接通电源。
本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
根据实验原理详细接线如下： ⑴ ALUBUS 连EXJ3； ⑵ ALUO1连BUS1； ⑶ SJ2连UJ2；⑷ 跳线器J23上T4连SD ；⑸ LDDR1、LDDR2、ALUB 、SWB 四个跳线器拨在左边（手动方式)； ⑹ AR 跳线器拨在左边，同时开关AR 拨在“1”电平。
⑵ 用二进制数码开关KD0～KD7向DR1和DR2寄存器置数。
方法：关闭ALU 输出三态门（ALUB`=1），开启输入三态门（SWB`=0），输入脉冲T4按手动脉冲发生按钮产生。
设置数据开关具体操作步骤图示如下：说明：LDDR1、LDDR2、ALUB`、SWB`四个信号电平由对应的开关LDDR1、LDDR2、ALUB 、SWB 给出，ALUB=1 LDDR1=1 LDDR2=0 ALUB=1 LDDR2=1 LDDR1=0拨在上面为“1”，拨在下面为“0”，电平值由对应的显示灯显示，T4由手动脉冲开关给出。
⑶检验DR1和DR2中存入的数据是否正确，利用算术逻辑运算功能发生器 74LS181的逻辑功能，即M=1。
具体操作为：关闭数据输入三态门SWB`＝1，打开ALU输出三态门ALUB`＝0，当置S3、S2、S1、S0、M为1 1 1 1 1时，总线指示灯显示DR1中的数，而置成1 0 1 0 1时总线指示灯显示DR2中的数。
⑷验证74LS181的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=35、DR2=48的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入表2.1.1中，并和理论分析进行比较、验证。
计算机组成原理算术逻辑运算实验
实验2 算术逻辑运算实验一、实验目的1.掌握简单运算器的组成以及数据传送通路2.验证运算功能发生器（74LS181）的组合功能二、实验设备74LS181（两片）,74LS273(两片), 74LS245(一片),开关若干,灯泡若干,单脉冲一片三、实验原理实验中的运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A和B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。
74LS181：完成加法运算74LS273：输入端接数据开关，输出端181。
在收到上升沿的时钟信号前181和其输出数据线之间是隔断的。
在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。
因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄存器中的数据通过同一组输出数据线传输到181芯片的不同引脚之中74LS245：相当于181的输出和数据显示灯泡组件之间的一个开关，在开始实验后将其打开，可以使181的运算结果输出并显示到灯泡上四、实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
2. 搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。
搭建好的实验流程图如图2所示。
具体操作如下:①将74LS273芯片的0-7号引脚（数据端从低到高）及9号引脚（复位端）接到开关上，8号引脚接至单脉冲组件，左右两个74LS273芯片分别保存参与运算的数据A和B。
接着把两个74LS273组件的11-14号引脚（数据的低四位）分别接到74LS181组件（左）的0-7号引脚上，其中0－3号引脚为A的低四位，4－7号引脚为B的低四位。
计算机组成原理全部实验
一、实验目的
1．掌握简单运算器的数据传输方式。
3、P0K、P1K、P2K都置成系统方式；
4、信号连接线必须一一对应连接好。即在实验机左上方的信号接口与实验机右下方的信号接口分别一一对应连接。
左上方右下方
地址指针―――――――――――地址指针
地址总线―――――――――――地址总线〔在实验机右侧中部〕
数据总线―――――――――――数据总线〔在实验机右侧中部〕
运算暂存器DR1―――――――――运算暂存器DR1
运算暂存器DR2―――――――――运算暂存器DR2
微地址―――――――――――――微地址
检查完毕可以通电；
注意事项：
1、电脑屏幕上所有的按钮与实验机上的按钮完全对应。
2、在做实验时，要保证总线不发生冲突。即对总线操作时只有一个操作状态有效。
3、运算器、存储器、数据通路，三个实验按操作步骤操作即可
实验前把TJ，DP对应的逻辑开关置成11状态〔高电平输出〕，并预置以下逻辑电平状态：/ALU－BUS＝1，/PC－BUS＝1，R0－BUS＝1，R1－BUS＝1，R2－BUS＝1时序发生器处于单拍输出状态，实验是在单步状态下进行DR1，DR2的数据写入及运算，以便能清楚地看见每一步的运算过程。
实验步骤按表1进行。实验时，对表中的逻辑开关进行操作置1或清0，在对DR1，DR2存数据时，按单次脉冲P0〔产生单拍T4信号〕。表1中带X的为随机状态，无论是高电平还是低电平，它都不影响运算器的运算操作。总线D7－D0上接电平指示灯，显示参与运算的数据结果。简单运算器的数据传送通路。
计算机组成原理实验报告 算术逻辑运算单元实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15一、目的1. 掌握简单运算器的数据传输方式2. 掌握74LS181的功能和应用二、实验原理（1）ALU单元实验构成1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。
2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
（2）ALU单元的工作原理数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。
同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。
输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。
图1 算术逻辑单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）．逻辑或运算实验1．把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J1插座相连（对应二进制开关H16~H23）, 把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。
《计算机组成原理》学生实验报告
《计算机组成原理》学生实验报告（2011~2012学年第二学期）专业：信息管理与信息系统班级： A0922学号：10914030230姓名：李斌目录实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22实验准备一、DVCC实验机系统硬件设备1、运算器模块运算器由两片74LS181构成8位字长的ALU。
它是运算器的核心。
可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。
两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
进位输入信号来自于两个方面：其一对运算器74LS181的进位输出/CN+4进位倒相所得CN4；其二由移位寄存器74LS299的选择参数S0、S1、AQ0、AQ7决定所得。
触发器的输出QCY就是ALU结果的进位标志位。
QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY点亮。
计算机组成原理实验说明
实验一运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆（组）的读写操作。
2.熟悉简单运算器的数据传送通路。
3.验证运算器74LS181的算术逻辑功能。
4.按给定数据，完成指定的算术、逻辑运算。
二、实验原理上图是本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。
T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。
#为低电平有效。
K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。
实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。
计组实验报告（共10篇）
计组实验报告(共10篇)计组实验报告计算机组成原理实验报告一一、算术逻辑运算器1. 实验目的与要求：目的：①掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
②掌握简单运算器的数据传输通道。
③验算由74LS181等组合逻辑电路组成的运输功能发生器运输功能。
④能够按给定数据，完成实验指定的算术/逻辑运算。
要求：完成实验接线和所有练习题操作。
实验前，要求做好实验预习，掌握运算器的数据传送通道和ALU 的特性，并熟悉本实验中所用的模拟开关的作用和使用方法。
实验过程中，要认真进行实验操作，仔细思考实验有关的内容，把自己想得不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。
实验完成后，要求每个学生写出实验报告。
2. 实验方案：1．两片74LS181（每片4位）以并/串联形式构成字长为8为的运算器。
2．8为运算器的输出经过一个输入双向三态门（74LS245）与数据总线相连，运算器的两个数据输入端分别与两个8位寄存器（74LS273）DR1和DR2的输出端相连，DR1和DR2寄存器是用于保存参加运算的数据和运算的结果。
寄存器的输入端于数据总线相连。
3．8位数据D7~D0（在“INPUT DEVICE”中）用来产生参与运算的数据，并经过一个输出三态门（74LS245）与数据总线相连。
数据显示灯（BUS UNIT）已与数据总线相连，用来显示数据总线上所内容。
4．S3、S2、S1、S0是运算选择控制端，由它们决定运算器执行哪一种运算（16种算术运算或16种逻辑运算）。
5．M是算术/逻辑运算选择，M＝0时，执行算术运算，M＝1时，执行逻辑运算。
6．Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关。
7．ALU-B是输出三态门的控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
计算机组成原理 运算器实验—算术逻辑运算实验
实验报告一、实验名称运算器实验—算术逻辑运算实验二、实验目得1、了解运算器得组成原理。
2、掌握运算器得工作原理.3、掌握简单运算器得数据传送通路。
4、验证运算功能发生器(7４LS18１）得组合功能.三、实验设备TDＮ-CM+＋计算机组成原理教学实验系统一套，导线若干。
四、实验原理实验中所用得运算器数据通路如图1-1所示。
其中两片7４LＳl８１以串行方式构成8位字长得ALU，AＬU得输出经过一个三态门(74LS245)与数据总线相连.三态门由ＡLU—R控制，控制运算器运算得结果能否送往总线，低电平有效。
为实现双操作数得运算，ALＵ得两个数据输入端分别由二个锁存器DＲ1、DR2(由74LS273实现)锁存数据。
要将数据总线上得数据锁存到ＤRl、ＤR2中，锁存器得控制端LDDR1与ＤDR2必须为高电平，同时由T4脉冲到来。
数据开关（“ＩNPUＴＤEVIＣE”）用来给出参与运算得数据，经过三态（74ＬＳ24５)后送入数据总线,三态门由SW—B控制,低电平有效。
数据显示灯(“B ＵＳUNIT＂）已与数据总线相连,用来显示数据总线上得内容.图中已将用户需要连接得控制信号用圆圈标明(其她实验相同,不再说明）,其中除Ｔ4为脉冲信号外,其它均为电平信号。
由于实验电路中得时序信号均已连至“W/ＲＵNIT”得相应时序信号引出端,因此，在进行实验时，只需将“W／R UNIT"得T4接至“STATE UNＩT"得微动开关ＫＫ２得输入端,按动微动开关，即可获得实验所需得单脉冲.ＡＬU运算所需得电平控制信号Ｓ3、S2、S１、S0、Cn、M、ＬDDRl、LDDR2、AＬＵ－B、SW－B均由“SWＩＴCH UNＩT ”中得二进制数据开关来模拟，其中Cｎ、AＬＵ—B、SW一B为低电平有效LDDR１、LDDR2为高电平有效。
对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
五、实验内容1．输入数据通过三态门74LＳ２45后送往数据总线,在数据显示灯与数码显示管LＥD上显示。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
计算机组成原理实验（接线、实验步骤）方案
实验一运算器[实验目的]1.掌握算术逻辑运算加、减、乘、与的工作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]一、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输入10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输入10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显示灯的显示与进位结果C的显示）6.改变S2S1S0的值，对同一组数做不同的运算，观察显示灯的结果。
二、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执行不同的运算[思考]M1、M2控制信号的作用是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输入时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验二双端口存储器[实验目的]1.了解双端口存储器的读写；2.了解双端口存储器的读写并行读写及产生冲突的情况。
计算机组成原理实验2
表6-1 累加器A使用法
图6-2是累加器A判零线路
图6-2 累加器A判零线路
此线路利用内存模块中的与门7411(U21) 对或非门7427(U22)的三个输出组合，产生 ZD信号。ZD为1表示累加器A当前的内容为 零。当ZC电平正跳时ZD状态被存人触发器 7474(U19)，信号Z是它的输出。
图6-3是进位发生线路
计算机提供了一系列功能模块，这里逐一 介绍它们的组成和使用。
6.2 运算器模块
运算器模块(ALU)主要由累加器A(74198)运算器 ALU(74181x2)、累加器暂存器ACT(74377)、暂 存器TMP(74373)、输出缓冲器BUFFER(74245)， 以及进位产生线路、累加器判零线路等构成。
运算器模块上的开关KA、KB、KC以及寄存器堆 模块上的开关KR的不同组合，决定了实验计算机的 运算器结构。
从理论上讲， KA、KB、KC和KR可有16种不同 组合，但有实际逻辑意义的组合为以下几种(L表示 置左、R表示置右): (1).KA、KB、KC 、KR置为R、L、L、R，这种组 合的运算器结构如图6-5(a)。如果不使用寄存器堆， 则它简化为如图6-5(e)。
IR2(U10)是三态输出的8位寄存器。当它的接 数控制脉冲端CL出现电平正跳变时接数，当它的输 出控制OI为低电平输出，OI为高电平时IR2输出呈 高阻。
组成原理实验
实验一运算器实验1、实验内容利用两片74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过一个三态门和数据总线相连，运算器的两个数据输入端分别由两个锁存器锁存，锁存器的输入连至数据总线。
数据开关用来给出参与运算的数据，运算结果经过数据线，通过显示灯显示。
内容：1）掌握简单运算器的数据传输方式2）验证运算功能发生器及进位控制的组合功能2、实验目的及要求掌握运算器的数据传送通路；验证运算功能发生器（74LS181）的组合功能。
要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
3、实验重点运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。
4、实验难点运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。
5、实验时间分配及进度安排3学时6、主要实验环节的组织教师提示实验原理，学生自己设计实验。
实验2.存储器实验内容：1）向静态随机存储器写入数据2）读出数据显示要求：掌握静态随机存储器工作特性及数据的读写方法实验3.数据通路组成实验内容：连接运算器实验模块和存储器实验模块要求：将运算器实验模块和存储器实验模块两部分电路连接在一起，掌握数据通路组成。
实验4.微程序控制器实验内容：1）时序信号产生器、微程序控制电路2）微指令设计格式、微程序编制要求：掌握时序产生器的组成原理、掌握微程序控制器的组成原理、掌握微程序的编制、观察微程序的运行。
实验5.模型机CPU组成与指令周期实验内容：1）连接微程序控制器模拟、运算器模块、存储器模块2）指令周期实验要求：将微程序控制器模拟，运算器模块，存储器模块组合在一起，联成一台简单的计算机，并进行指令周期实验。
实验6.基本模型机设计与实现内容：1）定义机器指令2）编写相应微程序，上机调试要求：在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机，编写相应的微程序，上机调试掌握整机概念。
计算机组成原理全部实验
（2）LDDR1：控制把总线上的数据打入运算暂存器DR1，高电平有效。
（3）LDDR2：控制把总线上的数据打入运算暂存器DR2，高电平有效。
（4）S3，S2，S1，S0：确定执行哪一种算术运算或逻辑运算（运算功能表见附录1或者课本第49页）。
（5）M：M＝0执行算术操作；M＝1执行逻辑操作。
X
X
1
0
0
1
AAH
AAH
↑
向DR1送数
X X X X
X
X
0
1
0
1
55H
55H
↑
向DR2送数
0 0 0 0
0
1
0
0
1
0
XXH
AAH
算术运算
0 0 0 0
0
0
0
0
1
0
XXH
ABH
算术运算
0 0 0 0
1
X
0
0
1
0
XXH
55H
逻辑运算
0 0 0 1
0
1
0
0
1
0
XXH
FFH
算术运算
0 0 0 1
0
0
0
0
1
0
5．不管是手动方式还是系统方式，31个按钮开关初始状态应为“1”即对应的指示灯处于发光的状态。
6．位于UPC UNIT区的J1跳线开关应在右侧状态。
说明：开关AL－BUS；SW－BUS标识符应为“/AL-BUS;/SW-BUS”
注意事项：
AL－BUS；SW－BUS不能同时按下；因为同时按下会发生总线冲突，损坏器件。
1
组成原理实验
华中科技大学文华学院《计算机组成原理实验》专业：09软件工程班级：二班姓名：陈龙学号：0901********指导老师：袁全清声明：学号后三位101,16进制表示为65H实验一：算术逻辑运算单元实验一、实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用二、实验要求输入数据DR1 = 65H，DR2 = 65H，在保持数据不变的情况下，改变运算器的功能设置，记录运算器的输出，填写表格，并进行相应的分析和比较三、所使用的模块算术逻辑单元、二进制开关、数据总线四、实验过程①把ALU-IN(8芯的盒型插座)与右板上的二进制开关单元中J01插座相连(对应二进制开关H16~H23)，把ALU-OUT与数据总线上的DJ2相连。
②把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-0、S0、S1、S2、CN、M接入二进制开关。
按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把65H打入DR1数据锁存器入DR2数据锁存器五、实验结果及分析实验二：通用寄存器单元实验一、实验目的了解通用寄存器的组成和硬件电路，利用通用寄存器实现数据的置数、左移、右移等功能二、实验内容输入自己学号的后3位数对应的十六进制数，重作输入数据、循环左、右移实验，记录每次移位后的结果，可多次移位。
再输入自己学号的数据，使M=0，重作输入数据、逻辑左、右移位实验，直到结果全0,2D灯亮。
记录实验过程及结果。
对实验结果，作出相应的分析。
三、实验要求按照实验步骤完成实验项目，实现通用寄存器移位操作。
了解通用寄存器单元的工作原理应用。
四、所使用的模块通用寄存器单元，二进制开关，数据总线五、实验过程1、将实验器材按下表接线4、将各控制信号置如下，按PLS1，寄存器中的值将左移(无进位循环左移)一．实验结果及分析实验三：进位控制、通用寄存器判零实验2、实验目的1、熟悉带进位控制的算术逻辑运算器的组成和硬件电路用进位寄存器来实现带进位的左移、右移2、熟悉判零线路3、实验内容1、带进位位逻辑或（算术逻辑单元带进位的加法运算实验）自己学号的后三位数对应的十六进制，与0FFH作进位相加2、带进位移位实验自己学号的后三位数对应的十六进制，作带进位(M=0)左、右移位实验和不带进位的(M=1)左、右移位实验记录实验过程及结果。
计算机组成原理--实验报告
实验一寄存器实验实验目的：了解模型机中各种寄存器结构、工作原理及其控制方法。
实验要求：利用CPTH 实验仪上的K16..K23 开关做为DBUS 的数据，其它开关做为控制信号，将数据写入寄存器，这些寄存器包括累加器A，工作寄存器W，数据寄存器组R0..R3，地址寄存器MAR，堆栈寄存器ST，输出寄存器OUT。
实验电路：寄存器的作用是用于保存数据的CPTH 用74HC574 来构成寄存器。
74HC574 的功能如下：--实验1：A，W 寄存器实验原理图寄存器A原理图寄存器W 原理图连接线表：--系统清零和手动状态设定：K23-K16开关置零，按[RST]钮，按[TV/ME]键三次，进入"Hand......"手动状态。
在后面实验中实验模式为手动的操作方法不再详述．将55H写入A寄存器二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据55H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器A的黄色选择指示灯亮，表明选择A寄存器。
放开STEP键，CK由低变高，产生一个上升沿，数据55H被写入A寄存器。
将66H写入W寄存器--二进制开关K23-K16用于DBUS[7:0]的数据输入，置数据66H置控制信号为：按住STEP脉冲键，CK由高变低，这时寄存器W 的黄色选择指示灯亮，表明选择W寄存器。
放开STEP 键，CK 由低变高，产生一个上升沿，数据66H 被写入W 寄存器。
注意观察：１．数据是在放开STEP键后改变的，也就是CK的上升沿数据被打入。
２．WEN，AEN为高时，即使CK有上升沿，寄存器的数据也不会改变。
实验2：R0，R1，R2，R3 寄存器实验连接线表--将11H、22H、33H、44H写入R0、R1、R2、R3寄存器将二进制开关K23-K16，置数据分别为11H、22H、33H、44H置控制信号为：K11、K10为10，K1、k0分别为00、01、10、11并分别按住STEP 脉冲键，CK 由高变低，这时寄存器R0、R1\R2\R3 的黄色选择指示灯分别亮，放开STEP键，CK由低变高，产生一个上升沿，数据被写入寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二算术逻辑运算实验
一、实验目的
（1）了解运算器芯片（74LS181）的逻辑功能。
（2）掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置。
（3）观察在不同工作模式下数据运算的规则。
二、实验原理
1.运算器芯片（74LS181）的逻辑功能
74LS181是一种数据宽度为4个二进制位的多功能运算器芯片，封装在壳中，封装形式如图2-3所示。
5V A1 B1 A2 B2 A3 B3 Cn4 F3
BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND
图 2-3 74LS181封装图
主要引脚有：
（1）A0—A3：第一组操作数据输入端。
（2）B0—B3：第二组操作数据输入端。
（3）F0—F3：操作结果数据输入端。
（4）F0—F3：操作功能控制端。
（5）：低端进位接收端。
（6）：高端进位输出端。
（7）M：算数/逻辑功能控制端。
芯片的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、
为1时，操作结果数据输出端F0—F3上的数据等于第一组操作数据输入端A0—A3上的数据加第二组操作数据输入端B0—B3上的数据。
当S0—S3、M、
上控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算数运算操作。
在加法运算操作时，、进位信号低电平有效；减法运算操作时，、
借位信号高电平有效；而逻辑运算操作时，、进位信号无意义。
2.运算器实验逻辑电路
试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS181分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所示。
途中算术运算操作时的进位Cy判别进位指示电路；判零Zi和零标志电路指示电路，将在实验三中使用。
第一操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送入名为DA1的第一操作数据寄存器，第二操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送入名为DA2的第二操作数据寄存器。
74LS181的运算结果数据由（ALU TO BUS）低电平控制信号送总线。
S0—S3、M芯片模式控制信号同时与两片74LS181的S0—S3、M端相连，保证二者以同一工作模式工作。
实验电路的低端进位接收端Ci与低4位74LS181的相连，用于接收外部进位信号。
低4为74LS181的与高4位74LS181的上相连，实现高、低4位之间进位信号的传递。
高4位之间进位信号的传递。
高4位74LS181的送进位Cy判别和进位指示电路。
表2-1 74LS181 芯片逻辑功能表
三、实验过程
1.连线
参照实验逻辑原理图进行连线，实验台上数据线用总线连接器连接好后一般不动，控制信号线需手工连接，本实验要连接的控制线如下。
（1）把输入、输出单元(INPUT/OUTPUT UNIT)的
、与手动控制
控制电平说明：“L”或“0”表示低电平，“H”或“1”表示高电平
逻辑操作符说明：“—”表示非操作，“+”表示“或”操作，“•”表示“与”操作，“⊕”表示“异或”
算术操作符说明：“加”表示加法操作，“减”表示减法操作
开关单元（MANUAL UNIT ）的、相连接。
（INPUT/OUTPUT UNIT)的Ai 接地。
把算术逻辑部件(ALU UNIT)的S3—S0、M 、Ci 与手动控制开关单元(MANUALUNIT)的S3-S0、M 、Ci 相连接。
把算术逻辑部件(ALU UNIT)的B-DA1、B-DA2
、与手动控制开关单
元(MANUALUNIT)的B-DA1、B-DA2、
相连接。
图2 - 4 算数逻辑运算部件原理图
2.数据输入过程 (1)把开关
、
、B - DAI 、B - DAI2、
拔上，确保为高
电平，使这些信号处于无效状态。
(2)在输入数据的开关上拨好数据代码，例如“00010001”，即16进制数11H(以后再许多情况下要使用16进制表达方式)。
(3)把输入控制信号开关拔下成低电平。
这时总线上显示的状态应该与输入数据一致。
(4)把第一组数据输入控制信号B - DAI的开关拨动一次，即实现“1 - 0 - 1”，产生一个负脉冲，作用是把数据“11H”送第一数据寄存器DAI中。
3.数据输出过程
(1)为了检验数据送入的正确性，现把DAI中的内容送到总线上。
(2)把输入数据的开关上的输入数据代码拨成00H，与刚才送第一数据寄存器DAI的数据区分开。
(3)把输入控制信号开关拨上成高电平无效，这是总线上的状态应该与输入数据无关，显示为FFH。
（4）把74LS181功能控制端S3—S0设置为1111，M为1，参照表2—1 74LS181逻辑功能表，其输出数据F等于第一组数据输入端A，既DA1上的数据。
（5）把控制信号拨成低电平，可以看到第一数据寄存器DA1中的数据“11H”经74LS181的A输入端传送到输出口F，再传送到总线BUS。
（6）使用类似的方法把“00100001”（即16进制数21H）用第二数据寄存器输入控制信号B－DA2，将其送到第二数据寄存器DA2，再把第二数据寄存器DA2中的数据送总线。
74LS181的功能控制端S3-S0为“1010”，M为1的功能是把第二组数据输入端B的数据送输出端F。
同样把——ALU－B控制信号拨成低电平，把数据传送到总线BUS。
4.数据运算过程
（1）在完成数据输入、输出的基础上进行数据运算操作。
（2）从LS181逻辑功能表上查得“A加B，不考虑低端进位”操作的功能控制码为S3—S0＝1001、M＝0、Ci＝1，把这些控制码拨好。
（3）把控制信号拨下呈低电平，这时运算结果（正常的运算结果应为“00110010”，即16进制数32H）送到总线，在总线指示灯上可观察到此数据。
（4）把控制信号开关拨动一次，即实现“1—0—1”，产生一个负脉
冲，这时总线上的数据就输出缓冲器，显示在LED指示灯L7—L0上。
（5）Ci是低端位进位输入，Ci＝1表示无进位，Ci＝0表示有进位。
在进行“A加B”操作时，Ci＝1，操作结果是“00110010”，即16进制数32H；Ci＝0，操作结果是“00110011”，即即16进制数32H，从而可以验证低端位进位输入的作用。
（6）变换操作功能控制码S3—S0＝1001、M＝0，进行A－B操作，进行减法操作时，Ci＝0表示无进位，用上面的数据做减法运算，结果为16进制数10H （21H减11H减借位＝10H）。
（7）变换不同的操作数据，观察不同的运算结果；变换不同的功能控制码S3—S0，M，进行不同的操作过程，观察不同的结果。
四、结果与总结
（1）在实验过程中把实验步骤用时序图的形式表示出来。
（2）变换不同的操作数据和不同的运算模式，把观察到的数据填入算术逻辑运算表2-2中。
表2-2 实验记录
（3）分析试验中出现的问题，总结解决问题的方法和过程，结合上面两个问题，把观察到的现象和对课本上原理的理解写入实验报告。