ALLEGRO设置拓扑约束 - 360文档中心

Allegro操作说明(中文) Word 文档

26、非电气引脚零件的制作1、建圆形钻孔：（1）、parameter：没有电器属性（non-plated）（2）、layer：只需要设置顶层和底层的regular pad，中间层以及阻焊层和加焊层都是null。

注意：regular pad要比drill hole大一点27、Allegro建立电路板板框步骤：1、设置绘图区参数，包括单位，大小。

2、定义outline区域3、定义route keepin区域（可使用Z-copy操作）4、定义package keepin区域5、添加定位孔28、Allegro定义层叠结构对于最简单的四层板，只需要添加电源层和底层，步骤如下：1、Setup –> cross-section2、添加层，电源层和地层都要设置为plane，同时还要在电气层之间加入电介质，一般为FR-43、指定电源层和地层都为负片（negtive）4、设置完成可以再Visibility看到多出了两层：GND和POWER5、铺铜（可以放到布局后再做）6、z-copy –> find面板选shape（因为铺铜是shape）–> option面板的copy to class/subclass选择ETCH/GND（注意选择create dynamic shape）完成GND层覆铜7、相同的方法完成POWER层覆铜Allegro生成网表1、重新生成索引编号：tools –> annotate2、DRC检查：tools –> Design Rules Check，查看session log。

3、生成网表：tools –> create netlist，产生的网表会保存到allegro文件夹，可以看一下session log内容。

29、Allegro导入网表1、file –> import –> logic –> design entry CIS（这里有一些选项可以设置导入网表对当前设计的影响）2、选择网表路径，在allegro文件夹。

allegro中的约束规则

allegro中的约束规则（原创实用版）目录1.Allegro 中的约束规则概述2.约束规则的种类3.约束规则的设置方法4.约束规则的优缺点5.约束规则的实际应用正文【Allegro 中的约束规则概述】Allegro 是一款专业的 EDA 工具，用于进行电路设计和 PCB 制作。

在 Allegro 中，约束规则是设计者为了实现特定目标而设置的规则，可以有效地提高设计质量和效率。

通过约束规则，设计者可以控制元件的布局、互联线宽、过孔等参数，从而保证电路的稳定性和可靠性。

【约束规则的种类】在 Allegro 中，约束规则主要包括以下几类：1.几何约束：这类约束规则主要用于控制元件的几何形状和尺寸，如长度、宽度、角度等。

2.位置约束：这类约束规则主要用于控制元件在电路板上的位置，如水平偏移、垂直偏移等。

3.对齐约束：这类约束规则主要用于使元件或互联线与其他元件或互联线对齐，如水平对齐、垂直对齐等。

4.间距约束：这类约束规则主要用于控制元件或互联线之间的距离，如最小线宽、最小间距等。

5.其他约束：除了上述几类常见的约束规则外，Allegro 还支持其他一些约束规则，如电源平面约束、层约束、测试点约束等。

【约束规则的设置方法】在 Allegro 中设置约束规则的方法如下：1.打开 Allegro 软件，导入或创建电路设计。

2.选择需要添加约束规则的元件或互联线，然后在菜单栏中选择“约束”选项。

3.在弹出的“约束”对话框中，选择需要设置的约束类型，如几何约束、位置约束等。

4.根据需要设置的具体约束参数，如约束值、约束方向等。

5.点击“应用”按钮，将约束规则应用到所选元件或互联线上。

6.如果需要修改约束规则，可以重复以上步骤，或在“约束”对话框中直接编辑约束参数。

【约束规则的优缺点】约束规则在提高设计质量和效率方面具有明显优势，但同时也存在一定的局限性：优点：1.可以确保设计满足特定要求，提高电路稳定性和可靠性。

Allegro中的约束规则设置1.1

A llegro中的约束规则设置Allegrophan修订记录日期版本描述作者2008-12V1.0初版，刚学完时的总结Allegrophan 2009-08V1.1小改，修改部分措辞Allegrophan目录一：Physical（Line/vias）rule物理特性（线宽和过孔）约束设置： (4)1）“Set values”设置约束特征值 (5)2）“Attach property”绑定约束 (6)3）“Assignment table”约束规则分配 (8)二“Spacing rule”间距约束设置 (9)1）“Set values”设置约束特征值 (9)2）“Attach property”绑定约束 (10)3）“Assignment table”约束规则分配 (11)三Constraint areas区域约束设置 (12)四Allegro中走线长度的设置 (13)1）差分线等长设置 (13)2）一组Net等长 (16)3）XNet等长 (17)线宽、线距、区域的约束主要在“Constraints Sys”中设置，点击“Setup/Constraints”或点击图标打开“Constraints Sys”窗口，如下：nded “Constraints Sys”窗口分两个级别，第一级别有两类：Standard design rules和ExteExtended design rules。

Standard design rules仅有一级分类，点击“Set standard values”设置默认约束值，如下：这里可以设置默认值，窗口中所有设置值各自分属于spacing rule和Physical rule中名为“Default”的约束集。

“Extended design rules”下一级分为三类不同约束设置：Spacing rule间距约束设置、Physical（Line/vias）rule物理特性（线宽和过孔）约束设置和Constraint areas区域约束设置。

allegro 约束规则设置

allegro 约束规则设置摘要：1.Allegro 约束规则的概念与作用2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优点与局限性正文：【1.Allegro 约束规则的概念与作用】Allegro 是一款专业的PCB 设计软件，其中的约束规则设置是PCB 设计过程中至关重要的一环。

约束规则是指在设计过程中，对元件、走线等进行布局和布线的限制条件，以确保设计满足电路功能和性能要求。

通过设置约束规则，可以有效地提高设计效率和准确性，降低设计风险。

【2.Allegro 约束规则的设置方法】在Allegro 中设置约束规则，可以分为以下几个步骤：（1）打开Allegro 软件，导入或创建PCB 设计文件。

（2）在设计界面中，选择需要设置约束规则的元件或走线，可以在原理图或布局视图中进行操作。

（3）点击鼠标右键，选择“约束规则”选项，打开约束规则对话框。

（4）在约束规则对话框中，根据需要设置的约束条件，分别设置“宽度”、“间距”、“角度”等参数。

同时，可以设置约束规则的优先级，以满足不同设计需求。

（5）点击“确定”按钮，完成约束规则设置。

【3.Allegro 约束规则的实际应用】Allegro 的约束规则在实际应用中具有广泛的作用，主要包括：（1）设置元件布局位置：通过设置约束规则，可以控制元件在布局中的位置，确保布局的合理性和美观性。

（2）设置走线宽度和间距：通过设置约束规则，可以保证走线的宽度和间距满足设计要求，降低电路故障的风险。

（3）设置元件和走线的角度：通过设置约束规则，可以控制元件和走线的摆放角度，以满足散热、信号传输等性能要求。

【4.Allegro 约束规则的优点与局限性】Allegro 的约束规则具有以下优点：（1）提高设计效率：通过设置约束规则，可以减少手动调整的时间和精力，提高设计效率。

（2）提高设计准确性：约束规则可以确保设计满足电路功能和性能要求，降低设计失误的风险。

allegro 约束规则设置

allegro 约束规则设置（最新版）目录1.Allegro 约束规则的概念与作用2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优缺点分析正文【一、Allegro 约束规则的概念与作用】Allegro 是一款专业的 EDA（Electronic Design Automation，电子设计自动化）软件，主要用于印刷电路板（PCB）设计。

在 Allegro 中，约束规则是一种指导设计布局和布线的准则，可以帮助设计人员实现更高效、精确的电路设计。

约束规则广泛应用于各种电子设计领域，如计算机、通信、汽车电子等。

【二、Allegro 约束规则的设置方法】1.打开 Allegro 软件，导入或创建一个 PCB 设计项目。

2.在设计界面中，找到 "Constraint Manager"（约束管理器）工具，点击进入。

3.在 "Constraint Manager"（约束管理器）窗口中，可以添加、编辑、删除约束规则。

a.添加约束规则：点击 "Add"（添加）按钮，选择所需约束类型，如 "Clearance"（间距）、"Power"（电源）等，设置相应的参数，点击 "OK"（确定）保存。

b.编辑约束规则：选择需要编辑的约束规则，双击或右键选择"Edit"（编辑）选项，调整参数，点击 "Apply"（应用）或 "OK"（确定）保存。

c.删除约束规则：选择需要删除的约束规则，右键选择 "Delete"（删除）选项，确认后即可删除。

【三、Allegro 约束规则的实际应用】以设置间距约束规则为例：1.在 "Constraint Manager"（约束管理器）窗口中，添加一个"Clearance"（间距）约束规则。

Allegro PCB设计中的约束管理

Allegro PCB设计中的约束管理本章主要介绍一下约束管理器的使用，约束管理器贯穿于原理图设计、PCB 设计、仿真分析设计，这里主要讲述在PCB Editor中如何使用约束管理器来对信号进行约束设置。

一、约束管理器概述约束管理器是贯穿于整个PCB设计平台的一个对信号约束的工具，在整个项目的开发过程中，起着桥梁的作用。

我们可以在原理图设计阶段在约束管理器中设定约束来指导PCB设计；也可以在使用仿真分析工具仿真后，将仿真分析的拓扑添加到约束管理器中从而来驱动布局、布线。

约束管理器是以表格形式为基础的工作表形式，所以其操作简单、运用灵活。

它将印制电路板所有的网名以表格形式显示，不仅使设计者对网名一目了然且更加方便地对信号设定不同的规则。

对不同的规则如相对长度规则、总长度规则、曼哈顿长度规则等分了不同的栏显示以方便大家的规则设定。

二、约束管理器1、约束管理器的启动在Allegro PCB Design中，选择菜单命令Setup/Electrical ConstraintSpeadsheet或者单击Setup工具栏中的按钮，打开约束管理器，如图10_1所示。

10_12、约束管理器界面概述1）菜单栏约束管理器的菜单栏包括：File、Edit、Objects、Column、View、Analyze、Audit、Tools、Window及Help。

2）Electrical Constraint Set栏此栏主要是对电气规则来设定约束，包括：Signal Intergrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、All Constraint（所有的约束管理）。

3）Net栏Net栏主要对指定的网络来设置不同的约束规则，包括Signal Intergrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、Custom Measeurement（用户添加规则管理）、General Properties（通用属性设置）。

allegro 约束规则设置

Allegro约束规则设置随着电子商务的不断发展，大量的交易评台涌现出来。

其中，Allegro 作为东欧最大的电商评台，拥有数百万的用户和商家。

为了保证评台的可持续发展和用户的利益，Allegro评台制定了一系列的约束规则，以规范和管理用户的行为。

本文将详细介绍Allegro评台的约束规则设置。

一、账户注册与使用规定1.1 注册要求在注册Allegro评台账户时，用户需要提供真实尊称、唯一识别信息号码等个人信息，以确保账户的真实性和有效性。

1.2 账户使用规定用户在使用账户进行交易时，需要遵守评台规定的交易流程和规则，不得有任何违反法律法规和评台规定的行为，如欺诈、虚假宣传、侵权等。

二、商品交易规定2.1 商品发布规定商家在发布商品时，需提供详细、真实的商品信息，不得发布违禁品或虚假商品，如有违反将面临相应的处罚。

2.2 交易行为规范买家和卖家在交易过程中应遵守规定的交易流程，如按时付款、按时发货，不得擅自修改订单或逾期交易。

三、评价与投诉规定3.1 评价规定买家在收到商品后，可对交易进行评价，评价内容需客观、真实，不得进行恶意、虚假的评价。

3.2 投诉处理规定对于买家或卖家的投诉，评台将进行核实和处理，如发现违规行为，将给予相应的处罚，并保障投诉方的权益。

四、违规处理规定4.1 违规行为处罚对于违反评台规定的行为，评台将根据情节严重程度给予相应的处罚，如下架商品、冻结账户等。

4.2 申诉机制对于被处罚的用户，可通过评台设立的申诉机制进行申诉，评台将重新审核相关情况，并依据申诉结果做出处理。

五、合作商家规定5.1 合作资格要求Allegro评台对合作商家有一定的资质和经营要求，包括经营年限、信誉度等。

5.2 合作权益合作商家可享受评台提供的一系列增值服务和营销支持，提升业务竞争力。

Allegro评台的约束规则设置是为了维护评台的正常运营秩序，保障用户和商家的合法权益，促进良好的交易环境。

用户在使用评台时，需严格遵守相关规定，如有违规行为，将面临相应的处罚。

Allegro16.6约束规则设置详解

Allegro16.6约束规则设置详解前言：本文主要讲解Allegro16.6约束管理器的使用，从基本约束规则到高级约束规则的设置。

目录：一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗6、设置走线的长度范围7、设置等长7.1、不过电阻的NET等长7.2、过电阻的XNET等长7.3、T型等长8、设置通用属性9、差分规则设置9.1、创建差分对9.2、设置差分约束10、Pin Delay二、高级约束规则设置11、单个网络长度约束12、a+b类长度约束13、a+b-c类长度约束14、a+b-c在最大和最小传播延迟中的应用1、线间距设置（1）、设置默认间距规则点击CM图标，如下图所示，打开约束管理器。

单击Spacing，再点击All Layers，如下图所示。

右边有一个DEFAULT就是默认规则，我们可以修改其值。

按住Shift键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示（2）、定义特殊的间距约束点选Default按鼠标右键，执行Create-Spacing CSet加入新规则。

取一个有意义点的名字，如下图所示，单击OK。

其值是从默认规则拷贝的，先修改其值。

按住Shift键选中所有，输入12，回车。

然后为所需要设置的网络分配规则单击左边的Net-All Layers，在右边工作簿中，为GND网络设置12MIL_SPACE规则，在Referenced Spacing CSet下选中12MIL_SPACE，如下图所示（3）、设置Class-Class规则若针对不同的信号群组有不同的间距规则，则需要设置Class-Class选到Net Class-Class后，在右边CLOCK(2)上右键选择Ctreat-Class-Class...，如下图所示选择2个不同的Net Classes，如下图所示，单击OK如下图所示。

在右边的Referenced Spacing CSet栏可以修改其值。

allegro中的约束规则

allegro中的约束规则摘要：I.引言- 介绍Allegro- 介绍约束规则在Allegro 中的重要性II.约束规则的基本概念- 定义约束规则- 解释约束规则在Allegro 中的作用III.约束规则的类型- 分类约束规则- 举例说明各类约束规则IV.约束规则的设置与使用- 如何设置约束规则- 如何在Allegro 中使用约束规则V.约束规则的局限性与优化- 讨论约束规则的局限性- 提出优化约束规则的方法VI.结论- 总结约束规则在Allegro 中的重要性- 强调优化约束规则的必要性正文：Allegro 是一款广泛应用于计算机视觉和机器人学的软件库，它提供了丰富的工具和功能，以帮助开发者快速实现各种视觉和机器人任务。

在Allegro 中，约束规则是一个十分重要的概念，它能够帮助开发者对系统行为进行约束和优化。

约束规则，顾名思义，是一种对系统行为进行限制的规则。

在Allegro 中，约束规则可以对系统的运动、感知、控制等方面进行约束，以保证系统在复杂环境下能够稳定、安全地运行。

约束规则在Allegro 中的作用主要体现在以下几个方面：1.提高系统的稳定性：通过约束规则，可以在一定程度上避免系统在遇到突发情况时出现不稳定甚至失控的现象。

2.提高系统的安全性：约束规则可以帮助系统在遇到危险情况时及时做出反应，避免发生意外。

3.简化系统的设计与优化：约束规则可以将复杂问题简化为易于处理的形式，从而降低系统设计和优化的难度。

在Allegro 中，约束规则可以分为多种类型，包括运动约束、几何约束、控制约束等。

这些约束规则各司其职，共同保证系统的稳定运行。

例如，运动约束规则可以限制机器人在运动过程中的速度、加速度等参数，以确保运动过程中的安全性；几何约束规则可以限制机器人末端执行器的位置和姿态，以保证目标物体的准确抓取；控制约束规则可以限制系统的控制输入，以保证系统的稳定性。

在实际应用中，如何设置合适的约束规则以满足不同场景下的需求，是一个值得探讨的问题。

Allegro16.3约束设置

Allegro16.3约束设置Allegro16.3约束设置差分对的约束设置第一步，差分对的设置差分对的设置有很多方法，下面介绍两种最常用的方法。

1．点击菜单Logic→Assign Differential Pair... 弹出以下对话框。

点击你想要创建差分对的Net1和Net2,填入差分的名字，点击Add后就成功创建了差分对。

点击Auto Generate按钮后，弹出以下对话框：在第一个输入框填入Net的主要名字后，在下面的框中填入差分线的标志如N，P。

点击Generate即可自动产生差分对。

2.在约束管理器中设置差分对。

在DSN上点击右键，在菜单中选择Create→Differential Pair。

即可弹出下面的对话框。

和上一种方法的设置差不多，这里就不再叙述了。

第二步差分对约束规则的设置差分对各项约束可以在约束管理器中的Electric→Net→routing→Differential Pair中直接在各差分对上填入各项约束数值就可生效，但更好的方法是创建约束规则后赋给各个差分对。

在DSN上点击右键，在菜单中选择Create→Electrical CSet后，弹出下面的对话框;输入规则名后点Ok，在Electric→constraimt set→outing→Differential Pair中可以看到新规则。

在表格中输入各项数值即可完成新规则的设置。

如图所示差分对约束参数主要有以下几个：1coupling paramaters 主要包括了Primary Gap 差分对最优先线间距（边到边间距）。

Primary Width 差分对最优先线宽。

Neck Gap 差分对Neck模式下的线间距（边到边间距），用于差分对走线在布线密集区域时切换到Neck值。

Neck Width差分对Neck模式下的线宽，用于差分对走线在布线密集区域时切换到Neck值。

如图所示设置数值时在表格中右键菜单中选择change，会出现以下各层数值表格，可以在每一层上设置不同的数值。

Allegroxxx约束规则设置

Allegroxxx约束规则设置约束规则设置约束管理器是⼀个交叉的平台，以⼯作簿和⼯作表的形式在 Cadence PCB设计流程中⽤于管理所有⼯具的⾼速电⼦约束。

可以使⽤约束管理器和SigXplorer Expert 开发电路的拓扑并得出电⼦约束，可以包含定制约束、定制测量和定制激励。

所谓约束就是⽤户定义的限制条件，当在板上⾛线和放置元件时会遵守这些约束。

电⼦约束（ECSets）就是限制PCB 上与电⾏为有关的对象，⽐如可以设置某个⽹络最⼤传输延迟为2ns。

以下图为⼀约束设置窗⼝。

⼀、说明先解释⼀下约束的类型以及约束中⽤到的简写名词，如下图所⽰：1、NCIs（NET CLASS）由众多nets或者buses、differential pairs、Xnet所组成的类，可对其赋予相似的约束。

如下图所⽰。

2、NCC（Net Class-Class）⼀般⽤在约束组与组之间的间距的时候使⽤，如下图。

3、DPr（Differential Pairs）差分对⼀组差分对⼀般由两条Xnet或者net以差分⾛线的⽅式组成，如下图。

差分对的形成有两种⽅式：⼀是由模型指定的差分对，再者就是由⽤户⾃⼰定义的差分对。

模型定义的差分对：可以在器件信号模型中指定差分对，可以使⽤PCB Design，PCB SI，SigXplores 来将模型指定给相应的元件。

⽤户定义的差分对：可以在约束管理器中 Net ⼀级的对象中创建差分对，可以灵活的更改差分对命名和更改差分对成员，但是没有模型指定差分对的精确性。

以下是设置差分对规则时，需要赋予约束的项。

针对以上约束中⽤到的⼀些约束点进⾏解释说明：差分对的worksheets包含5个主要的约束⽬录：(1)Pin Delay此值指⼀对⽹络之间管脚封装上的延迟，单位是时间ns 或者长度mil。

(2) 不耦合长度(Uncoupled Length)不耦合长度约束是⽤来限制差分对的⼀对⽹络之间的不匹配长度。

Allegro约束规则设置

Allegro约束规则设置约束规则的设置孙海峰在PCB设计中规则设置是必不可少的，它也可以被称为DRC检查规则，用来确定电路板的走线规则是否符合设计要求。

在Allegro PCB的电路板设计过程中，设计约束规则主要包括时序规则、走线规则、间距规则、信号完整性规则等以及物理规则等设置。

首先，需要认识一下，Allegro PCB的约束管理器:在PCB设计界面中，执行Setup/Constraints/Constraint Manager命令，弹出Allegro Constraint Manager对话框，如下图。

在约束管理器中，设计者可以对电路板的电气规则、物理规则、间距规则等设计规则进行设置定义。

约束规则可以按板层、网络或者区域进行设置。

约束管理器是Cadence系统提供的专用规则设置系统，主要有菜单栏、工具栏、工作表选择区、工作状态报告栏四部分，在工作表中选择一个对象，然后右击，在弹出的命令菜单中，可以进行任意操作。

工作表选择区内可以选择电气规则、物理规则、间距规则等规则设置。

在对应Net文件夹内，可以创建指定网络的对象分组，如:系统、设计、总线、差分对、扩展网络(XNet)、网络、相对或匹配群组，也可以创建基于相关属性的电气规则(ECSet)、物理规则(PCSet)、间距规则(SCSet)等。

约束管理器的约束对象分为引脚对、总线和匹配群组，她们相互之间存在优先级差异，即底层对象会集成顶层对象指定约束，为底层对象指定的约束优先高于上层继承的约束，对象层次的优先级为系统、设计、总线、差分对、扩展网络、相对或匹配群组、引脚对。

一、电气规则设置在约束管理器中，选择Electrical选项卡，其中可以为设计或网络来设置时序规则、信号完整性规则、布线的电气规则(延时、差分对)等，执行Objects/Create/Electrical CSet命令可新建电气规则。

1、选择信号完整性仿真规则Signal Integrity属性，其中包括电气属性、反射属性、单调失真属性、初始串扰、仿真串扰以及同步开关噪声这六个规则设置。

Allegro16.6约束规则设置详解2

7.2、过电阻的XNET 等长这里关键是设置XNET。

假设有一排过电阻的线需要等长。

首先创建电阻模型。

单击Signal Model 图标，如下图所示点击电阻，如下图所示，单击RN0603 10所有这种模型的电阻都高亮了，如下图所示单击Create Model。

按钮。

默认，单击OK默认单击OK。

如下图所示。

再单击OK 结束命令。

假设我们要将DR_MD49 到DR_MD53网络等长。

打开约束管理器，选择相对延迟，这里可以看到我们刚才设置的XNET。

我们在DR_MD49 网络上右键创建PIN PAIR选择2 个端点，如上图所示，单击OK。

同理，其他需要设置等长的网络，也创建PIN PAIR。

然后按住Ctrl 键选择这些PIN PAIR，右键创建MATCH GROUP 如下图所示设定约束值，及目标网络，方法同不过电阻网络等长设置。

7.3、T 型等长T 型等长设置，比如两个D DR 之间的等长就属于T 型等长，设置方法如下（以text_drr 举例）。

首先添加T 型连接点。

点击Logic-Net Schedule，单击你要设置网络的一个pin。

如下图。

在中间右键Insert T，加入T 型连接点，如下图所示然后去点击第二个pin，再回到T 型连接点，然后去点击第三个pin，右键done 即可。

创建的T 型连接点如下图所示这只是创建了一个网络的T 型连接点，如果需要创建多个，可点击进入约束管理器设置。

在N et-Routing——Wiring 下面，刚才设置的网络拓扑便会显示成UserDefined。

如下图所示选中那个网络，右键创建Creat-Electrical CSet，如下图然后将你需要设置T 型结构的网络选择刚才设置的ECSet 作为参考,Verify Schedule 选择yes 即打开验证，如下图所示。

然后打开检查模式，在约束管理器Analyze-Analysis Modes弹出的对话框中，将Stub length/Net 的检查模式选择为on 如下如所示。

allegro 约束规则设置

allegro 约束规则设置摘要：一、Allegro约束规则设置简介二、约束类型及应用场景1.电源约束2.地线约束3.网络约束4.叠层约束5.通道约束三、约束规则设置方法1.设置电源约束2.设置地线约束3.设置网络约束4.设置叠层约束5.设置通道约束四、约束规则设置注意事项1.合理选择约束类型2.确保约束参数设置合适3.关注约束冲突解决五、总结与展望正文：一、Allegro约束规则设置简介Allegro是一款广泛应用于电子设计自动化（EDA）领域的软件，它为电子工程师提供了强大的电路设计和仿真功能。

在Allegro中，约束规则设置是电路设计过程中的关键环节，它有助于确保电路设计的稳定性和可靠性。

本文将详细介绍Allegro约束规则设置的方法和技巧，以帮助读者更好地应用这一功能。

二、约束类型及应用场景1.电源约束：在电路设计中，电源约束主要用于设置电源网络的电压、电流等参数，以确保电源系统的稳定运行。

2.地线约束：地线约束用于设置地线的属性，如电阻、电容等，以降低信号噪声和干扰。

3.网络约束：网络约束主要用于设置信号网络的传输特性，如延迟、速度等，以确保信号传输的准确性。

4.叠层约束：叠层约束用于设置电路板的叠层结构，包括层数、层名称、厚度等，以优化电路板的布局和性能。

5.通道约束：通道约束主要用于设置通道的宽度和间距，以确保电路板中的信号传输通道具有良好的电磁兼容性。

三、约束规则设置方法1.设置电源约束：在Allegro中，可以通过“Power”菜单下的“Power Analysis”和“Power Plan”命令来设置电源约束。

2.设置地线约束：选择“Routing”菜单下的“Ground”命令，设置地线的属性，如电阻、电容等。

3.设置网络约束：在“Routing”菜单下，选择“Net”命令，设置网络的传输特性，如延迟、速度等。

4.设置叠层约束：在“Design”菜单下，选择“Stackup”命令，设置电路板的叠层结构。

ALLEGRO 约束规则设置步骤[图解]

ALLEGRO 约束规则设置步骤[图解]本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。

由于本人水平有限，错误之处难免，希望大家不吝赐教！在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好constraint 规则，并将这些规则分配到各类 net group 上。

下面以 ddr为例，具体说明这些约束设置的具体步骤。

1．布线要求DDR 时钟:线宽 10mil，内部间距 5mil，外部间距30mil，要求差分布线，必需精确匹配差分对走线误差，允许在＋20mil 以内DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成菊花链状拓扑，可比 ddrclk 线长 1000－2500mil，绝对不能短DDR 数据线，ddrdqs，ddrdm线：线宽 5mil，内部间距 15mil，外部间距 20mil，最好在同一层布线。

数据线与时钟线的线长差控制在 50mil 内。

2．根据上述要求，我们在 allegro 中设置不同的约束针对线宽（physical），我们只需要设置 3 个约束：DDR_CLK, DDR_ADDR, DDR_DATA设置好了上述约束之后，我们就可以将这些约束添加到 net上了。

点击 physical rule set 中的 attac h……，再点击右边控制面板中的more，弹出对话框如上图所示，找到 ckn0和 ckp0，点击 apply，则弹出选中左边列表中的NET_PHYSICAL_TYPE, 在右边空格内输入DDR_CLK, 点击apply，弹出即这两个 net已经添加上了 NET_PHYSICAL_TYPE 属性，且值为 DDR_CLK.类似的，可以将 DDR 数据线，数据选通线和数据屏蔽线的 NET_PHYSICAL_TYPE 设为DDR_DATA, DDR 地址线，片选线，和其他控制线的 NET_PHYSICAL_TYPE 设为DDR_ADDR. 上述步骤完成后，我们就要将已经设好的约束分配到这些 net group 上。

Allegro16.6约束规则设置详解(图文并茂)

Allegro16.6约束规则设置详解（图文并茂）此文章由丹心静居整理--- 2014.10.13（为了不侵犯别人的成果，所以在这里做了特殊说明，以示敬意）首先感谢詹书庭编写这篇文章，为我们学习交流Cadence al l egr o软件提供了丰富的知识和方法。

请大家认真学习，不要辜负作者的良苦用心！这篇文章写得很好，操作步骤详细，截图一目了然，通俗易懂，唯一的缺点就是部分截图不是很清晰，我对个别图片做了调整和替换，不易替换的不清晰图片，仔细看下也能明白其中的意思。

俗话说的好，社会在发展，技术在进步，技术的进步在于不断的学习交流和实践。

所以为了方便大家学习交流，为大家提供一个良好的交流平台，在这里留下我们的Q Q群( 原文作者的Q Q群拒绝任何人加入)。

对原文作者表示歉意!学习交流Cadence al l egr o请加Q Q群: 一起来学A l l egRo【2】. 群号：331730476 .以下是正文前言：本文主要讲解Allegro16.6 约束管理器的使用，从基本约束规则到高级约束规则的设置。

目录：一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗7、设置等长7.1 NET、不过电阻的等长7.2 XNET、过电阻的等长7.3、T型等长8、设置通用属性9、差分规则设置9.1、创建差分对9.2、设置差分约束10 Pin Delay、二、高级约束规则设置11、单个网络长度约束12、a+b 类长度约束13、a+b-c 类长度约束14、a+b-c 在最大和最小传播延迟中的应用第 2 页1、线间距设置（1）、设置默认间距规则点击CM 图标，如下图所示，打开约束管理器。

单击Spacing，再点击All Layers，如下图所示。

右边有一个DEFAULT 就是默认规则，我们可以修改其值。

按住Shift 键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示（2）、定义特殊的间距约束点选Default 按鼠标右键，执行Create-Spacing CSet加入新规则。

Allegro约束规则设置详解SCC

Allegro约束规则设置详解SCCAllegro16.6约束规则设置详解前言：本文主要讲解Allegro16.6约束管理器的使用，从基本约束规则到高级约束规则的设置。

目录：一、基本约束规则设置1、线间距设置2、线宽设置3、设置过孔4、区域约束规则设置5、设置阻抗6、设置走线的长度范围7、设置等长7.1、不过电阻的NET等长7.2、过电阻的XNET等长7.3、T型等长8、设置通用属性9、差分规则设置9.1、创建差分对9.2、设置差分约束10、Pin Delay二、高级约束规则设置11、单个网络长度约束12、a+b类长度约束13、a+b-c类长度约束14、a+b-c在最大和最小传播延迟中的应用1、线间距设置（1）、设置默认间距规则点击CM图标，如下图所示，打开约束管理器。

单击Spacing，再点击All Layers，如下图所示。

右边有一个DEFAULT就是默认规则，我们可以修改其值。

按住Shift键，点击第一个和最后一个即可选中所示，然后输入一个值，这样就都修改了，如下图所示（2）、定义特殊的间距约束点选Default按鼠标右键，执行Create-Spacing CSet加入新规则。

取一个有意义点的名字，如下图所示，单击OK。

按住Shift键选中所有，输入12，回车。

然后为所需要设置的网络分配规则单击左边的Net-All Layers，在右边工作簿中，为GND网络设置12MIL_SPACE规则，在Referenced Spacing CSet下选中12MIL_SPACE，如下图所示（3）、设置Class-Class规则若针对不同的信号群组有不同的间距规则，则需要设置Class-Class选到Net Class-Class后，在右边CLOCK(2)上右键选择Ctreat- Class-Class...，如下图所示选择2个不同的Net Classes，如下图所示，单击OK如下图所示。

在右边的Referenced Spacing CSet栏可以修改其值。