(青岛大学)数字电路实验课件 1 (组合逻辑设计)

V C C 4B 14 13
4A 4Y 3B 3A 3Y 12 11 10 9 8
1
2
3
4
5
6
7
1A 1B 1Y 2A
2B 2Y G N D
7400 74L S 00 （ 2输 入 端 四 与 非 门 ）
数字电子技术实验的一般过程
1、预习（主要完成理论准备和实验设计）； 预习（主要完成理论准备和实验设计）； 2、仿真（初步验证实验方法设计的正确性，并 仿真（初步验证实验方法设计的正确性， 进行必要的修改）； 进行必要的修改）； 3、实物连接并进行实测（进一步检验实验设计 实物连接并进行实测（ 的正确性并获得实验数据）； 的正确性并获得实验数据）； 4、完成实验报告； 完成实验报告； 5、总结实验经验。 总结实验经验。
集成块插座
集成电路有缺 口一侧向左
V CC 4B 14 13
4A 4Y 3B 3A 3Y 12 11 10 9 8
C=A•B = A•B
1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y G N D
7400 74LS00 （ 2输 入 端 四 与 非 门 ）
A
B
F
V C C 4B 14 13
M3
B3 M2 B2
A3
A4 B4
M4 C4
A2
M1
A1
B1
C0
1
2
3
4
5
6
7
8
M B2 A2 M B1 A1 CI GND 2 1 A1 B1 74283 74LS283(四 位 二 进 制 全 加 器 ）
Ai
Si 74283 判别 逻辑
Ai
Si
74283 (>9时) +6 时 (<=9时) +0 时 Bi Ci Co
四、免试条件
实验报告成绩优秀，全勤，平时抽测成绩良好。 实验报告成绩优秀，全勤，平时抽测成绩良好。
• 不能参加实验必须提前请假，并补做实 验。 • 缺勤2次以上，不得参加考试，实验成绩 记零分。
关于实验报告书写法
• • • • • • 本实验报告书分预习报告与实验报告两部分。 本实验报告书分预习报告与实验报告两部分。 预习报告的内容主要包括： 一、预习报告的内容主要包括： 1．实验目的、实验仪器及器件 ．实验目的、 2. 实验内容：题目、所需的电路图，预期结果。 实验内容：题目、所需的电路图，预期结果。 3．实验指导书上的思考题 ． 预习报告应在实验进行前完成， 预习报告应在实验进行前完成 ， 在到达实验室 时交实验教师检查。 时交实验教师检查。
5、实验完成后应关掉仪器及电路电源，将实验台整理干 净，仪器、元件摆放整齐， 导线扎成一捆，凳子归位， 经指导教师检查同意后方可离开； 6、自觉保持环境卫生，不得在实验室内吃零食，乱扔纸 屑，不要将水杯带入实验室，不得用计算机上网或玩游戏。 7、如发现不遵守规定或其它影响实验室正常工作的行为 指导教师可进行批评教育直至取消其实验资格。 8、实验报告应于实验完成后2天内由课代表负责收齐交到 办公室（503房间），并在下次实验前2天取回。 9、不预习者，不得进行实验。 、不预习者，不得进行实验。
4A 4Y 3B 3A 3Y 12 11 10 9 8
1
2
3
4
5
6
7
1A 1B 1Y 2A
2B 2Y G N D
7400 74L S 00 （ 2输 入 端 四 与 非 门 ）
V CC D 2 14 13
C2 NC B2 A2 Y2 12 11 10 9 8
1
2
3
4
5
6
7
A1 B1 NC C1
D1 Y1 GND
二、实验报告的内容包括： 实验报告的内容包括：
仪器与材料（实际用到的） 1． 仪器与材料（实际用到的）。 实验题目、 真值表、 表达式、 2 ． 实验题目 、 真值表 、 表达式 、 电路图及测试 数据。 数据。 分析、讨论和结论(即实验结果、 3． 分析、讨论和结论(即实验结果、误差原因的 分析，故障分析，实验的收获心得体会、 分析 ，故障分析 ， 实验的收获心得体会 、对实 验的建议等) 验的建议等)。 思考题。 4． 思考题。
co 1 1 1 1 1 1 1 1 1 1
s4 0 0 0 0 0 0 0 0 1 1
s3 0 0 0 0 1 1 1 1 0 0
s2 0 0 1 1 0 0 1 1 0 0
s1 0 1 0 1 0 1 0 1 0 1
数字电子技术基础实验 多媒体讲义
青岛大学电工电子实验教学中心
实验安排
实验一 实验二 实验七 实验四 实验三 实验五 实验六 实验九 组合逻辑电路设计(1) 组合逻辑电路设计(1) 组合逻辑电路设计(2) 组合逻辑电路设计(2) 用VHDL语言设计编码器和译码器 VHDL语言设计编码器和译码器 计数器及其应用 时序逻辑电路设计 555集成定时器及其应用 555集成定时器及其应用 数字电路综合设计 用VHDL语言设计计数器 VHDL语言设计计数器 实验考试 第6周 周 第6周 第8周 周 第10周 周 第12周 周 第14周 14周 第14周 14周 第16周 16周 第18周 18周
一、数字万用表简介
测电阻
交、直 流转换
测电压
注意事项
实验前-----用万用表“欧姆挡”检测导线， 用万用表“欧姆挡”检测导线， 实验前 用万用表 每次使用完， 每次使用完，应将万用表置于测电压档 位。
二、数字实验箱简介
总电源开关 直流电源输出端 公共接区
扩展区
其中1 其中1～5必做，6选做。 必做， 选做。
四、实验步骤
1、检查与非门 、 2、半加器 、 3、3-8译码器实现全减器和比较器设计 、 译码器实现全减器和比较器设计 4、余3码转换成8421代码 、 码转换成8421代码 8421 5、数据选择器实现全加器 、 6、公共场所电灯控制 、 7、其它可选电路设计 、
根据功能表写出逻辑函数式： 根据功能表写出逻辑函数式：
S=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 + A2A1A0 =Y1+Y2+Y4+Y7=Y1Y2Y4Y7 CO=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 +A2A1A0 = Y3+Y5+Y6+Y7= Y3Y5Y6Y7
实验一 组合逻辑电路的设计
一、实验目的
1．熟悉集成门电路的使用方法。 熟悉集成门电路的使用方法。 掌握用中、 2．掌握用中、小规模集成电路设计组合逻辑电路 的方法。 的方法。 了解排除组合逻辑电路故障的一般方法。 3．了解排除组合逻辑电路故障的一般方法。
二、实验设备和器材
• 数字实验箱 • 万用表 • • • • • • • 计算机 74LS138 74LS20 74LS00 74LS283 74LS153 导线：若干 1片 1片 2片 1片 1片
三、实验内容
一、基本内容 1、检查与非门。 2、半加器。 二、设计内容 1.用74LS138和74LS20设计全减器，完成测试状态表（四组） 。 2.用74LS138和74LS00设计比较器，完成测试状态表（四组） 。 3.用双4选1数据选择器74LS153和门电路74LS00实现全加器,完成测试状态 表（四组） 。 4.公共场所电灯控制逻辑电路设计,完成测试状态表（四组） 。 5.用一片四位并行全加器74283设计一个余3码转换成8421代码的转换电路, 完成测试状态表（四组）。 6.用二片四位并行全加器74283和必要的门电路设计—个8421BCD码的加法器 电路,完成测试状态表（四组） 。
74LS283输入常数 输入常数 的方法（ 的方法（1101） ）
用二片四位并行全加器74LS283和必要的门电路设 和必要的门电路设 用二片四位并行全加器 计一个8421BCD码的加法器（设：加数与被加数都 码的加法器（ 计一个 码的加法器 是 8421BCD码） 码
V C C B 3 A 3 M A 4 B 4 M4 C O 3 16 15 14 13 12 11 10 9
关于实验考试
一、考试形式 以实验操作为主，并有少量提问。 以实验操作为主，并有少量提问。
二、考试内容
从做过的所有实验，包括思考题中随机抽取。 从做过的所有实验，包括思考题中随机抽取。
三、实验成绩
最终成绩包括：实验考试成绩30%，实验报告成绩 最终成绩包括：实验考试成绩 ，实验报告成绩35%， ， 平日出勤、抽测35%。 平日出勤、抽测 。
设计性题目实验报告写法 例：用74LS138和74LS20设计一位全加器 和 设计一位全加器 （1）根据题目要求写出（全加器的）真值表为： ）根据题目要求写出（全加器的）真值表为：
输入 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 CI 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 输出 CO 0 0 0 1 0 1 1 1
实验室管理规定
1、进入实验室必须穿鞋套或专用工作鞋； 2、学生进入实验室后按学号次序对号入座，一人 一组； 3、学生入座后应首先按照指导教师提示检查本次 实验所需的仪器、元件是否完整，如发现缺失或损 坏立即报告指导教师处理； 4、爱护公物设施，严格按照实验要求和操作规程 进行实验，因违章操作造成设备损坏需按学校规定 进行赔偿，并视情节给予处分；
的功能表： （2）再写出 ）再写出74LS138的功能表： 的功能表
输入 G1 0 X 1 1 1 1 1 1 1 1 G2A+G2B X 1 0 0 0 0 0 0 0 0 A2 X X 0 0 0 0 1 1 1 1 A1 X X 0 0 1 1 0 0 1 1 A0 X X 0 1 0 1 0 1 0 1 Y0 1 1 0 1 1 1 1 1 1 1 Y1 1 1 1 0 1 1 1 1 1 1 Y2 1 1 1 1 0 1 1 1 1 1 输出 Y3 1 1 1 1 1 0 1 1 1 1 Y4 1 1 1 1 1 1 0 1 1 1 Y5 Y6 Y7 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0