第三章存储系统习题参考答案

合集下载

计算机组成原理习题 第三章存储系统

计算机组成原理习题 第三章存储系统

计算机组成原理习题第三章存储系统第三章习题一、填空题:1. 广泛使用的A.______和B.______都是半导体随机读写存储器。

前者速度比后者C.______,集成度不如后者高。

2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。

它们断电后都不能保存信息。

4. 由于存储器芯片的容量有限,所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5. Cache是一种A______存储器,是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。

6. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序,必须把B______映射到这台机器主存贮器的C______空间上,这个过程称为地址映射。

7. 半导体SRAM靠A______存贮信息,半导体DRAM则是靠B______存贮信息。

8. 主存储器的性能指标主要是存储容量,A.______和B.______。

9. 由于存储器芯片的容量有限,所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

10. 存储器和CPU连接时,要完成A.______的连接;B.______的连接和C.______的连接,方能正常工作。

11. 广泛使用的A.______和B.______都是半导体随机读写存储器,它们共同的特点是C.______。

12. 对存储器的要求是A.______,B.______,C.______,为了解决这三个方面的矛盾。

计算机采用多级存储器体系结构。

13. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序,必须把B______映射到这台机器主存贮器的C______空间上,这个过程称为地址映射。

第3章 存储管理习题及答案

第3章 存储管理习题及答案
◦ ◦ ◦ ◦ 首次适配 最佳适配 邻近适配(假定最近添加的块位于内存的开始) 最坏适配
动态分区示例(之一)
解答
动态分区示例(之二)
解答
动态分区示例(之三)
解答
动态分区示例(之四)
解答
动态分区示例(之五)
题目3:
考虑一个简单分页系统,其 物理存储器大小为232字节, 页大小为210字节,逻辑地址 空间分为216个页。
解答:
b. FIFO替换策略。命中率=17/33,即缺页中断率。
1 0 2 2 1 7 6 7 0 1 2 0 3 0 4 5 1 5 2 4 5 6 7 6 7 2 4 2 7 3 3 2 3 一 1 1 1 1 1 1 6 6 6 6 6 6 6 6 4 4 4 4 4 4 4 6 6 6 6 6 6 6 6 6 6 2 2 二 三 0 0 0 0 0 0 0 0 1 1 1 1 1 1 5 5 5 5 5 5 5 7 7 7 7 7 7 7 7 7 7 7 2 2 2 2 2 2 2 2 2 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 4 4 4 4 4 4 4
– 8位指针,共28=256个块号 – 最多可装入256个进程同时 运行。
固定分区示例
题目2:
如果使用动态分区方案,下图所示为在某个给定的时间点的内存配置:
阴影部分为已经被分配的块;空白部分为空闲块。接下来的三个内存需求 分别为: 40MB20MB10MB 分别使用如下几种放置算法,指出给这三个需求分配的块的起始地址。
下列虚拟地址对应于哪个物理地址?
I. II. III. 1052 2221 5499
解答:
虚拟地址物理地址
I.
I. II. III. IV.

第三章 存储系统练习题(答案)

第三章  存储系统练习题(答案)

24、下列因素中,与Cache的命中率无 关的是 (A) 。 A. 主存的存取时间; B. 块的大小; C. Cache的组织方式; D. Cache的容量。
25、在Cache的地址映射中,若主存中的 任意一块均可映射到Cache内的任意一行 的位置上,则这种方法称为 (A) 。 A.全相联映射; B.直接映射; C.组相联映射; D.混合映射。
38、组成2M × 8bit的内存,可以使用 ( C) 。 A. 1M × 8bit进行并联 ; B. 1M × 4bit 进行串联; C. 2M × 4bit 进行并联; D. 2M × 4bit 进行串联。 39、RAM芯片串联时可以 (B) 。 A. 增加存储器字长; B. 增加存储单元数量; C. 提高存储器速度; D. 降低存储器的平均价格。
I/O3~I/O0

……ຫໍສະໝຸດ 第5题图 4片2114的连接
(1)图示的连接组成了几部 分存储区域?共有多大的存储容量? 字长是多少? 【解答】 图中组成了两部分存储区域; 容量为2K × 8,即字长8位。 (2)写出每部分存储区域的地址范围。 【解答】 第1、2片2114地址范围是—— FC00H~FFFFH(A15~A10=111111); 第3、4片2114地址范围是—— 7C00H~7FFFH(A15~A10=011111)。
27、下列说法中正确的是 ( C ) 。 A. 虚拟存储器技术提高了计算机的速度; B. 若主存由两部分组成,容量分别为2n和 2m,则主存地址共需要n+m位; C. 闪存是一种高密度、非易失性的读/写 半导体存储器; D. 存取时间是指连续两次读操作所需最 小时间间隔。
28、下列说法中正确的是 (C) 。 A. 半导体RAM信息可读可写,且断电后 仍能保持记忆; B. 半导体DRAM是易失性的,而SRAM则 不是; C. SRAM只有在电源不掉的时候,所存信 息是不易失的。 29、通常计算机的内存储器可采用 ( A ) 。 A. RAM和ROM; B. ROM; C. RAM。

(完整版)计算机组成原理第3章习题参考答案

(完整版)计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问(1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片?(3) 需要多少位地址作芯片选择?解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问;(1) 若每个内存条为16M ×64位,共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解:(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片, 共有4个内存条,1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用个芯片,其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

《操作系统》习题集:第3章存储管理

《操作系统》习题集:第3章存储管理

《操作系统》习题集:第3章存储管理第3章存储管理-习题集⼀、选择题1.把作业空间中使⽤的逻辑地址变为内存中物理地址称为()。

【*,★,联考】A. 加载B. 重定位C. 物理化D. 逻辑化2.为了保证⼀个程序在主存中改变了存放位置之后仍能正确执⾏,则对主存空间应采⽤()技术。

【*,★,联考】A. 静态重定位B. 动态重定位C. 动态分配D. 静态分配3.分区分配内存管理⽅式的主要保护措施是()。

(注:分区包括“固定分区”和“可变分区”)【**,09考研】A. 界地址保护B. 程序代码保护C. 数据保护D. 栈保护4.分区管理要求对每⼀个作业都分配()的内存单元。

【*,★,联考】A. 地址连续B. 若⼲地址不连续C. 若⼲连续的块D. 若⼲不连续的块5.在固定分区分配中,每个分区的⼤⼩是()。

【*,联考】A. 相同B. 随作业长度变化C. 可以不同但预先固定D. 可以不同但根据作业长度固定6.在可变式分区存储管理中的拼接技术可以()。

(注:拼接是指通过移动将多个分散的⼩分区合并成⼀个⼤分区。

)【*,★,联考】A. 集中空闲分区B. 增加内存容量C. 缩短访问周期D. 加速地址转换7.可变式分区存储管理中,采⽤拼接技术的⽬的是()。

【*,联考】A. 合并空闲分区B. 合并分配区C. 增加主存容量D. 便于地址转换8.某基于动态分区存储管理的计算机,其主存容量为55MB(初始为空),采⽤最佳适配算法,分配和释放的顺序为:分配15MB,分配30MB,释放15MB,分配8MB,分配6MB,此时主存中最⼤空闲分区的⼤⼩是()。

【**,★,10考研】A. 7MBB. 9MBC. 10MBD. 15MB9.在分页存储管理中,主存的分配是()。

【*,联考】A. 以块为单位进⾏B. 以作业的⼤⼩分配C. 以物理段进⾏分配D. 以逻辑记录⼤⼩进⾏分配10.⾸次适应算法的空闲分区是()。

【**,★,联考】A. 按⼤⼩递减顺序连在⼀起B. 按⼤⼩递增顺序连在⼀起C. 按地址由⼩到⼤排列D. 按地址由⼤到⼩排列11.最佳适应算法的空闲分区是()。

第三章 存储系统 习题课

第三章  存储系统 习题课

• 可以将图中的A15与A10接线颠倒一下, 可以将图中的A15与A10接线颠倒一下, A15 接线颠倒一下 原来的7C00H~7FFFH 原来的7C00H~7FFFH A15~A10=011111) (A15~A10=011111)就变为 • F800H~FBFFH(A15~A10=111110), F800H~FBFFH(A15~A10=111110), 与另一部分FC00H~FFFFH FC00H~FFFFH成为地址连 与另一部分FC00H~FFFFH成为地址连 续的存储器。 续的存储器。 • 6、试用Intel 2116构成64K X 8bit的存储 试用Intel 2116构成 构成64K 8bit的存储 该存储器采用奇偶校验。 器,该存储器采用奇偶校验。 • (1)求共需要多少片2116芯片? 求共需要多少片2116芯片? 2116芯片 • (2)画出存储体连接示意图; 画出存储体连接示意图; • (3)写出各芯片RAS*和CAS*的形成条 写出各芯片RAS* CAS*的形成条 RAS*和 件;
• 6、RAM中的任何一个单元都可以随时 RAM中的任何一个单元都可以随时 访问。 访问。 • 7、ROM中的任何一个单元不能随机访 ROM中的任何一个单元不能随机访 问。 一般情况下,ROM和RAM在主存储 8、一般情况下,ROM和RAM在主存储 器中是统一编址的。 器中是统一编址的。 在当今的计算机系统中, • 9、在当今的计算机系统中,存储器是数 据传送的中心, 据传送的中心,但访问存储器的请求是 CPU或I/O发出的 发出的。 由CPU或I/O发出的。 • 10、EPROM是可改写的,因而也是随机 10、EPROM是可改写的 是可改写的, 存储器的一种。 存储器的一种。 • 11、DRAM和SRAM都是易失性半导体存 11、DRAM和SRAM都是易失性半导体存 储器。 储器。

(蔡老师提供)第3章 多层次的存储器习题参考答案

(蔡老师提供)第3章 多层次的存储器习题参考答案

第3章 多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

《现代操作系统第四版》第三章答案

《现代操作系统第四版》第三章答案

第三章内存管理习题1.IBM360 有一个设计,为了对2KB 大小的块进行加锁,会对每个块分配一个4bit的密钥,这个密钥存在PSW (程序状态字)中,每次内存引用时,CPU都会进行密钥比较。

但该设计有诸多缺陷,除了描述中所言,请另外提出至少两条缺点。

A:密钥只有四位,故内存只能同时容纳最多十六个进程;需要用特殊硬件进行比较,同时保证操作迅速。

2. 在图3-3 中基址和界限寄存器含有相同的值16384 ,这是巧合,还是它们总是相等?如果这只是巧合,为什么在这个例子里它们是相等的?A :巧合。

基地址寄存器的值是进程在内存上加载的地址;界限寄存器指示存储区的长度。

3. 交换系统通过紧缩来消除空闲区。

假设有很多空闲区和数据段随机分布,并且读或写32位长的字需要10ns的时间,紧缩128MB大概需要多长时间?为了简单起见,假设空闲区中含有字0,内存中最高地址处含有有效数据。

A: 32bit=4Byte===> 每字节10/4=2.5 ns 128MB=1282A20=2A27Byte 对每个字节既要读又要写,22.5*2A27=671ms4. 在一个交换系统中,按内存地址排列的空闲区大小是10MB,4MB,20MB,18MB,7MB,9MB,1 2 M B ,和1 5 M B 。

对于连续的段请求:(a) 12MB(b) 10MB(c) 9MB 使用首次适配算法,将找出哪个空闲区?使用最佳适配、最差适配、下次适配算法呢?A:首次适配算法:20MB ,10MB ,18MB ;最佳适配算法:12MB ,10MB ,9MB;最差适配算法:20MB ;18MB ;15MB ;下次适配算法:20MB ;18MB ;9MB;5. 物理地址和虚拟地址有什么区别?A :实际内存使用物理地址。

这些是存储器芯片在总线上反应的数字。

虚拟地址是指一个进程的地址空间的逻辑地址。

因此,具有32 位字的机器可以生成高达4GB 的虚拟地址,而不管机器的内存是否多于或少于4GB。

第三章习题参考答案

第三章习题参考答案

第三章习题参考答案一、填空题1、指令格式是由操作码和操作数所组成,也可能仅由操作码组成。

2、若用传送指令访问MCS-51的程序存储器,它的操作码助记符应为MOVC 。

3、若用传送指令访问MCS-51的片内数据存储器,它的操作码助记符应为MOV 。

4、若访问MCS-51的片外数据存储器,它的操作码助记符应为MOVX 。

5、累加器(A)=80H,执行完指令ADD A,#83H后,进位位C= 1 。

6、执行ANL A,#0FH指令后,累加器A的高4位= 0000 。

7、JZ rel的操作码地址为1000H,rel=20H,它的转移目的地址为1022H 。

8、JBC 00H,rel 操作码的地址为2000H,rel=70H,它的转移目的地址为2073H 。

9、累加器(A)=7EH,(20H)= #04H,MCS-51执行完ADD A,20H指令后PSW.0= 0 。

10、MOV PSW,#10H是将MCS-51的工作寄存器置为第 2 组。

11、指令LCALL 37B0H,首地址在2000H,所完成的操作是2003H 入栈,37B0H →PC。

12、MOVX A,@DPTR源操作数寻址方式为寄存器间接寻址。

13、ORL A,#0F0H是将A的高4位置1,而低4位保持不变。

14、SJMP rel的指令操作码地址为0050H,rel=65H,那么它的转移目标地址为 00B7H 。

15、设DPTR=2000H,(A)=80H,则MOVC A,@A+DPTR的操作数的实际地址为2080H 。

16、MOV C,20H源寻址方式为位寻址。

17、在直接寻址方式中,只能使用8 位二进制数作为直接地址,因此其寻址对象只限于片内RAM 。

18、在寄存器间接寻址方式中,其“间接”体现在指令中寄存器的内容不是操作数,而是操作数的地址。

19、在变址寻址方式中,以 A 作变址寄存器,以PC 或DPTR 作基址寄存器。

20、假定累加器A中的内容为30H,执行指令1000H:MOVC A,@A+PC后,把程序存储器1031H 单元的内容送入累加器A中。

计算机系统结构-第三章(习题解答)

计算机系统结构-第三章(习题解答)

计算机系统结构-第三章(习题解答)1. 什么是存储系统?对于一个由两个存储器M 1和M 2构成的存储系统,假设M1的命中率为h ,两个存储器的存储容量分别为s 1和s 2,存取时间分别为t 1和t 2,每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下,整个存储系统的每千字节平均成本会接近于c 2? ⑵ 该存储系统的等效存取时间t a 是多少?⑶ 假设两层存储器的速度比r=t 2/t 1,并令e=t 1/t a 为存储系统的访问效率。

试以r 和命中率h 来表示访问效率e 。

⑷ 如果r=100,为使访问效率e>0.95,要求命中率h 是多少?⑸ 对于⑷中的命中率实际上很难达到,假设实际的命中率只能达到0.96。

现在采用一种缓冲技术来解决这个问题。

当访问M 1不命中时,把包括被访问数据在内的一个数据块都从M 2取到M 1中,并假设被取到M 1中的每个数据平均可以被重复访问5次。

请设计缓冲深度(即每次从M 2取到M 1中的数据块的大小)。

答:⑴ 整个存储系统的每千字节平均成本为:12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出:当s1/s2非常小的时候,上式的值约等于c2。

即:s2>>s1时,整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为:2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得:h>99.95% ⑸通过缓冲的方法,我们需要将命中率从0.96提高到0.9995。

假设对存储器的访问次数为5,缓冲块的大小为m 。

那么,不命中率减小到原来的1/5m ,列出等式有:m596.0119995.0--= 解这个方程得:m=16,即要达到⑷中的访问效率,缓冲的深度应该至少是16(个数据单位)。

计算机组成原理课后习题参考答案

计算机组成原理课后习题参考答案

计算机组成原理答案第一章计算机系统概论1.比较数字计算机和模拟计算机的特点。

解:模拟计算机的特点:数值由连续量来表示,运算过程是连续的;数字计算机的特点:数值由数字量(离散量)来表示,运算按位进行。

两者主要区别见P1 表1.1。

2.数字计算机如何分类?分类的依据是什么?解:分类:数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据:专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

4.冯. 诺依曼型计算机的主要设计思想是什么?它包括哪些主要组成部分?解:冯. 诺依曼型计算机的主要设计思想是:存储程序和程序控制。

存储程序:将解题的程序(指令序列)存放到存储器中;程序控制:控制器顺序执行存储的程序,按指令功能控制全机协调地完成运算任务。

主要组成部分有:(控制器、运算器)(CPU的两部分组成)、存储器、输入设备、输出设备(I/O设备)。

5.什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?解:存储容量:指存储器可以容纳的二进制信息的数量,通常用单位KB、MB、GB来度量,存储容量越大,表示计算机所能存储的信息量越多,反映了计算机存储空间的大小。

单元地址:简称地址,在存储器中每个存储单元都有唯一的地址编号,称为单元地址。

数据字:若某计算机字是运算操作的对象即代表要处理的数据,则称数据字。

指令字:若某计算机字代表一条指令或指令的一部分,则称指令字。

6.什么是指令?什么是程序?解:指令:计算机所执行的每一个基本的操作。

程序:解算某一问题的一串指令序列称为该问题的计算程序,简称程序。

7.指令和数据均存放在内存中,计算机如何区分它们是指令还是数据?解:一般来讲,在取指周期中从存储器读出的信息即指令信息;而在执行周期中从存储器中读出的信息即为数据信息。

计组课本习题答案

计组课本习题答案

第3章习题参考答案3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

画出逻辑框图如下。

(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms ,并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列,则对所有单元全部刷新一遍需要128次(每次刷新一行,共128行)若采用集中式刷新,则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间,不能进行正常读写,即存在64μs 的死时间若采用分散式刷新,则每1μs 只能访问一次主存,而题目要求CPU 在1μS 内至少要访问一次,也就是说访问主存的时间间隔越短越好,故此方法也不是最适合的 比较适合采用异步式刷新:采用异步刷新方式,则两次刷新操作的最大时间间隔为s msμ625.151282=,可取15.5μs ;对全部存储单元刷新一遍所需的实际刷新时间为:15.5μs ⨯128=1.984ms ;采用这种方式,每15.5μs 中有0.5μs 用于刷新,其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。

计算机组成原理第3章习题参考答案

计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

第3章存储系统习题-文档资料

第3章存储系统习题-文档资料

2. 每个模块内共有多少片RAM芯片?
3. 主存共需多少RAM芯片?CPU如何选择个模块条? 【解】 1. 由于主存地址码给定 18 位,所以最大存储空间为218 , 主存的最大容量为 256K B;而每个模块条的存储容量 为 32K ,故需要 8 个模块条。 2. 因为使用4K×4位的芯片,所以模块内需要芯片 16 片。 模块内采用 字位同时 扩展方式。 3. 主存共需要 128 RAM芯片。
字长 8 位,所以数据线有 8 根, 加上控制线 片选 信号和 读写 信号,电源线和地线,
所以该芯片引出线的最小数目应为 26 2. 地址范围为 0000 H~ 3FFF H。 根。
【第二题】模块化存储器设计。已知某8位机的主存采用半导 体存储器,地址码为18位,若使用4K×4位RAM芯片组成该 机所允许的最大主存空间,并选用模块条的形式,问: 1. 若每个模块条为32K×8位,共需几个模块条?
32K×8位的模块条的构成:
模块条内使用16个4K×4位的RAM芯片拼成8组4K×8位, 地址码的低12位(A0~A11)直接接到芯片地址输入端, 地址码的高3位(A14~A12)通过3:8译码器输出,分别接到8组 芯片的选片端。
WE D3~D0 D7~D4 4K×4 4K×4 4K×4 4K×4
一、填空
计算机中的存储器是用来存放 程序和数据 的。
存储器系统的层次结构是为了使整个计算机的存储系 统在 容量和价格 上接近最外层的存储器,在 性能 上 接近最里层的存储器。 对DRAM进行操作,有 读、写和刷新 三种操作类型。
平衡CPU的执行速度和主存的存 cache的目的是 取速度不匹配的矛盾 。
• DRAM——动态随机存储器
• ROM——只读存储器

第3章 云存储-习题答案[6页]

第3章 云存储-习题答案[6页]

第三章云存储习题3.1 选择题1、SAN是一种(B)。

A. 存储设备B. 专为数据存储而设计和构建的存储网络系统C. 光纤交换机D. HBA2、在GFS中,客户端可以并行访问多个(C),提高了系统的整体性能。

A. 客户端B. 主服务器C. 数据块服务器D. 控制节点3、分布式文件系统的性能要求主要包括(D)。

A. 高效率、高可靠性B. 高可扩展性、透明性C. 自治性D. 以上都是4、根据不同的存储方法,(B)方式不属于副本部署策略。

A. 路径部署B. 重建部署C. 源请求部署D. 随机部署5、副本数量的确定与(D)因素有关。

A. 副本属性B. 系统环境C. 访问情况D. 以上都是6、目前决定副本数量的主要方法不包括(A)。

A. 随机复制B. 比例复制C. 方根复制D. 均匀复制7、副本删除发生的原因主要包括(D)。

A. 副本的生命周期结束B. 副本被访问频率低C. 副本所在节点存储空间不够或处理能力达到极限D. 以上都是8、以下不属于静态副本管理策略的优点的是(B)。

A. 复制方案固定B. 可对文件访问模式和访问节点的范围进行预测C. 简化后期副本管理的复杂性D. 结构简单9、以下不属于集中式副本管理策略的优点的是(A)。

A. 文件副本的数量快速增加B. 全盘了解整个云存储系统C. 快速知道任意节点及副本的状态情况D. 结构简单10、以下关于分布式副本管理策略描述错误的是(C)。

A. 将整个云存储系统的副本管理分布在各个存储节点上B. 各个存储节点之间可采用类似心跳机制进行通信C. 随着文件副本的数量不断增加,其负载会急剧增加D. 维护存储节点间通信所花费的代价较大11、Paxos云存储系统中的主要角色不包括(C)。

A. 提议者B. 决策者C. 执行者D. 学习者12、以下关于S3的数据存储结构描述错误的是(B)。

A. 包含存储桶和存储对象B. 存储桶是S3中对数据进行排序的唯一方法C. 每个存储对象都必须存储在一个存储桶中D. 存储桶的名称唯一13、S3的性能优势包括(D)。

《微机原理及应用》各章习题参考答案

《微机原理及应用》各章习题参考答案

《微机原理及应用》各章习题参考答案第1章微型计算机概论一、填空题1. 微机硬件系统主要由CPU、(存储器)、(总线)、(输入输出接口)和输入输出设备组成。

2. 冯·诺依曼计算机的核心原理是(存储程序原理)3. 完成下列数制的转换1)10100110B=( 166 )D=( A6H )H2)223.25 =( 11011111.01 )B=( DF.4 )H3)1011011.101B=( 5B.A )H=(1001 0001.01100010 0101 )BCD4. 已知[X]补5. 已知A=10101111,B=01010000,则A∧B的结果为( 00000000 ) B=86H,则X的十进制表示形式为( -122 )6. -29H的8位二进制反码是(11010110 )B7.字符4的ASCII码=( 34 )H二、简答题1.冯.诺依曼计算机的结构是怎样的,主要特点有哪些?解:将计算机设计为由运算器、控制器、存储器、输入设备和输出设备等5个部分组成,所有的执行都以运算器为核心,采用存储程序工作原理。

2. 已知X=-1101001B,Y=-1010110B,用补码方法求X-Y=?解:[X-Y]补=[X+(-Y)]补= [X]补+[-Y] [X]补原=11101001B [X]补 [-Y]=10010111B原=01010110B=[-Y] [X-Y]补补= [X]补+[-Y]补X-Y=[[X-Y]=11101101B补]补=10010011=-0010011=-193. 写出下列真值对应的原码和补码的形式:1)X=-1110011B2)X=-713)X=+1001001B解:1)[X]原码=11110011B , [X]补码=10001101B2)[X]原码=11000111B, [X]补码=10111001B3)[X]原码=01001001, [X] 补码=01001001B=?4. 已知X和Y的真值,求[X+Y]补1)X=-1110111B Y=+1011010B2)X=56 Y=-215. 若与门的输入端A、B、C的状态分别为1、0、1,则该与门的输出端状态为?若将这3位信号连接到或门,那么或门的输出又是什么状态?解:由与和或的逻辑关系知,若“与”门的输入端有一位为“0”,则输出为“0”;若“或”门的输入端有一位为“1”,则输出为“1”。

计组课本习题答案

计组课本习题答案

第3章习题参考答案3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

画出逻辑框图如下。

(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0RAS 1RAS 2RAS 3A 0~A 13A 14 A 15A 0~A 6A 0~A 6 A 0~A 6 A 0~A 6 WE WE2-4 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWERASRASRAS(2) 设刷新周期为2ms ,并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列,则对所有单元全部刷新一遍需要128次(每次刷新一行,共128行)若采用集中式刷新,则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间,不能进行正常读写,即存在64μs 的死时间若采用分散式刷新,则每1μs 只能访问一次主存,而题目要求CPU 在1μS 内至少要访问一次,也就是说访问主存的时间间隔越短越好,故此方法也不是最适合的 比较适合采用异步式刷新:采用异步刷新方式,则两次刷新操作的最大时间间隔为s msμ625.151282=,可取15.5μs ;对全部存储单元刷新一遍所需的实际刷新时间为:15.5μs ⨯128=1.984ms ;采用这种方式,每15.5μs 中有0.5μs 用于刷新,其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。

计算机软件第三章练习题(带答案)

计算机软件第三章练习题(带答案)

计算机软件第三章练习题(带答案)判断题1.为了方便人们记忆、阅读和编程,对机器指令用符号表示,相应形成的计算机语言称为汇编语言。

T2.操作系统的三个重要作用体现在:管理系统硬软件资源、为用户提供各种服务界面、为应用程序开发提供平台。

T3.计算机应用最多的是数值计算。

F4.“引导程序”的功能是把操作系统的一部分程序从内存写入磁盘。

F5.C++语言是对C语言的扩充,是面向对象的程序设计语言。

T6.汇编语言程序的执行效率比机器语言高。

F7.当计算机完成加载过程之后,操作系统即被装入到内存中运行。

T8.计算机系统中最重要的应用软件是操作系统。

F9.一般将使用高级语言编写的程序称为源程序,这种程序不能直接在计算机中运行,需要有相应的语言处理程序翻译成机器语言程序才能执行。

T10.源程序通过编译程序的处理可以一次性地产生高效运行的目的程序,并把它保存在磁盘上,以备多次执行。

F11.Windows桌面也是Windows系统中的一个文件夹。

T12.Windows系统中的图形用户界面(GUI)使用窗口显示正在运行的应用程序的状态。

T13.软件产品的设计报告、维护手册和用户使用指南等不属于计算机软件的组成部分。

F14.操作系统的加载是指将操作系统的全部程序安装到计算机的内存中。

F15.多任务处理指CPU可在同一时刻执行多个任务。

F16.Word、Excel、PowerPoint、Photoshop都是通用应用软件。

T17.在Windows系统中,一个磁盘上允许存在多个文件夹,在文件夹中保存的是若干个文件的正文内容。

F18.用汇编语言编写的程序可以被计算机直接执行。

F19.软件不会失效。

T20.软件许可证是一种法律合同。

T21.系统软件是计算机系统中必不可少的部分F22.按软件工程方法开发软件的过程分为三个阶段:计划期、开发期和运行期。

其中开发期所用时间最多。

F23.对新建或备份后又被修改过的文件,系统将自动设置为“存档”属性。

计算机组成原理第3章习题参考答案解析

计算机组成原理第3章习题参考答案解析

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1.有一个具有20位地址和32位字长的存储器,问:
(1)该存储器能存储多少个字节的信息?
(2)如果存储器由512K×8位SRAM芯片组成,需要多少芯片?
(3)需要多少位地址作芯片选择?
解:(1)∵ 220= 1M,∴ 该存储器能存储的信息为:1M×32/8=4MB
(2)(1000/512)×(32/8)= 8(片)
(3)需要1位地址作为芯片选择。

2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:
(1)每个模块板为1024K×64位,共需几个模块板?
(2)个模块板内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片? CPU如何选择各模块板?
解:(1). 共需模块板数为m:
m=÷=64 (块)
(2). 每个模块板内有DRAM芯片数为n:
n=(/) ×(64/16)=16 (片)
(3) 主存共需DRAM芯片为:16×64=1024 (片)
每个模块板有16片DRAM芯片,容量为1024K×64位,需20根地址线(A19~A0)完成模块
板内存储单元寻址。

一共有64块模块板,采用6根高位地址线(A25~A20),通过
6:64译码器译码产生片选信号对各模块板进行选择。

3.用16K×8位的DRAM芯片组成64K×32位存储器,要求:
(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?
解:(1)组成64K×32位存储器需存储芯片数为
N=(64K/16K)×(32位/8位)=16(片)
每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。

设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步
刷新的间隔时间为:
则两次刷新的最大时间间隔发生的示意图如下
可见,两次刷新的最大时间间隔为tmax
tmax=15.5-0.5=15 (μS)
对全部存储单元刷新一遍所需时间为t R
t R=0.5×128=64 (μS)
7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。

现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。

CPU
的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/(读/写),(访存),要求:(1)画出地址译码方案。

(2)将ROM与RAM同CPU连接。

解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。

27128需14位片内地址,而RAM需13位
片内地址,故可用A15-A13三位高地址经译码产生片选信号,方案如下:
(2)
8.存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。

存储周期T = 100ns,数据总线宽度为64位,总线周期τ = 10ns .问顺序存储器和交叉存储器的带宽各是多少?
解:信息总量: q = 64位×8 =512位
顺序存储器和交叉存储器读出8个字的时间分别是:
t2 = m T = 8×100ns =8×10 (s)
t1 = T + (m - 1)= 100 + 7×10 = 1.7×10 (s)
顺序存储器带宽是:
W2 = q / t2= 512÷(8×10 )= 64 ×10(位/ S)
交叉存储器带宽是:
W1 = q / t1= 512÷(1.7 ×10)= 301 ×10(位/ S)
9. CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80
次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。

解:先求命中率h
h=n c/(n c +n m )=2420÷(2420+80)=0.968
则平均访问时间为t a
t a=0.968×40+(1-0.968) ×240=46.4(ns)
r =240÷40=6
cache/主存系统的效率为e
e=1/[r+(1-r)×0.968]=86.2%
10.已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少?
解:∵ t a = t c× h +t r×(1-h)
∴ h =(t a-t r)/(t c-t r)=(50-200)/(40-200)=15/16=0.94
11.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位?如页面大小为4KB,则页表长度是多少?
解:已知主存容量为4MB,虚存容量为1GB
∵ =4M ∴物理地址为22位
又∵ =1G ∴虚拟地址为30位
页表长度为1GB÷4KB=230÷212=218=256K
14.假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是
0,1,2.4,2,3,0,2,1.3,2号。

用列表法求采用LRU替换策略时的命中率。

解:
∴命中率为
15.从下列有关存储器的描述中,选择出正确的答案:
A.多体交叉存储主要解决扩充容量问题;
B.访问存储器的请求是由CPU发出的;
C. Cache与主存统一编址,即主存空间的某一部分属于Cache;
D. Cache的功能全由硬件实现。

解: D
16.从下列有关存储器的描述中,选择出正确的答案:
A.在虚拟存储器中,外存和主存一相同的方式工作,因此允许程序员用比主存空间大得多的外存空间编程;
B.在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;
C.存储保护的目的是:在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求。

解:C。

相关文档
最新文档