计算机组成原理总线

第三级桥
★
3.5 总线控制
1. 基本概念
• 主设备(模块)
• 从设备(模块)
一、总线判优控制
对总线有 控制权
响应 从主设备发来的总线命令 链式查询
集中式
• 总线判优控制 分布式
计数器定时查询
独立请求方式
★ 2. 链式查询方式
3.5
链式查询方式的优点: 只用很少几根线就能按一定优先次序实现 BS －总线忙 总线仲裁，很容易扩充设备 . BR－总线请求 链式查询方式的缺点: 1. 对询问链的电路故障很敏感； BG－总线同意 2. 查询链的优先级不能改变，优先级低的设备可能会“饿死”； 数据线 3. 查询速度慢。
主存
I/O接口 I/O接口 … I/O接口
DMA总线
高速外设 设备1
…
设备n
3. 三总线结构的又一形式
局部总线
CPU 主存 局部I/O控制器 Cache
3.4
系统总线
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
4. 四总线结构
3.4
主存
Cache/桥 多媒体
CPU SCSI
局部总线
图形
系统总线
系统总线
CPU
3.4
主存控制器 存储器 局部总线 控制器
标准总线 控制器
VL BUS
33 MHz的32位数据通路
SCSIⅡ 控制器
ISA、EISA …
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路
图文传真
Modem
…
3. PCI 总线结构
系统总线
CPU
3.4
存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
(2) 异步通信
I/O 接 口
I/O “Ready” 接 口
“Strobe”
主设备 请 求
回 答
从设备 不互锁 半互锁 全互锁
例2：异步并行通信
CPU I/O 接 口 I/O “Ready” 设 备 “Strobe”
例3：异步串行通信
起始位
0 0/1 0/1
数据位
校验位
空闲位 1
0/1 0/1 1 1 终止位 ~ ~ ~ ~
3.1
中央处理器 CPU
M 总 线
主存
I/O接口
I/O接口
…
I/O接口
I/O 设备1
I/O 设备2
…
I/O 设备n
2.1. 单总线结构框图 特点： 不允许两个以上的部件在同一时刻向总线传输信息 ; 2. 主存和外设可以统一编址也可独立编址。
单总线（系统总线）
3.1
I/O接口
I/O接口
…
I/O接口
CPU
接收方 用系统 时钟后沿 判断、识别
3.5
异步 允许不同速度的模块和谐工作
增加一条 “等待”响应信号 WAIT
以输入数据为例的半同步通信时序
T1 主模块发地址 T2 主模块发命令 Tw 当 WAIT 为低电平时，等待一个 T Tw 当 WAIT 为低电平时，等待一个 T T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令
3.3
尺寸、形状、管脚数 及 排列顺序
CPU发出的信号为输出信号，输入 CPU的信号为输入信号； 用高电平表示逻辑“1”，低电平表 示逻辑“0”，或相反；
3. 功能特性 4. 时间特性
每根传输线的 功能
地址 数据 控制
信号的 时序 关系
三、总线的性能指标
1. 总线宽度 2. 总线带宽
数据线 的根数
3.5
地址
数据
写 命令
例1：假设总线时钟频率为100MHz，总线传输周期为4个时钟 周期，总线宽度32位，求总线数据传输率。若想提高一倍传 输率，可采取什么措施？ 解： 数据传输率（总线带宽）： 每秒传输的最大字节数（MBps） 1个总线周期 = 4个时钟周期 = 4* 1/100 = 0.04 s 1个总线周期 传送 32位 = 4B （字节） 故总线出输率为： 4B *（1 / 0.04 s ）= 100 MBps 或解： （100MHz / 4Hz）* 4B = 100 MB 提高一倍传输率: (1) 不改变总线时钟频率，将数据线宽度提高一倍（32位→64位） (2)不改变数据线宽度，将总线时钟频率提高一倍（100MHz →200MHz） (3) 缩短总线传输周期
I/O接口
I/O接口
…
I/O接口
CPU
主存
I/O 设备1 I/O 设备2 … I/O 设备n
二、多总线结构
1. 双总线结构
主存总线
CPU 主存 通道
3.4
I/O总线
具有特殊功能的处理器， 由通道对I/O统一管理
I/O接口 设备0
… …
I/O接口 设备n
2. 三总线结构
CPU
3.4
I/O总线
主存总线
局域网
高速总线
FAX 扩展总线接口 Modem 串行接口
扩展总线
三、总线结构举例
1. 传统微型机总线结构
CPU
33 MHz的32位数据通路
3.4
系统总线
主存控制器 存储器
标准总线控制器 SCSI Ⅱ 控制器
8 MHz的16位数据通路
ISA、EISA …
高性能图形 Modem
多媒体
高速局域网
…
2. VL-BUS局部总线结构
3.2
与其他系统（如控制仪表、移动通信设备等） 之间的通信 串行通信总线
传输方式
并行通信总线
3.3 总线特性及性能指标
一、总线物理实现
由许多导线直接印制在电路板上，延伸到各个部件 CPU 插板 主存 插板 I/O 插板
BUS
主板
二、总线特性
1. 机械特性 2. 电气特性
传输方向 和有效的 电平 范围
结束，以及解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 寻址阶段 传数阶段 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息
结束阶段
3.5
系统总线（包括地址、数据、控制总线）
运算器 控制器 Cache
CPU
指 令 系 统
主存
总 线 控 制 部 件
地址线
BS
BR
I/O接口0 BG
I/O接口1
…
I/O接口n
…
BS －总线忙
BR－总线请求
BG－总线同意
数据线 地址线
总பைடு நூலகம்线 控 制 部 件
BS
BG BR ≥1
&
&
& &
&
&
BR0
BR1
BR2
3. 计数器定时查询方式
3.5
计数器定时查询方式的主要特点： BS －总线忙 BR－总线请求 每次计数可以从“0”开始，也可以从中止点开始。 数据线 1.如果从“0”开始，各设备的优先次序与链式查询法相同，优先级 的顺序是固定的。 地址线 2.如果从中止点开始，则每个设备使用总线的优先级相等。 总 设备地址
线 控 制 部 件
BRn
BG1 BR1 BG0 BR0
I/O接口0
排队器
I/O接口1 … I/O接口n
BG－总线同意 BR－总线请求
总线控制部件
&
&
BR1 BG1 BG2
数据线 地址线
BR2
&
& &
BR0
BG0
I/O接口0
I/O接口1
I/O接口2
二、总线通信控制
3.5
1. 目的 解决通信双方如何获知传输开始和传输
主存
I/O 设备1 I/O 设备2
…
I/O 设备n
3. 以存储器为中心的双总线结构框图
系统总线
3.1
I/O接口
…
I/O接口
CPU
存储总线
主存
I/O 设备1 … I/O 设备n
★
1.片内总线 2.系统总线
3.2 总线的分类
芯片内部 的总线 计算机各部件之间 的信息传输线 （又叫板间总线或板级总线）
解：波特率（数据传输速率，指单位时间内传送二进制数 据的位数） =（1+7+1+1）×20 =200 bps
传送数据从低位开始传送，如95H（10010101），传送顺序为： 10101001 校验位 停止位 起始位 波形图： 1位 D0 D1 D2 D3 D4 D5 D6 D7 1位 1位
偶校验
(3) 半同步通信 （同步、异步 结合） 同步 发送方 用系统 时钟前沿 发信号
异步通信
由 统一时标 控制数据传送
3.5
采用 应答方式，没有公共时钟标准
半同步通信 同步、异步结合 分离式通信 充分 挖掘 系统 总线每个瞬间 的 潜力
(1) 同步通信
① 同步式数据输入 总线传输周期
3.5
时钟
T1 T2 T3 T4
地址 读 命令 数据
② 同步式数据输出 总线传输周期
时钟
T1 T2 T3 T4
例4： 同步串行通信
同步字符同步字符 字符1 字符2 字符n 校验码 校验码
★ 异步串行通信
起始位 数据位 校验位 空闲位 1
0 0/1 0/1
0/1 0/1 1 1 终止位
波特率：单位时间内传送的二进制数据的位数 bps （区别于通信原理中的波特率） 比特率：单位时间内传送的二进制有效数据位数 bps
数据总线 双向，位数与机器字长、存储字长有关 , 数据总线宽度 —— 即数据总线位数 地址总线 单向，位数与存储器地址、 I/O地址有关, 如20根地址线可访问220个存储单元。 控制总线 每一根都是单向的，有出 有入
存储器读、存储器写 总线允许、中断确认 中断请求、总线请求
★ 3.通信总线
用于 计算机系统之间 或 计算机系统
AGP
RS-232
32
串行通信 总线标准 串行接口 总线标准
数据终端设备（计算机）和数据通信设备 （调制解调器）之间的标准接口 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps
USB
3.4 总线结构
一、单总线结构
单总线（系统总线）
在异步传输系统中，若字符格式为1位起始位，8位数据位， 1位奇校验位，1位终止位，设波特率为1200bps,求比特率。
解： 1200 * (8/11)= 872.72 bps
★ 例5：在异步串行传输系统中，假设每秒可传输20个数据帧，
一个数据帧包含1个起始位、7个数据位、1个奇偶校验位， 1个结束位。计算数据传输速率。
系统与各模块、模块与模块之间的一个互连的标准界面 这个界面对它两端的模块都是透明的 按总线标准设计的接口可视为通用接口。
3.3
模块
系统
标 准 界 面
模块
系统
总 线 标 准
正式标准：国际标准化组织制定 工业标准：行业、大公司提出 标准规定了总线的机械结构、功能结构和电气规范。
ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB
四、总线标准
总线标准 ISA
EISA VESA (VL-BUS) PCI
3.3
总线时钟 8 MHz（独立）
8 MHz（独立） 32 MHz（CPU） 33 MHz（独立） 64 MHz（独立） 66.7 MHz（独立） 133 MHz（独立）
数据线 16
32 32 32 64
带宽 33 MBps
33 MBps 133 MBps 132 MBps 528 MBps 266 MBps 533 MBps
第３章 系统总线
3.1 总线的基本概念
3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制
★
3.1 总线的基本概念
一、为什么要用总线 二、什么是总线
总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质
三、总线上信息的传送
串行 并行
四、总线结构的计算机举例
I/O设备与主存交换信 1. 面向 CPU 的双总线结构框图 息时，要占用 CPU，会 影响CPU工作效率 I/O总线
8 MHz的16位数据通路
PCI 总线
SCSIⅡ 控制器 高性能图形
多媒体
高速局域网
ISA、EISA 图文传真 Modem
4. 多层 PCI 总线结构
CPU
第一级桥 桥0 存储器总线 桥4
3.4
存储器
PCI总线4 PCI设备 第二级桥 总线桥 桥1 桥3 设备 PCI总线3 PCI总线1 标准总线 桥2 PCI总线2 桥5 PCI总线5 PCI总线0
1 0
计数器
线 控 制 部 件
BS BR
I/O接口0
I/O接口1
…
I/O接口n
BS －总线忙
BR－总线请求
数据线 地址线
计数 器
设备地址
译码器
总 线 控 制 部 件
00 & BS BR ≥1 BR0 &
01 &
10
BR1 I/O接口1
BR2
I/O接口2
I/O接口0
4. 独立请求方式
3.5
BG－总线同意 独立请求方式的优点： BR－总线请求 响应时间快；对优先次序的控制灵活，可以预先固定也可以通过程 数据线 序来改变优先次序； 地址线 BGn 独立请求方式的缺点：信号线较多；电路复杂；不易增加设备。 总
DMA控制器 … I/O接口
硬盘
…
外设
只有一个总线主设备，总线使用权始终归它占有， 无须申请、分配和撤除。
有多个总线主设备
CPU— Cache模块 存储器 模块
DMA控制器 I/O适配器
3.5
总线 控制器
数据传送总线（地址、数据、控制线） 总线仲裁 中断和同步总线
公用线
3. 总线通信的四种方式
同步通信
3.3
数据传输速率，单位时间内总线上 传输数据的位数，但通常以每秒传 输的最大字节数（MBps）计。
3. 时钟同步/异步 同步、不同步 4. 总线复用
地址线 与 数据线 复用 地址线、数据线和控制线的 总和
5. 信号线数 6. 总线控制方式
7. 其他指标
并发、自动、仲裁、逻辑、计数
负载能力
四、总线标准