计算机组成原理总线
计算机组成原理2 总线BUS
互连方式
CPU（内部ALU+CU） 存储器 输入/输出设备
计算机内各部件必须通过某种方式连接起来。
分散连接方式 总线方式
分散连接方式
存储器 运算器 Memory ALU 数据 程序 输入设备 Input Equipment 存储器 Memory
互连方式
各器件间通过单独 的连线 直接相连
通信控制
异步通信方式之握手方式 主设备 请 求 回 答 不互锁
从设备
半互锁
全互锁
通信控制
半同步通信方式
同步通信方式 -- 发送方 在系统 时钟前沿 发信号 -- 接收方 用系统 时钟后沿 判断、识别
为允许速度较慢的设备接入 -- 增加一条“等待”信号线 -- 如果从设备无法在规定时间内完成要求 则发出“等待”信号，插入等待周期
•ISA总线 EISA总线 •PCI总线
•SCSI总线
总线结构 单总线结构 单总线（系统总线）
总线结构
IO 模块1
IO 模块2
…
IO 模块n
CPU
主存
延迟 争用
系统性能瓶颈
多总线结构 多总线结构 之 二级总线 主存总线
CPU 主存 通道
总线结构
IO速度慢，使用独 立的IO总线
I/O总线
具有特殊功能的处理器 由通道对I/O统一管理
总线控制
总线通信控制
• 同步通信方式
• 异步通信方式
一次总线通信过程 ①申请总线使用权
② 寻址阶段
③ 数据传输阶段 ④ 结束阶段
• 半同步通信方式
• 分离式通信方式
集中式仲裁 – 链式查询
总线仲裁
• BS - 总线忙 • BR - 总线请求 • BG - 总线同意 数据线 地址线
计算机组成原理实验2.1总线与寄存器
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
哈工大威海计算机学院 计算机组成原理课件第4章 总线
特点：按位串行传送； 按应答方式进行联系。 这种方式要求数据格式中设置同步信息。 异步串行数据格式如下：
0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 起始位 （低） 数据位
奇偶 停止位 校验位 （高）
异步串行通信的数据传输率可以用波特率和比特率来衡量 波特率—单位时间内传送二进制数据的位数，单位：bps 比特率—单位时间内传送二进制有效数据的位数，单位：bps 例：在异步串行传输系统中，若字符格式为：1个起始位、7个 数据位、1个奇校验位、1个终止位。假设每秒传输120个数据 帧，试计算波特率及比特率。 解：由题意知，一帧包括 1+7+1+1＝10位 所以波特率为（1+7+1+1）×120＝1200bps
采用存储器为核心的分散连接结构，虽采用中断、 DMA等技术，仍无法解决I/0设备与主机之间连接的 灵活性。 目前：总线连接
二.总线及其技术特点
1、总线：是计算机系统中各部件之间的公共的 信息传递通道。
2、技术特点
1）使系统中的连线大大减少，可靠性高 2）便于硬件和软件的标准化，便于接口设计 3）易于系统模块化，可替换性好 4）便于维修，即可维护性好 5）任意时刻只有一个源发送（主设备），可由多 个部件接收（从设备） 6）有仲裁机制 7）缺点：传输率受带宽限制，且总线一旦故障， 整个系统将瘫痪
离来安排公共时钟周期时间）。 特点： 控制简单； 灵活性差；
当系统中各部件速度差异较大时，严重影响总线
工作效率；
适合于短距离、各部件速度较接近的场合。
2)异步通信：
异步通信是和同步通信完全对立的通信方式，通信双 方无统一的时钟标准来控制数据的传送过程，各部件可按 各自所需的实际时间使用总线。 时间配合：主/从部件间采用应答（握手）方式建立
计算机组成原理第6版(白中英)第6章总线系统
2. 系统总线的标准化
PC中，系统总线布设在主板上。
为什么主板能支持很多厂家的显卡……？ 原因是，系统总线是按标准制作的。
总线标准规定总线的物理特性、功能特性、电气特性 和时间特性。
微机中的标准总线：ISA总线 (16位，8MB/s)、 EISA (32 位 ， 33.3MB/s) 总 线 、 VESA 总 线 (32 位 ， 132MB/s) 、 PCI总线(64位，100MB/s) PCI-Express 1.0总线(250MB/s) 。
15
6.1.5 总线结构实例
南北桥芯片将CPU总线、PCI总 线、ISA总线连成整体。桥芯片 起到了信号速度缓冲、电平转换、
控制协议的转换作用。
16
CPU总线
• 也称CPU-存储器总线，它是一个64位数据线和32
位地址线的同步总线。
PCI总线
• 用于连接高速的I/O设备模块，如图形显示卡适配
7
总线的主要参数
1.总线的带宽 （MB/s）
• 一定时间内总线上可传送的数据量
2.总线的位宽
• 总线能同时传送的数据位数。
即我们常说的32位、64位等总线宽度的概念。
3.总线的工作时钟频率 （MHz）
• 总线的时钟频率
f
1 T
1 时钟周期
8
总线带宽
总线传输数据的速度。单位：MB/s
[例6.1]：(1)某总线在一个总线周期中并行传送4个字节的数据，假 设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则 总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线 时钟频率升为66MHz，则总线带宽是多少?
4
1. 总线的特性(续) 电气特性
计算机组成原理(第4版)课件第7章 总线(第4版)
7.4 总线标准
总线的标准制定通常有两种途径，一 种是由具有权威性的国际标准化组织制定 并推荐使用的，称为正式标准；另一种是 由某个或某几个在业界具有影响力的设备 制造商提出，而又被业内其他厂家认可并 广泛使用的标准，即所谓事实标准，这些 标准可能需要经过一段时间的使用，被厂 商提供给有关组织讨论之后才能成为正式 标准。
8
2.总线事务
通常把在总线上一对设备之间的一次信
息交换过程称为一个“总线事务”，把发出
总线事务请求的部件称为主设备，与主设备
进行信息交换的对象称为从设备。例如CPU
要求读取存储器中某单元的数据，则CPU是
主设备，而存储器是从设备。总线事务类型
通常根据它的操作性质来定义，典型的总线
事务类型有“存储器读”、“存储器写”、
34
7.4.1 系统总线标准
通常，微机的系统总线都做成多个插 槽的形式，各插槽引脚通过总线连在一起。 总线接口引脚的定义、传输速率的设定、 驱动能力的限制、信号电平的规定、时序 的安排以及信息格式的约定等，都有统一 的标准。
35
7.4.1 系统总线标准（续）
1.PC/XT总线
PC/XT总线是早期PC/XT微机所配备 的系统总线，是9位总线标准。
5
7.1 总线概述
总线是一组能为多个部件分时共享的 公共信息传送线路。共享是指总线上可以 挂接多个部件，各个部件之间相互交换的 信息都可以通过这组公共线路传送；分时 是指同一时刻总线上只能传送一个部件发 送的信息。
6
7.1 .1 总线的基本概念
总线采用分时共享技术，当总线空闲 （所有部件都以高阻状态连接在总线上） 时，如果有一个部件要与目的部件通信， 则发起通信的部件驱动总线，发出地址和 数据。其他以高阻状态连接在总线上的部 件如果收到与自己相符的地址信息后，即 接收总线上的数据。发送部件完成通信后， 将总线让出（输出变为高阻态）。
计算机组成原理总线分类
计算机组成原理总线分类
计算机组成原理中的总线可以按照不同的分类方式进行分类，以下是常见的总线分类方式：
1. 数据总线（Data Bus）：用于传输数据和指令的总线。
它可以是双向或单向的，并且通常是并行的，用于传输数据和指令的二进制位。
2. 地址总线（Address Bus）：用于指定访问内存或外设的存储单元的地址的总线。
地址总线通常是单向的，并且是并行传输的。
3. 控制总线（Control Bus）：用于控制各个组件之间的操作和传输的总线。
控制总线通常是单向的，并且是并行传输的。
4. 系统总线（System Bus）：由数据总线、地址总线和控制总线组成的总线系统，用于连接计算机的主要组件，如CPU、内存和外设等。
5. 输入/输出总线（I/O Bus）：用于连接计算机与外部设备进行数据传输的总线。
常见的I/O总线包括PCI、USB、SATA等。
6. 前端总线（Front-side Bus）：用于连接CPU与北桥芯片或内存控制器的总线，用于高速传输数据和指令。
7. 后端总线（Backside Bus）：用于连接CPU与二级缓存或其他外部组件的总线，用于高速传输数据和指令。
这些总线的分类方式可以根据其功能、方向、传输方式等不同特点进行划分。
不同的总线在计算机系统中扮演不同的角色，共同完成数据和指令的传输和控制。
计算机组成原理总线标准
计算机组成原理总线标准
计算机组成原理中的总线标准主要有：
ISA总线：是最早的总线标准，其后又有改进版本。
EISA总线：扩展工业标准体系(Extended Industry Standard Architecture)，主要用于286微机。
EISA对ISA 完全兼容。
VESA总线：视频电子标准协会(Video Electronic Standard Association)，是按照局部总线标准设计的一种开放总线，只适合于486的一种过渡标准，已淘汰。
PCI总线：外围设备互联(Peripheral Component Interconnection)，PCI局部总线是高性能的32位或64位总线，它是专门为高集成度的外围部件、扩充插板和处理器/存储器系统而设计的互连机制。
AGP总线：是一种新型的视频接口的技术标准，专用于连接主存和图形存储器。
USB总线：即生活中最常见的USB接口，其发展主要经历：USB1.1——支持低速率的1.5Mbps和全速率的12Mbps；USB2.0——支持高速率（High Speed）的480Mbps USB3.0——支持超高速率（SuperSpeed）的5Gbps。
PCIe总线：相较于以前的总线标准，吞吐量更大，还有不同的接口模式。
计算机组成原理-系统总线
第9 章系统总线基本知识点：总线的基本概念；总线的分类；总线的组成及性能指标；总线的结构；总线的裁决（仲裁）方式，包括三种集中裁决方式；总线通信控制，包括同步通信、异步通信、半同步通信和分离式通信。
重点：总线的组成及性能指标；总线的裁决方式；总线通信控制。
难点：总线的裁决方式；总线通信控制。
知识点1：总线概述要点归纳1. 总线的基本概念计算机系统的5 大部件之间的互连方式有两种，一种是各部件之间使用单独的连线，称为分散连接；另一种是将各部件连到一组公共信息传输线上，称为总线连接，总线是一组能为多个部件传送信息的线路，总线具有以下特点。
☆信息传输：总线实际上是由许多传输线或通路组成的，每条线可一位一位地传输二进制代码，一串二进制代码可在一段时间内逐一传输完成。
若干条传输线可以同时传输若干位二进制代码。
☆共享：总线是连接多个部件的信息传输线，是各部件共享的传输介质。
☆分时：在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的信息。
机器总线由总线控制器管理，总线控制器的主要功能有总线系统的资源管理、总线系统的定时及总线的仲裁和连接。
2. 总线的分类总线按连接部件划分如下。
☆片内总线。
指芯片内部的总线，如在CPU 芯片内部，寄存器与寄存器之间、寄存器与逻辑部件之间互连的总线。
☆系统总线。
指CPU、主存、I/O 设备各大部件之间的信息传输线。
按系统总线传输信息的不同，又分为数据总线、地址总线和控制总线三大类。
☆数据总线：用于传输各部件之间的数据信息，它是双向传输总线，其位数称为数据总线宽度，与机器字长、存储字长有关，一般为8 位、16 位或32 位。
☆地址总线：用于指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址，也就是说地址总线上的代码用来指明CPU 欲访问的存储单元或I/O 端口的地址，由CPU 输出，单向传输。
地址总线的位数与存储单元的个数有关，如地址线为20 根，则对应的存储单元个数为220个。
计算机组成原理基础知识-总线
计算机组成原理基础知识-总线⼆.系统总线--计算机系统五⼤部件互连的⽅式有两种： 分散连接：各部件之间使⽤单独的连线 总线连接：将各部件连到⼀组公共信息传输线上--总线：是连接多个部件的信息传输线，是各部件共享的传输介质 特点：分时与共享 在某⼀时刻，只允许有⼀个部件向总线发出消息，⼆多个部件可以同时从总线上接收相同的消息--总线的分类 按照连接部件不同： 1.⽚内总线：芯⽚内部的总线 2.系统总线：CPU、主存、I/O设备各⼤部件之间的信息传输线 按照系统总线传输信息的不同可分为3类： 数据总线：传输各功能部件之间的数据信息，是双向传输总线 地址总线：主要⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址（地址总线上的代码是⽤来指明CPU欲访问的存储单元或I/O 端⼝的地址，由CPU输出，单向传输） 地址总线的位数欲存储单元的个数有关，如：地址线为20根，则对应的存储单元个数为2的20次⽅ 控制总线：发出各种控制信号的传输线，通常对任意控制线⽽⾔，它的传输是单向的，但对于控制总线总体来说，⼜可认为是双向的 3.通信总线：⽤于计算机系统之间或计算机系统与其他系统之间的通信 按传输⽅式可分为两种： 串⾏通信：数据在单条1位宽的传输线上，⼀位⼀位的按顺序分时传送（适宜于远距离的数据传输） 并⾏通信：数据在多条并⾏1位宽的传输线上，同时由源传送到⽬的地（适宜于近距离的数据传输，通常⼩于30m）--总线性能指标 总线宽度：通常指数据总线的根数 总线带宽：数据的数据传输速率，通常⽤每秒传递信息的字节数来衡量 时钟同步/异步：总线上的数据与时钟同步⼯作的总线称为同步总线，与时钟不同步⼯作的总线称为异步总线 总线复⽤：⼀条信号线上分时传送两种信号 信号线数：地址总线、数据总线和控制总线三种总线数的总和 总线控制⽅式：包括突发⼯作、⾃动配置等 其他指标：如负载能⼒-- 总线控制 总线周期：完成⼀次总线操作的时间称为总线周期，可分为4个阶段：申请分配阶段、寻址阶段、传数阶段、结束阶段 1.判优控制（仲裁控制） 分布式：将控制逻辑分散在与总线连接的各个部件或设备上 集中式：将控制逻辑集中在⼀处（如CPU中） 集中控制优先权仲裁⽅式有三种：链式查询、计算器定时查询、独⽴请求⽅式 2.通信控制：主要解决通信双⽅如何获知传输开始和传输结束，以及通信双⽅如何协调，如何配合，通常有四种⽅式： 1).同步通信：通信双⽅由统⼀时标控制数据传送 2).异步通信：采⽤应答⽅式 异步通信的应答⽅式分为：不互锁、半互锁和全互锁 3).半同步通信 4).分离式通信(基本思想是将⼀个传输周期（或总线周期）分解为两个⼦周期) 。
计算机组成原理——第三章系统总线
计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种：分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式，内部连线⼗分复杂，尤其当I/O与存储器交换信息时都需要经过运算器，使运算器停⽌运算，严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线，是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件（CPU、主存、I/O设备）之间的信息传输线按系统总线传输信息不同分为：数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向（由CPU输出）与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号：时钟：⽤来同步各种操作复位：初始化所有部件总线请求：表⽰某部件需获得总线使⽤权总线允许：表⽰需要获得总线使⽤权的部件已获得了控制权中断请求：表⽰某部件提出中断申请中断响应：表⽰中断请求已被接收存储器写：将数据总线上的数据写⾄存储器的指定地址单元内存储器读：将指定存储单元中的数据读到数据总线上I/O读：从指定的I/O端⼝将数据读到数据总线上I/O写：将数据总线上的数据输出到指定的I/O端⼝内传输响应：表⽰数据已被接收，或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统（控制仪器、移动通信等）之间的通信通信⽅式：串⾏通信数据在单条1位宽的传输线上，⼀位⼀位地按顺序分时传送。
计算机组成原理总线分类
计算机组成原理总线分类在计算机组成原理中，总线是计算机内部各个组件之间传输数据和信号的通道。
它扮演着连接中央处理器（CPU）、内存、输入输出设备等各个部件的桥梁作用。
根据传输数据的不同方式和方向，总线可以分为三种分类：数据总线、地址总线和控制总线。
一、数据总线数据总线用于传输数据和指令。
它是一个双向的、并行的传输线路，用于在CPU和内存之间传输数据。
数据总线的宽度决定了计算机能够同时传输的位数，也就是数据的宽度。
例如，32位的数据总线可以同时传输32位的数据，而64位的数据总线则可以同时传输64位的数据。
数据总线的宽度决定了计算机的数据传输速度和处理能力。
二、地址总线地址总线用于传输内存或者外设的地址信息。
它是一个单向的传输线路，将地址信息从CPU传输到内存或者外设。
地址总线的宽度决定了计算机能够寻址的内存空间大小。
例如，16位的地址总线可以寻址的内存空间大小为64KB，而32位的地址总线可以寻址的内存空间大小为4GB。
地址总线的宽度决定了计算机的寻址能力。
三、控制总线控制总线用于传输控制信号，控制计算机各个部件的工作状态和同步操作。
它是一个双向的传输线路，用于在CPU和其他部件之间传输控制信息。
控制总线包括了多个控制信号，如读写信号、时钟信号、中断信号等。
通过控制总线，CPU可以控制内存和输入输出设备的读写操作，以及其他各个部件的工作状态。
总线的分类不仅可以根据传输的数据类型来划分，还可以根据其连接方式来划分。
根据连接方式的不同，总线可以分为三种分类：并行总线、串行总线和混合总线。
一、并行总线并行总线是指数据在传输过程中同时通过多根传输线路进行传输。
在并行总线中，每根传输线对应一个位，数据可以同时通过多根传输线路同时传输，传输速度较快。
并行总线主要应用于内部总线，如CPU内部的总线。
但是，并行总线的缺点是需要较多的传输线路，成本较高。
二、串行总线串行总线是指数据在传输过程中依次通过一根传输线路进行传输。
计算机组成原理系统总线
第六章系统总第一节总线的基本概念一、总线的分类1．总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。
2．系统总线：连接计算机系统中各个功能模块或设备的总线，作为计算机硬件系统的主干。
3.内部总线：连接CPU内部各部件的总线。
4．总线的分类：①按传送格式分为：串行总线、并行总线；②按时序控制方式分为：同步总线、异步总线；③按功能分为：系统总线、CPU内部总线、各种局部总线。
④按数据传输方向分为：单工总线和双工总线，双工总线又分为半双工总线和全双工总线。
历年真题1.总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线、地址总线和控制总线。
（2001 年）2.下列说法中正确的是（）。
（2003年）A.半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上轮流传输信息B.半双工总线只能在一个方向上传输信息，全双工总线可以在两个方向上同时传输信息C.半双工总线可以在两个方向上轮流传输信息，全双工总线可以在两个方向上同时传输信息D.半双工总线可以在两个方向上同时传输信息，全双工总线可以在两个方向上轮流传输信息【分析】根据总线上信号的传递方向，总线可分为单向传输（单工）总线和双向传输（双工）总线，而双工总线又可分为半双工总线和全双工总线。
其中单工总线只能向一个方向传递信号，半双工总线可以在两个方向上轮流传递信号，全双工总线可以在两个方向上同时传递信号。
【答案】C二、总线的信息传输方式1.串行传输：是指数据的传输在一条线路上按位进行。
（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）。
在串行传输时，被传输的数据在发送设备中进行并行到串行的变换，在接收设备中进行串行到并行的变换。
2.并行传输：每个数据位都需要单独一条传输线，所有的数据位同时进行传输。
3.复合传输：又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。
计算机组成原理-第3章 总线(4节课)
总线标准的产生
• 总线是在计算机系统模块化的发展过程中产生的，随 着计算及应用领域的不断扩大，计算机系统中各类模 块（特别是I/O设备所带来的各类接口模块），其品种 极其繁杂，往往出现一种模块要配一种总线，很难在 总线上更换、组合各类模块或设备。 • 20世纪70年代末，为了使系统设计简化，模块生产批 量化，确保其性能稳定，质量可靠，便于维护，人们 开始研究如何建立总线标准，完成系统设计和模块制 作。 • 概念：所谓总线标准，可视为系统与各模块、模块与 模块之间的一个互连的标准界面。
processor
memory
• 1970年DEC公司PDP-11 小型计算机首次采用
I/O Interface （adapter） I/O device
I/O Interface （adapter） I/O device
总线
• 定义：是连接多个部件的传输线
– 总线的关键特征是共享传输线。
• 总线的两个特点：
– 任意时刻只能有一个设备向总线发送信息
• 系统瓶颈
– 多个部件可以同时从总线接受相同的信息
• 广播式
主机 processor memory
I/O Interface （adapter） I/O device
I/O Interface （adapter） I/O device
总线分类——按位置
• 片内总线
计算机组成原理 第3章 系统总线
李曦（llxx@）
本章内容
• 3.1 总线的概念和分类
• 3.2 总线特性及性能指标
–总线特性 –性能指标 –总线标准
• 3.3 总线的结构
• 3.4 总线控制
–判优控制 –通信控制
3.1 总线的基本概念和分类
《计算机组成原理》7-总线
PC CPU
接口 主存
外部设备
7.2.1 单总线结构
使用单总线在CPU和内存之间传数据 在单总线系统中，访存指令与输入/输出指令在形式上完全相同，区别仅在于地址 的数值。这就是说，对输入/输出设备的操作，完全和内存的操作方法一样来处理。 这样，当CPU把指令的地址字段送到总线上时，如果该地址字段对应的地址是主 存地址，则主存予以响应。此时，在CPU和主存之间将发生数据传送，而数据传 送的方向由指令的操作码决定，其过程如图所示。
7.1.2 总线的分类
计算机系统中使用的总线可分成3类。 1.片内总线 片内总线是芯片内部的总线，计算机系统中各部件内部传送信息的通路。例如运 算器内部寄存器与寄存器之间、寄存器与算逻运算单元（ALU）之间的传送通路， 通常称之为内部总线。 2.系统总线 计算机系统中个部件之间传送信息的通路。例如CPU与主存储器之间，CPU与I/O 接口之间传送信息的通路，通常称之为“系统总线”，由于这些部件通常都制作 在各个插件板上，故又叫作板级总线（在一块电路板上各芯片之间的连线）和板 间总线。
7.1.1存储器分类
3.总线特性 总线特性是指机械特性（尺寸、形状）、电气特性（传输方向和有效的电平范 围）、功能特性(每根传输线的功能）和时间特性（信号和时序的关系）。 4.总线的猝发传输方式 在一个总线周期内传输存储地址连续的多个数据字的总线传输方式叫作猝发传送。 5.总线上信息传输方式 在计算机中，总线上的信息传输一般有串行、并行、并串行、分时四种方式。
小结 总线的基本概念和分类
总线基本概念 总线的分类
7.2总线结构
01
单总线结构
02
多总线结构
7.2.1 单总线结构
在许多微小型计算机中，将CPU、主存和I/O设备连接在一条单一的系统总线上， 叫作单总线结构，如图所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPU
3.4
主存控制器 存储器 局部总线 控制器
标准总线 控制器
VL BUS
33 MHz的32位数据通路
SCSIⅡ 控制器
ISA、EISA …
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路
图文传真
Modem
…
3. PCI 总线结构
系统总线
CPU
3.4
存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
主存
I/O 设备1 I/O 设备2
…
I/O 设备n
3. 以存储器为中心的双总线结构框图
系统总线
3.1
I/O接口
…
I/O接口
CPU
存储总线
主存
I/O 设备1 … I/O 设备n
★
1.片内总线 2.系统总线
3.2 总线的分类
芯片内部 的总线 计算机各部件之间 的信息传输线 （又叫板间总线或板级总线）
异步通信
由 统一时标 控制数据传送
3.5
采用 应答方式，没有公共时钟标准
半同步通信 同步、异步结合 分离式通信 充分 挖掘 系统 总线每个瞬间 的 潜力
(1) 同步通信
① 同步式数据输入 总线传输周期
3.5
时钟
T1 T2 T3 T4
地址 读 命令 数据
② 同步式数据输出 总线传输周期
时钟
T1 T2 T3 T4
AGP
RS-232
32
串行通信 总线标准 串行接口 总线标准
数据终端设备（计算机）和数据通信设备 （调制解调器）之间的标准接口 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps
USB
3.4 总线结构
一、单总线结构
单总线（系统总线）
(2) 异步通信
I/O 接 口
I/O “Ready” 接 口
“Strobe”
主设备 请 求
回 答
从设备 不互锁 半互锁 全互锁
例2：异步并行通信
CPU I/O 接 口 I/O “Ready” 设 备 “Strobe”
例3：异步串行通信
起始位
0 0/1 0/1
数据位
校验位
空闲位 1
0/1 0/1 1 1 终止位 ~ ~ ~ ~
第３章 系统总线
3.1 总线的基本概念
3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制
★
3.1 总线的基本概念
一、为什么要用总线 二、什么是总线
总线是连接各个部件的信息传输线， 是 各个部件共享的传输介质
三、总线上信息的传送
串行 并行
四、总线结构的计算机举例
I/O设备与主存交换信 1. 面向 CPU 的双总线结构框图 息时，要占用 CPU，会 影响CPU工作效率 I/O总线
3.2
与其他系统（如控制仪表、移动通信设备等） 之间的通信 串行通信总线
传输方式
并行通信总线
3.3 总线特性及性能指标
一、总线物理实现
由许多导线直接印制在电路板上，延伸到各个部件 CPU 插板 主存 插板 I/O 插板
BUS
主板
二、总线特性
1. 机械特性 2. 电气特性
传输方向 和有效的 电平 范围
例4： 同步串行通信
同步字符同步字符 字符1 字符2 字符n 校验码 校验码
★ 异步串行通信
起始位 数据位 校验位 空闲位 1
0 0/1 0/1
0/1 0/1 1 1 终止位
波特率：单位时间内传送的二进制数据的位数 bps （区别于通信原理中的波特率） 比特率：单位时间内传送的二进制有效数据位数 bps
3.3
尺寸、形状、管脚数 及 排列顺序
CPU发出的信号为输出信号，输入 CPU的信号为输入信号； 用高电平表示逻辑“1”，低电平表 示逻辑“0”，或相反；
3. 功能特性 4. 时间特性
每根传输线的 功能
地址 数据 控制
信号的 时序 关系
三、总线的性能指标
1. 总线宽度 2. 总线带宽
数据线 的根数
主存
I/O接口 I/O接口 … I/O接口
DMA总线
高速外设 设备1
…
设备n
3. 三总线结构的又一形式
局部总线
CPU 主存 局部I/O控制器 Cache
3.4
系统总线
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
4. 四总线结构
3.4
主存
Cache/桥 多媒体
CPU SCSI
局部总线
图形
系统总线
3.3
数据传输速率，单位时间内总线上 传输数据的位数，但通常以每秒传 输的最大字节数（MBps）计。
3. 时钟同步/异步 同步、不同步 4. 总线复用
地址线 与 数据线 复用 地址线、数据线和控制线的 总和
5. 信号线数 6. 总线控制方式
7. 其他指标
并发、自动、仲裁、逻辑、计数
负载能力
四、总线标准
结束，以及解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 寻址阶段 传数阶段 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息
结束阶段
3.5
系统总线（包括地址、数据、控制总线）
运算器 控制器 Cache
CPU
指 令 系 统
主存
I/O接口
I/O接口
…
I/O接口
CPU
主存
I/O 设备1 I/O 设备2 … I/O 设备n
二、多总线结构
1. 双总线结构
主存总线
CPU 主存 通道
3.4
I/O总线
具有特殊功能的处理器， 由通道对I/O统一管理
I/O接口 设备0
… …
I/O接口 设备n
2. 三总线结构
CPU
3.4
I/O总线
主存总线
数据总线 双向，位数与机器字长、存储字长有关 , 数据总线宽度 —— 即数据总线位数 地址总线 单向，位数与存储器地址、 I/O地址有关, 如20根地址线可访问220个存储单元。 控制总线 每一根都是单向的，有出 有入
存储器读、存储器写 总线允许、中断确认 中断请求、总线请求
★ 3.通信总线
用于 计算机系统之间 或 计算机系统
DMA控制器 … I/O接口
硬盘
…
外设
只有一个总线主设备，总线使用权始终归它占有， 无须申请、分配和撤除。
有多个总线主设备
CPU— Cache模块 存储器 模块
DMA控制器 I/O适配器
3.5
总线 控制器
数据传送总线（地址、数据、控制线） 总线仲裁 中断和同步总线
公用线
3. 总线通信的四种方式
同步通信
总 线 控 制 部 件
地址线
BS
BR
I/O接口0 BG
I/O接口1
…
I/O接口n
…
BS －总线忙
BR－总线请求
BG－总线同意
数据线 地址线
总 线 控 制 部 件
BS
BG BR ≥1
&
&
& &
&
&
BR0
BR1
BR2
3. 计数器定时查询方式
3.5
计数器定时查询方式的主要特点： BS －总线忙 BR－总线请求 每次计数可以从“0”开始，也可以从中止点开始。 数据线 1.如果从“0”开始，各设备的优先次序与链式查询法相同，优先级 的顺序是固定的。 地址线 2.如果从中止点开始，则每个设备使用总线的优先级相等。 总 设备地址
在异步传输系统中，若字符格式为1位起始位，8位数据位， 1位奇校验位，1位终止位，设波特率为1200bps,求比特率。
解： 1200 * (8/11)= 872.72 bps
★ 例5：在异步串行传输系统中，假设每秒可传输20个数据帧，
一个数据帧包含1个起始位、7个数据位、1个奇偶校验位， 1个结束位。计算数据传输速率。
解：波特率（数据传输速率，指单位时间内传送二进制数 据的位数） =（1+7+1+1）×20 =200 bps
传送数据从低位开始传送，如95H（10010101），传送顺序为： 10101001 校验位 停止位 起始位 波形图： 1位 D0 D1 D2 D3 D4 D5 D6 D7 1位 1位
偶校验
(3) 半同步通信 （同步、异步 结合） 同步 发送方 用系统 时钟前沿 发信号
接收方 用系统 时钟后沿 判断、识别
3.5
异步 允许不同速度的模块和谐工作
增加一条 “等待”响应信号 WAIT
以输入数据为例的半同步通信时序
T1 主模块发地址 T2 主模块发命令 Tw 当 WAIT 为低电平时，等待一个 T Tw 当 WAIT 为低电平时，等待一个 T T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令
系统与各模块、模块与模块之间的一个互连的标准界面 这个界面对它两端的模块都是透明的 按总线标准设计的接口可视为通用接口。
3.3
模块
系统
标 准 界 面
模块
系统
总 线 标 准
正式标准：国际标准化组织制定 工业标准：行业、大公司提出 标准规定了总线的机械结构、功能结构和电气规范。
ISA EISA VESA(LV-BUS) PCI AGP RS-232 USB
1 0
计数器