CYCLONE2 特殊引脚

合集下载

Cyclone II器件中文资料

一、外文资料译文：Cyclone II器件系列简介关键词：cyclone II器件；特点；简介；在非常成功的第一代Cyclone器件系列之后，Altera的Cyclone II FPGA系列扩大低成本的FPGA的密度，最多达68，416个逻辑单元（LE），提供622个可用的输入/输出引脚和1.1M比特的嵌入式寄存器。

Cyclone II器件的制造基于300毫米晶圆，采用台积电90nm、低K值电介质工艺，这种工艺技术是使用低绝缘体过程以确保了快速有效性和低成本。

通过使硅片面积最小化，Cyclone II器件可以在单芯片上支持复杂的数字系统，而在成本上则可以和ASIC竞争。

不像其他用电力功耗和性能来换取低成本的FPGA卖主，Altera 最新一代低价位的FPGA——cyclone II FPGA系列，和同类90nmFPGA器件相比，它提高了百分之六十的性能和降低了一半的功耗。

低成本和优化特征使Cyclone II FPGA系列为各种各样的汽车、消费、通讯、视频处理、测试与测量、和其他最终市场提供理想的解决方案。

在参考设计、系统图,和IP,使用cyclone II FPGA系列可以帮助你迅速实现最总市场方案开发。

低成本的嵌入式解决方案Cyclone II 器件支持Nio s II 嵌入式处理器，能够自己完成自定义的嵌入式处理器。

Cyclone II器件还能够扩展各种外部存储器和I/O口或者嵌入式处理器的性能。

单个或多个NiosII嵌入式系统中嵌入式处理器也可以设计成cyclone II设备以提供一些额外的同时处理的能力或者甚至取代已经在你的系统中存在的嵌入式处理器。

使用cyclone II和nios II 能够拥有成本低和高性能处理方案的共同特点，和普通的产品相比，这个特点能够延长你的产品的生命周期,提高产品进入市场的时间。

低成本DSP方案单独使用cycloneII FPGA 系列或者或者作为数字信号处理(DSP)协处理器以提高数字信号处理（DSP）应用的性价比。

FPGA cyclone II

一、功能描述：Cyclone II 器件包括一个二维的行和列式架构来实现定制逻辑。

不同速度的行和列互连提供逻辑阵列模块（LABs），嵌入式存储模块和嵌入式乘法器。

逻辑阵列由LABs组成，每个LAB中有16个逻辑单元。

逻辑单元是实现用户逻辑功能的最小逻辑单位。

逻辑阵列模块分为行和列跨设备。

Cyclone II器件密度范围从4608到68416。

Cyclone II器件提供一个全局时钟网络和四个锁相环（PLLs）。

全局时钟网络由16个全局时钟线组成，全局时钟线可以驱动整个器件。

全局时钟网络可以为器件内的所有资源提供时钟，像输入/输出单元，锁存单元，嵌入式乘法器和嵌入式存储模块。

全局时钟线也可作为高扇出信号。

Cyclone II PLLs 提供通用时钟，该通用时钟具有时钟合成，相移以及高速差分I/O支持的外部输出。

M4K寄存器模块是内存加校验位为4K位的双端口寄存器模块。

这些模块提供高达260MHz的专用双端口，简单单端口或者高达36位的单端口寄存器。

在某些LABs之间这些块排列成列贯穿整个器件。

Cyclone II器件提供119到1152Kbits的嵌入式寄存器。

性能达到250MHz的嵌入式乘法器模块可以通过两个9*9位或者一个18*18位的乘法器实现。

嵌入式乘法器按列排列在整个器件内。

遍布在Cyclone II器件周围的I/O管脚由IOE反馈，IOE位于LAB行和列的终端。

I/O管脚支持各种单端和差分I/O标准，比如66MHz和33MHz，64位和32位PCI标准，PCI-X，和LVDS I/O标准，LVDS I/O标准的最大输入数据率为805Mbps和最大输出数据率为640Mbps。

每个IOE包括一个双向I/O缓冲区和三个寄存输入，输出和输出使能信号的三个寄存器。

随同延迟链一起的双用途DQS，DQ和DM管脚为外部寄存器提供高达167MHz的表面支持，寄存器如DDR，DDR2和单数据率SDRAM，和QDRII SRAM器件。

Cyclone II系列FPGA简介

I/O标准 3.3V/2.5V/1.8V LVTTL 3.3V/2.5V/1.8V/1.5V LVCMOS 3.3V PCI 3.3V PCI-X
性能 167MHz 167MHz 66MHz 100MHz
典型应用通用通用
PC和嵌入式 PC和嵌入式
2.5V/1.8VSSTLClass I 2.5V/1.8VSSTLClass II 1.8V/1.5V HSTL Class I 1.8V/1.5V HSTL Class II
Cyclone II 系列的IOE结构
a
15
I/O单元模块
Cyclone II器件支持多种单端I/O标准，包括LVTTL 、LVCMOS、SSTL、 HSTL、PCI和PCI-X。单端I/O标准具有比差分I/O标准更强的电流驱动能力，在同如DDR 和DDR2 SDRAM 等高级存储器器件接口时非常重要。 Cyclone II器件也支持对特定I/O标准的可编程驱动强度控制，设置范围为2-24mA。下表为Cyclone II器件支持的单端I/O标准和各自的性能。
Cyclone II系列FPGA简介
组员：盛传广丁宁徐兴龙刘鑫皮少华柳媛瑾
a
1
Cyclone II系列FPGA简介
Cyclone II系列器件是Altera低成本Cyclone系列的第二代产品，Cyclone II FPGA的成本比第一代 Cyclone 器件低30%，逻辑容量大3倍多。Cyclone II器件采用TSMC经验证的90nm低K绝缘材料工艺技术，是业界成本最低的FPGA。Cyclone II通过使用新型的架构,缩小裸片尺寸，在保证成本优势的前提下提供了更高的集成度和性能。
167MHz
存储器

CYCLONE II系列FPGA的结构

CYCLONE II系列FPGA(90nm工艺)二、逻辑单元与逻辑阵列逻辑单元（LE）是在FPGA器件，内部，用于完成用户逻辑的最小单元。

一个逻辑阵列包含16个逻辑单元，每个逻辑单元主要由以下部件组成：一个四输入的查询表（LUT）、一个可编程的寄存器、一条进位链和一条寄存器级连链。

三、时钟资源CYCLONE II系列器件中有关时钟资源的部分主要包括全局时钟树和锁相环两部分。

全局时钟树负责把时钟分配到器件内部的各个单元，控制器件内部的所有资源；锁相环完成分频、倍频、移相等有关时钟的基本操作。

时钟资源一览：四、内部存储器内部存储器的最多用途是暂存数据，CYCLONE II系列器件内部存储器是以M4K在存储器块的形式存在的，每一个M4K存储器块的大小为4608bit（4096 bit + 512 bit奇偶校验位）。

M4K存储器块以列的形式存在于CYCLONE II系列器件中，不同型号器件包含的M4K 存储器块一览：CYCLONE II 系列器件中的M4K 可以被配置为以下模式：单口模式、简单双口模式、完全双口模式、移位寄存器模式、只读存储器（ROM ）模式和先入先出（fifo ）模式。

五、FPGA 芯片的配置由于CYCLONE II 系列的FPGA 是基于SRAM 工艺制造的，SRAM 属于易失性的存储媒质，因此FPGA 在每次上电时必须重新配置。

CYCLONE II 系列的FPGA 支持3种配置方式：主动串行（AS ）、被动串行（PS ）和JATG 模式。

CYCLONE II 器件的配置分为3个阶段：复位阶段、配置阶段和初始化阶段。

六、FPGA 内部资源的使用锁相环（PLL ）配置，锁相环一般用于同步输入时钟和输入数据，以及完成时钟综合，包括分频、倍频、移相等操作。

PLL 配置需求：CYCLONE II 系列器件中的M4K 配置为以下模式：单口RAM 模式、移位寄存器模式、只读存储器（ROM ）模式和先入先出（fifo ）模式。

Cyclone II系列FPGA简介

2
Cyclone II系列FPGA整体特性
Cyclone II器件容量有4608-68416个逻辑单元，还具有新的增强特性，包括多达1.1Mbit的嵌入存储器、多达150个嵌入18×18乘法器、锁相环、支持外部存储器接口及差分和单端I/O标准。
Cyclone IIห้องสมุดไป่ตู้列的主要特点：
高效率的芯片结构支持从4608LE到68416LE的集成度。包含内部嵌入式乘法器，支持DSP运算。先进的I/O，支持PCI,DDR,DDR2等多种接口。全局时钟管理及嵌入式锁相环。支持Altera IP Core 及Nios II 嵌入式处理器。
26
2
4
182 315
75
125
EP2C35
33216 105
483840
35 4 475 200
EP2C50
50528 129
594432
86 4 450 192
EP2C70
68416 250
115200
150 4 622 275
4
Cyclone II系列FPGA整体特性
• Cyclone II 系列FPGA 的内部结构示意图
Cyclone II 系列的IOE结构
15
I/O单元模块
Cyclone II器件支持多种单端I/O标准，包括LVTTL 、LVCMOS、SSTL、 HSTL、PCI和PCI-X。单端I/O标准具有比差分I/O标准更强的电流驱动能力，在同如DDR 和DDR2 SDRAM 等高级存储器器件接口时非常重要。 Cyclone II器件也支持对特定I/O标准的可编程驱动强度控制，设置范围为2-24mA。下表为Cyclone II器件支持的单端I/O标准和各自的性能。

Cyclone II如何实现的DDR SDRAM接口

Cyclone II 如何实现的DDR SDRAM 接口在不增加电路板复杂度的情况下要想增强系统性能，改善数据位宽是一个有效的手段。

通常来说，可以把系统频率扩大一倍或者把数据I/O 管脚增加一倍来实现双倍的数据位宽。

这两种方法都是我们不希望用到的，因为它们会增加整个设计系统的复杂度。

在总的数据I/O 管脚不变的情况下，使用双数据率（DDR）I/O 管脚来传输和接收数据也能够实现双倍数据位宽的要求。

DDR 器件使用时钟的两个沿来传输数据，在时钟频率和数据I/O 管脚不变的前提下，比单沿数据传输（SDR）器件快了一倍。

DDR 数据传输广泛应用于有快速数据传输需求的场合，如网络、通信、存储和图像处理等领域。

Cyclone II 器件支持如SDR SDRAM，DDR SDRAM，DDR2 SDRAM 以及QDRII RAM 等外部存储器接口。

下面将着重讨论Cyclone II 器件如何实现DDR SDRAM 接口控制的。

Cyclone II 器件有专用的与DDR SDRAM 接口的data（DQ），data strobe（DQS）,clock 管脚。

一般是8 个DQ 信号对应与1 个DQS 信号，DQS 信号和DQ 信号从DDR SDRAM 输出时是沿对齐的。

进入FPGA 后要想实现中心对齐，即DQS 的变化沿与DQ 的中心对齐，那么必须在FPGA 内部对DQS 做延时处理，如Figure 9-1 所示。

DDR 输入接口实现如Figure 9-11 所示。

这也是一个涉及到异步时钟域数据通信的问题，且看它是如何进行同步的。

resynch_clk 是FPGA 内部使用的时钟，DQS 相对与和DQ 同步的时钟。

这两个时钟其实是同频不同相，相位偏移肯定是要满足FPGA 的采样时钟和数据信号中心对齐，这涉及到DDR SDRAM 的输出时钟信号的相位调整。

输入信号DQS 经过反向延时后与DQ 信号中心对齐，然后分别使用方向延时后的DQS信号的下降沿和上升沿锁存DQ 信号前后输入的数据Q0 和Q1，同时在上升沿时会对前一级采样的Q0 信号再进行一次锁存，从而使Q0 和Q1 信号在被。

Cyclone_II_系列FPGA特殊引脚

Cyclone II系列FPGA特殊引脚1/1.I/O,ASDO在AS模式下是专用输出脚，在PS和JTAG模式下可以当I/O脚来用。

在AS模式下，这个脚是CII向串行配置芯片发送控制信号的脚。

也是用来从配置芯片中读配置数据的脚。

在AS模式下,ASDO有一个内部的上拉电阻，一直有效，配置完成后，该脚就变成三态输入脚。

ASDO脚直接接到配置芯片的ASDI脚（第5脚）。

2/2.I/O,nCSO在AS模式下是专用输出脚，在PS和JTAG模式下可以当I/O脚来用.在AS模式下，这个脚是CII用来给外面的串行配置芯片发送的使能脚。

在AS模式下,ASDO有一个内部的上拉电阻，一直有效。

这个脚是低电平有效的。

直接接到配置芯片的/CS脚（第1脚）。

3/3.I/O,CRC_ERROR当错误检测CRC电路被选用时，这个脚就被作为CRC_ERROR脚，如果不用默认就用来做I/O。

但要注意，这个脚是不支持漏极开路和反向的。

当它作为CRC_ERROR时，高电平输出则表示出现了CRC校验错误（在配置SRAM各个比特时出现了错误）。

CRC电路的支持可以在setting中加上。

这个脚一般与nCONFIG脚配合起来用。

即如果配置过程出错，重新配置.4/4.I/O,CLKUSR当在软件中打开Enable User-supplled start-up clock(CLKUSR)选项后，这个脚就只可以作为用户提供的初始化时钟输入脚。

在所有配置数据都已经被接收后，CONF_DONE脚会变成高电平，CII器件还需要299个时钟周期来初始化寄存器，I/O等等状态，FPGA有两种方式，一种是用内部的晶振（10MHz），另一种就是从CLKUSR接进来的时钟（最大不能超过100MHz）。

有这个功能，可以延缓FPGA开始工作的时间，可以在需要和其它器件进行同步的特殊应用中用到。

7/13.I/O,VREF用来给某些差分标准提供一个参考电平。

没有用到的话，可以当成I/O来用。

宝典AlteraCycloneIIFPGA的几种代码配置

Altera Cyclone II FPGA的几种代码配置1、根据FPGA在配置电路中的角色，配置数据可以使用3种方式载入到目标器件中：(1) FPGA主动方式：由FPGA来主动输出控制和同步信号给FPGA的串行配置芯片(EPCS系列)，配置芯片收到命令后，把配置数据发给FPGA，完成配置过程；在AS模式下，FPGA必须与AS串行配置芯片配合使用，它与FPGA的接口为四跟信号线，分别为:串行时钟输入(DCLK),AS控制信号输入 (ASDI)，片选信号(nCS),串行数据输出(DATA)。

(2) FPGA被动方式：被动模式下，由系统的其他设备发起并控制配置过程，这些设备可以是配置芯片(EPC系列)，或者单板的微处理器、CPLD等。

FPGA 在配置过程中完全处于被动地位，只是输出一些状态信号来配合配置过程；在PS模式下，需要配置时钟(DCLK)，配置数据(DATA0)，配置命令 (nCONFIG)，状态信号(nSTATUS)，配置完成指示(CONF_DONE)这四个信号来完成配置过程。

(3) JTAG模式：使用JTAG进行配置可以使用Altera的下载电缆，或者通过智能主机模拟JTAG的时序来进行配置；JTAG接口由四个必须的信号TDI、TDO、TMS 和TCK，以及一个可选的TRST构成。

2、若使用ByteBlasterII下载电缆，支持的配置方式有以下3种：AS方式：对AS配置芯片(ECPS系列)进行编程；PS方式：可以对FPGA进行配置；JTAG方式：可以对FPGA、CPLD以及Altera配置芯片(EPC系列)编程。

3、AS及PS模式下的注意事项PS模式:如果你用电缆线配置板上的FPGA芯片,而这个FPGA芯片已经有配置芯片在板上,那你就必须隔离缆线与配置芯片的信号一般平时调试时不会把配置芯片焊上的,这时候用缆线下载程序.只有在调试完成以后,才把程序烧在配置芯片中,然后将芯片焊上.或者配置芯片就是可以方便取下焊上的那种.这样出了问题还可以方便地调试.AS模式下: 用过一块板子用的AS下载，配置芯片一直是焊在板子上的，原来AS方式在用线缆对配置芯片进行下载的时候，会自动禁止对FPGA的配置，而PS 方式需要电路上隔离。

FPGA(ep2c8q208c8n)引脚中文详解

1.下载口。

JTAG下载接口，对应下载的文件是SOF文件，速度快，JTAG 将程序直接下载到FPGA中，但是掉电程序丢失，平时学习推荐使用JTAG方式，最后固化程序的时候再通过AS方式将程序下载到配置芯片中即可;AS下载接口，对应下载的是POF文件，速度相对较慢，需要重新上电并且拔掉下载线，才能工作，操作相对麻烦，不推荐学习的时候使用。

2.FPGA引脚作用：（1）VCCINT:这些都是内部逻辑阵列电源电压引脚。

VCCINT还可以给输入缓冲区供电，用于LVPECL，LVDS（常规I / O和CLK引脚），差分HSTL，差分SSTL I/ O标准。

Connect all VCCINT pins to 1.2 V. Decoupling depends on the design decoupling requirementsof the specific board.所有VCCINT引脚连接至1.2 V，去耦依赖于设计脱钩的要求的具体电路板。

（2）VCCIO[1…8]: 这些I / O电源电压引脚银行1至8。

每个组可以支持不同的电压水平。

VCCIO供电到输出缓冲区，所有的I / O标准。

VCCIO供电输入缓冲区用于LVTTL，LVCMOS，1.5-V，1.8 V，2.5 V，3.3 V PCI，和3.3-V PCI-X，差分SSTL。

差分HSTL。

和LVDS lrecular我/ OL I / O标准。

验证VCCIO电压等级连接是与QuartusII软件的引脚连接一致。

去耦取决于设计去耦的具体要求的具体电路板。

（3）VREFB[1..8]N[0..3]: 为每个I / O组的输入参考电压。

这些引脚被用来作电压参考引脚。

如果没有被用，就作为普通的I/O引脚。

(4)VCCA PLL[1..4]: 模拟电源锁相环[1 ..4].将这些引脚连接到1.2 V，即使不使用PLL。

更好的，使用一个孤立的线性电源钳工性能。

Cyclone II代芯片分析

Cyclone II代芯片分析班级：1211自动化学号：2012118064姓名：英雄有泪Cyclone系列芯片是Altera公司推出的新一代低成本、中等规模的FPGA，其价格仅为Altera现有主流器件的30%~50%。

它通过去掉DSP块，MegaRAM，降低LVDS接口速率等指标后，可适应大多数设计的要求，同时分担用户所面临的成本压力。

该芯片采用0.13μm，全铜SRAM工艺，1.5v内核，同时还拥有2910个逻辑单元到20060个逻辑单元以及59904位RAM到294912位RAM，这使得它可用于实现多种复杂的功能。

此外，该芯片还提供了用于时钟管理的锁相环和用于连接工业标准外部存储器的专用I/O接口；而且，多种IP 核及Altera发布的Nios嵌入式微处理器软核均能在其上实现。

最后，我们具体实现了一个基于Cyclone FPGA的电子时钟的设计。

可编程器件方面，我们选用的是240管脚PQFP封装的EP1C12器件；配置时则是采用主动串行配置方案下的EPCS1器件。

在此，论文主要讲解了板卡的组成、内部设计及仿真，其中内部实现包括：原理图、PCB图的绘制和VHDL程序的编写。

Cyclone系列芯片的结构分析Cyclone现场可编程逻辑阵列芯片系列是一款低价格中等密度的FPGA，采用0.13μm的全铜SRAM工艺，容量从2910个逻辑单元到20060个逻辑单元(LEs：Logic Elements)，1.5v内核。

Cyclone的性价比较高，它提供用于时钟控制的锁相环（PLLs：Phase-Locked Loops），同时它还有一个专用的双倍数据传输率（DDR）接口用于满足DDR SDARM和FCRAM（fast cycle RAM）存储器的需要，Cylone器件支持多种I/O标准接口，包括数据传输率可达311Mbps的LVDS(Low Voltage Differential Signaling，低电压差分信号)和66 MHz/32 bits的PCI接口，同时还支持ASSP（Application-specific Standard Products）和ASIC （Application-specific Integrated Circuit）器件。

Cyclone2的PLL失锁的问题(摘自网络论坛)

FPGATech 版 (精华区)发信人: zhaoguangjie (赵广杰), 信区: FPGATech标题: [合集] Cyclone2的PLL问题发信站: 水木社区 (Fri Mar 21 16:12:29 2008), 站内☆─────────────────────────────────────☆ ishock (shock) 于 (Tue Oct 16 11:13:11 2007) 提到:有人遇到过Cyclone2的PLL问题了吗？表现在和PLL相邻的bank如果数据输出脚太多，且数据率比较大，则PLL会不锁定。

比如用SDRAM时，会有大量的地址数据线，不写数据的时候PLL锁定，一写数据时PLL的LOCK指示就经常拉低。

通过限制输出端口电流有时候能解决问题，就是不知道有没有更彻底的解决方法？☆─────────────────────────────────────☆ oBigeyes (以不变应万变) 于 (Tue Oct 16 11:53:33 2007) 提到:应该是设计问题，有些地方没有遵守规定【在 ishock (shock) 的大作中提到: 】: 有人遇到过Cyclone2的PLL问题了吗？表现在和PLL相邻的bank如果数据输出脚太多，且数据率比较大，则PLL会不锁定。

比如用SDRAM时，会有大量的地址数据线，不写数据的时候PLL锁定，一写数据时PLL的LOCK指示就经常拉低。

通过限制输出端口电流有时候能解决问题，就是不知道有☆─────────────────────────────────────☆ ishock (shock) 于 (Tue Oct 16 15:27:35 2007) 提到:你指的是哪方面的规定？我在另一个论坛看到不止一个人遇到这种问题，现在自己也遇到了【在 oBigeyes (以不变应万变) 的大作中提到: 】: 应该是设计问题，有些地方没有遵守规定☆─────────────────────────────────────☆ oBigeyes (以不变应万变) 于 (Tue Oct 16 15:28:44 2007) 提到:电源，布线？【在 ishock (shock) 的大作中提到: 】: 你指的是哪方面的规定？: 我在另一个论坛看到不止一个人遇到这种问题，现在自己也遇到了☆─────────────────────────────────────☆ ishock (shock) 于 (Tue Oct 16 15:34:45 2007) 提到:3.3V和1.2V供电肯定都是充足的，电源部分的布线也是好的，不知道你还只哪方面的布线？现在分析有两种可能，前一种是Cyclone2的PLL会因输出端口电流过大而失锁，还有一种可能是因为数据线的EMI干扰而失锁。

CycloneII器件672管脚的分布图适合学习DDR2

PT-EP2C35-1.9.xls Copyright © 2008 Altera Corp.
Disclaimer
Page 1 of 25
Pin Information for the Cyclone ® II EP2C35 Device Version 1.9 Note (1), (2)
Bank Number B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 VREFB Group VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N0 VREFB2N1 VREFB2N1 VREFB2N1 Pin Name / Function GND_PLL3 VCCD_PLL3 GND_PLL3 GND IO IO IO IO IO IO VCCIO2 IO IO IO IO IO IO IO GND IO IO IO IO IO VCCIO2 IO IO IO IO IO IO IO GND IO IO IO IO IO VCCIO2 IO IO IO IO IO Optional Function(s) Configuration F484/ Function U484 F5 E5 F6 ASDO nCSO CRC_ERROR CLKUSR C4 C3 D3 D4 D5 D6 E3 E4 C1 C2 F672 E4 H7 G7 E3 D3 B2 B3 E5 F6 C2 C3 G5 G6 F3 F4 D2 D1 F7 J5 J8 J7 H6 E2 E1 K6 K5 G4 G3 F3 D1 D2 G3 H4 H5 H6 E1 E2 F1 J6 K8 K7 F2 F1 G1 G2 H3 H4 J3 DQ2L6 DQ2L7 DM2L DQ0L0 CDPCLK0/DQS2L DQ0L1 DQ0L2 DQ0L3 DQ0L4 DQ1L6 DQ1L7 DQ1L8 DM1L0/BWS#1L0 DQ1L9 CDPCLK0/DQS2L DQ1L10 DQ1L11 DQ1L12 DQ1L13 DQ2L0 DQ2L1 DQ2L2 DQ2L3 DQ2L4 CDPCLK0/DQS2L DQ2L5 DQ2L6 DQ2L7 DQ1L0 DQ1L1 DQ1L2 DQ1L3 DQ1L4 CDPCLK0/DQS2L DQ1L5 DQ1L6 DQ1L7 DQ2L0 DQ2L1 DQ2L2 DQ2L3 DQ1L0 DQ1L1 DQ1L2 DQ1L3 DQS for x8/x9 in F484/ U484 DQS for x16/x18 in DQS for x8/x9 in F484/ U484 F672 DQS for x16/x18 in F672

CYCLONE II 基础FPGA核心板使用说明

CYCLONE II 基础核心板使用说明书Cyclone II EP2C8 Start Board UserManual艾曼电子出品: 淘宝销售: 技术支持：EMAIL: owein@Version Author Data Desciption V1.0 Hh 2010.5 First draft/bbs版本修订记录1. 模块介绍1.1 模块主要功能数字系统和 SOPC 设计在广大学生和公司和研究所项目开发中已经形成了一定的学习氛围和规模，但市场上的开发板和学习板良莠不齐，为此艾曼电子设计了各种不同层次需求的FPGA电路板模块。

本模块为CYCLONEII EP2C8Q基础核心板，中文名为“Cyclone II EP2C8 基础核心板” ；英文名为“Cyclone II EP2C8Start Board”。

本模块的功能主要包括以 FPGA EP2C8Q208为主芯片及其外围电路构成的核心电路部分，电源电路部分， LED测试电路部分，IO、控制线和总线引出接口，以及由 SDRAM、SRAM 和 FLASH 构成的存储电路部分。

1.2 模块适用范围本模块适用于高校学生、FPGA项目开发研究者、电子竞赛学生、FPGA电子开发爱好者用于数据采集，高性能数字信号处理（数字滤波、FFT计算、图像处理、模式识别、数据压缩等），主要为学习HDL语言和Nios II软核处理器设计（偏重于 Nios II）。

同时也作为公司、高校或科研机构为了加快产品和项目开发进程，作为产品的原型板使用。

2. 包装清单2.1 模块包装清单本电路模块主要包括：① EP2C8 基础核心电路板 1块；② 4根安装铜柱和配套螺钉；③ 5V 1A电路板配套的开关电源1个；④ 两张DVD光盘（一张资料光盘，一张软件光盘）；可选配件：（具体价格请访问淘宝销售）① Altera ByteBlaster II 并口下载电缆② USB Blaster下载电缆；③ 5V/1A 稳压电源；④ 50 针排线，或杜邦线若干。

Cyclone II系列FPGA器件问答剖析

Cyclone II系列FPGA器件问答1.问：Cyclone II系列器件是什么？答：Cyclone II系列器件是Altera低成本Cyclone系列的第二代产品，Cyclone II FPGA 的成本比第一代Cyclone 器件低30%，逻辑容量大3倍多。

Cyclone II器件采用TSMC 经验证的90nm 低K 绝缘材料工艺技术，是业界成本最低的FPGA。

Cyclone II 器件容量有4608~68416个逻辑单元，还具有新的增强特性，包括多达1.1Mbit的嵌入存储器、多达150个嵌入18×18乘法器、锁相环、支持外部存储器接口及差分和单端I/O标准。

2.问：Cyclone II器件系列采用什么样的工艺技术？答：Cyclone II器件系列是采用TSMC的1.2V、90nm、低K 绝缘材料工艺。

3.问：Cyclone II器件系列满足了哪些市场的需求？答：Cyclone II器件系列是多种不同市场上大批量应用最优的低成本方案，包括消费电子、电信和无线、计算机外设、工业和汽车。

Cyclone II器件包含了许多新的增强特性，如嵌入存储器、嵌入乘法器、PLL和低成本的封装，这些都为诸如视频显示、数字电视、机顶盒、DVD 播放器、DSL调制解调器、家用网关和中低端路由器等批量应用进行了优化。

4.问：为什么Cyclone II 器件是ASIC 理想的替代方案？答：Cyclone II系列提供了一种灵活的无风险的，且没有前期一次性工程费用或最小定货量的开发方式。

Cyclone II器件除了具有其它任何FPGA 无可匹敌的成本结构之外，还具有先进的特性，如用于高性能数字信号处理应用的嵌入式18×18乘法器和支持如DDR2（高达334Mbps）和QDRII（高达688Mbps）的存储器接口。

5.问：Cyclone II器件有哪些产品，提供哪些封装？答：Cyclone II系列包括6种器件，容量从4608~68416个逻辑单元。

Cyclone_II系列FPGA配置

杨宁1041121665Cyclone II系列FPGA配置杨宁 1041121665摘要：由于Cyclone II系列器件是用易失性的SRAM结构单元来存储配置数据的，所以在每次系统上电时都要进行重配置。

用户可以使用DCLK频率高达40MHz的AS（主动串行）模式、PS（被动串行）模式或是JTAG对FPGA器件进行配置操作。

另外，为了减小存储需求和配置时间，Cyclone II系列器件能够使用压缩数据进行配置。

本文的目的是让用户了解Cyclone II器件的配置特点，让用户掌握如何使用Cyclone II器件所支持的配置方式对此系列FPGA进行配置。

同时，也会介绍配置管脚的使用及配置文件的格式等相关信息。

关键词：Cyclone II； FPGA；配置第一节、Cyclone II器件配置概述：用户可以使用AS、PS 和JTAG 模式配置Cyclone II 系列FPGA。

选择何种配置方式取决于MSEL管脚的电平状态，请参照表1-1。

表1-1 Cyclone II 配置模式第二节、配置文件格式表2-1 列出了几个Cyclone II 系列器件的没有压缩过的配置文件的大小（近似值）。

如果要计算多器件配置时的配置数据的存储空间，可以将相应的值相加。

用表2-1 的值只是为了在设计之前大致的估计配置文件的大小。

不同的配置文件格式的大小并不一样，但即使是不同款的设计软件，只要目标器件一定的情况下，那么它编译的无压缩配置文件大小是固定的；而压缩过的文件大小在每次编译时都有所改变，这是由设计时的压缩比例来决定。

第三节、配置数据压缩Cyclone II 器件支持配置数据的压缩，这能节省配置数据存储的空间以及配置时间。

这个特性使得设计者能够将压缩过的配置数据存储在配置芯片或者其他的存储器（Flash）中，并且传送的也是压缩过的数据流文件。

在配置期间，Cyclone II 器件实时解压这些数据流并且将其配置到SRAM 单元中。

Cyclone II系列FPGA简介

Cyclone II 系列FPGA 的乘法器资源
嵌入式乘法器模块
嵌入式乘法器由两个输入寄存器、一个乘法单元、一个输出寄存器以及相关的控制信号组成，其内部结构如下图所示。嵌入式乘法器按列排列，根据器件不同可以是1 列到3 列。
嵌入式乘法器模块
乘法器的两个操作数可以是符号数，也可以是无符号数。如果两个操作数都是无符号数，相乘的结果是无符号数，只要其中有一个是符号数，则相乘的结果是符号数。控制信号signa和signb 分别表示数据A 和数据B 是符号数还是无符号数，为1 表示为该操作数是符号数，signa和 signb 可以在运行时动态改变。乘法器有两种工作模式：9×9 模式和18×18 模式。在18×18 模式下，，乘法器只能配置成1 个18×18 乘法器，两个输入操作数最多可以是18 位，可以是符号数，也可以是无符号数，输入输出都可以寄存。在 18 9×9 模式下，一个嵌入式乘法器块可以配置成2 个9×9 乘法器工作。这种模式下每个乘法器的两个输入操作数最多可以是9 位，可以是符号数，也可以是无符号数，输入输出都可以寄存。每个乘法器只有一个signa 和一个signb，当一个乘法器当作两个9×9 乘法器使用时，输入A 的两个输入符号必须相同，输入数据B 的两个输入也具有相同的符号表示。如果不是用signa和signb，Quartus II 软件默认乘法器实现无符号乘法。
总结
逻辑单元是Cyclone II系列中可以实现用户逻辑定制的最小单元。每16个LE组成一个逻辑阵列块(LAB)。LAB以行列形式在FPGA器件中排列， Cyclone II系列FPGA的LE数量从4608到68416范围之间变化 Cyclone II 系列FPGA 有片内PLL，并有最多可达16个全局时钟线的全局时钟网络为逻辑阵列快、嵌入式存储器块、嵌入式乘法器和输入输出单元提供时钟。Cyclone II FPGA的全局时钟线也可以作为高速输出信号使用。Cyclone II的PLL可以实现FPGA 片内的时钟合成、移相，也可以实现高速差分信号的输出。 M4K 嵌入式存储器块由带校验的4K 位(4096 位)真双口RAM组成，可配制成真双口模式、简单双口模式或单口模式的存储器，位宽最高可达36 位，存取速度最高260MHz，M4K嵌入式存储器分布于逻辑阵列块之间。Cyclone II系列FPGA的M4K 嵌入式存储器的容量从119K位至1152K 位不等。每个嵌入式乘法器可以配制成两个9×9或一个18×18的乘法器，处理速度最高达250MHz， Cyclone II 的嵌入式乘法器在FPGA上按列排列。输入输出单元IOE 配列在逻辑阵列块的行和列的末端。可以提供各种类型的单端或差分逻辑输入输出。

CYCLONE_II系列FPGA内部资源M4K的配置

CYCLONE II系列器件中的M4K配置CYCLONE II系列器件中的M4K配置为以下模式：单口RAM模式、移位寄存器模式、只读存储器（ROM）模式和先入先出（fifo）模式。

方法如下：一、单口RAM模式单口RAM模式是最简单的工作模式，在单口RAM模式下，存储器不能同时进行读写操作，一个M4K存储块在单口模式下可以被配置为以下规格：4K×1、2K×2、1K×4、512×8、512×9、256×16、256×18、128×32、128×36。

单口RAM配置接口定义与描述如下表：配置步骤假设已在Quartus II9.0建好一工程m4k_ram，选择Tools—>megawizard —>next，出现下图，在which device family will you be using?选项中选择所有器件的家族系列；在which type of output file do you want to create?选择输出文件的描述语言；在what name do you want for the output file?填上输出文件的文件名；在左边memory compiler下选择RAM:1-PORT，点击NEXT，弹出megawizard plug-in manager-RAM进行单口RAM的详细配置。

图1图2二、只读存储器（ROM）模式利用CYCLONE II系列器件中的M4K生成单口ROM，配置步骤如下：步骤1 先生成一个.mif原始数据文件，用于配置ROM时引用，初始化ROM。

假设已建好一个工程，在Quartus II选择File—>new—>memory initialization file，如图3所示，单击OK，在弹出的对话框里words填上数据个数，size填上数据的位宽，单击OK，弹出如图4所示，将数据依次填充到文件中，保存并命名为XX．Mif。

cycloneii课程设计

cyclone ii课程设计一、教学目标本课程的教学目标是让学生掌握Cyclone II的课程内容。

具体来说，知识目标包括了解Cyclone II的基本概念、特点和应用；技能目标包括能够使用Cyclone II进行简单的电路设计和仿真；情感态度价值观目标包括培养学生对电子工程的兴趣和热情，提高他们的问题解决能力和创新意识。

二、教学内容根据课程目标，本课程的教学内容主要包括Cyclone II的基本概念、特点和应用。

具体的教学大纲如下：1.第一章：Cyclone II简介，包括其历史、发展和应用领域。

2.第二章：Cyclone II的基本原理，包括其工作原理、工作电压和封装。

3.第三章：Cyclone II的引脚分配和内部结构，包括各个引脚的功能和内部模块的组成。

4.第四章：Cyclone II的编程和配置，包括编程语言、配置方式和编程实例。

5.第五章：Cyclone II的应用实例，包括数字信号处理、逻辑控制和通信系统等。

三、教学方法为了激发学生的学习兴趣和主动性，本课程将采用多种教学方法。

主要包括：1.讲授法：通过讲解Cyclone II的基本概念、原理和应用，使学生了解和掌握相关知识。

2.案例分析法：通过分析实际应用案例，使学生更好地理解Cyclone II的使用方法和技巧。

3.实验法：通过动手实验，使学生亲自体验Cyclone II的设计和仿真过程，提高他们的实践能力。

四、教学资源为了支持教学内容和教学方法的实施，我们将选择和准备以下教学资源：1.教材：选用《Cyclone II教程》作为主教材，为学生提供全面、系统的学习材料。

2.参考书：推荐《Cyclone II编程与应用》等参考书籍，为学生提供更多的学习资源。

3.多媒体资料：制作PPT、视频等多媒体资料，为学生提供直观、生动的学习材料。

4.实验设备：准备Cyclone II开发板和仿真器等实验设备，为学生提供实践操作的机会。

五、教学评估本课程的评估方式将包括平时表现、作业和考试等。