译码器设计组合逻辑电路案例分析

译码器设计组合逻辑电路案例分析

【信息单】

一、编码器

在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。编码器是一个多输入多输出的组合逻辑电路。

按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。

1．普通编码器

普通编码器分二进制编码器和非二进制编码器。若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。普通编码器任何时刻只能对其中一个输入信息进行

编码,即输入的N 个信号是互相排斥的。若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。

2．优先编码器

优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。

3．集成编码器

10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。

4．编码器举例

(1)键控8421BCD 码编码器

10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。

真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A

76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D

表7.1键控8421BCD 码编码器真值表

(2)二进制编码器

用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。3位二进制编码器有 8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表7.2，输入为高电平有效。

表7.2 编码器真值表

由真值表写出各输出的逻辑表达式为

753107

63217

6542I I I I A I I I I A I I I I A ===

用门电路实现逻辑电路，如图7.2所示。

A 2

A 1

A 0

I 6I 7I 5I 4I 3I 2I 1I 0

图7.2位二进制编码器

3) 集成编码器 74LS148

74LS148是一种常用的8线-3线优先编码器。其外形和引脚如图7.3所示。

图7.3集成编码器74LS148

其逻辑功能见表7.3，其中70I ~I 为编码输入端，低电平有效。20A ~A 为编码输出端，也为低电平有效，即反码输出。其他功能如下。

(1)E I 为使能输入端，低电平有效。

(2)优先顺序为70I I ，即7I 的优先级最高，然后是6I 、5I 、…、0I 。 (3) GS 为编码器的工作标志，低电平有效。 (4) EO 为使能输出端，高电平有效。

表7.3 74LS148优先编码器真值表

二、译码器

译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。实现译码功能的数字电路称为译码器。

集成译码器分为二进制译码器、二—十进制译码器和显示译码器3种。集成二进制译码器由于其输入、输出端的数目满足2N =M ，属完全译码器，故分为双2-4线译码器、3-8线译码器、4-16线译码器等。非二进制译码器种类很多，其中二—十进制译码器应用较广泛。二—十进制译码器又称 4-10线译码器，属不完全译码器。二—十进制译码器常用的型号有TTL 系列的 54/7442、54/74LS42和CMOS 系列中的54/74HC42、54/74HCT42等。

1.74LS138译码器简介

下图为3线-8线译码器74LS138集成芯片的内部电路及引脚排列图。其中 A 2 、A 1 、

A 0 为地址输入端，0Y ～7Y 为译码输出端，S 1、2S 、3S 为使能端。

图7.4内部电路及引脚排列74LS138

下表7.4为74LS138输入输出功能表。

表7.4 74LS138输入输出功能表

当S 1＝0，2S ＋3S ＝X 时，或S 1＝X ，2S ＋3S ＝1时，译码器被禁止，7~Y Y O 所有输

出同时为高电平1。

当S 1＝1，2S ＋3S ＝0时，器件使能有效，地址码所指定的输出端有信号（低电平有效）输出，其它所有输出端均无信号（全为1）输出。74LS138的输出函数表达式为：

0012m A A A Y O ==,

10121m A A A Y ==, 20122m A A A Y ==

30123m A A A Y ==, 40124m A A A Y ==, 50125m A A A Y ==

60126m A A A Y ==,

70127m A A A Y ==

2.利用译码器实现组合逻辑电路设计

下图7.5为一译码器输出电路。根据组合逻辑电路分析方法，该电路的输出函数为：

7210

01201201201272107210m m m m A A A A A A A A A A A A m m m m Y Y Y Y Z ''''==== 其中，m 是关于A 0、A 1、A 2的最小项表示形式，m '是关于C 、B 、A 的最小项表示形式。

图7.5 译码器电路

利用译码器实现组合逻辑电路的解题步骤：

(1) 选择合适译码器。被表示函数有n 个变量，选择n 个地址信号的译码器。 (2) 将函数表达式转换成标准与或表达式； (3) 将标准与或表达式转换成与非-与非表示；

(4) 令被表示的函数表达式的变量与译码器地址端A2、A1、A0一一对应（高位对高

位）。

(5) 把译码器相关输出位通过与非门电路进行连接输出。 例：用译码器和门电路实现AC AB Y +=

的组合逻辑电路。

(1) 根据逻辑函数选择3-8线译码器，例如74LS138。 (2) 写出函数标准与或表达式。

765756

m m m m m m ABC C B A C AB AC AB Y '''='+'+'=++=+= (3) 将函数Y 与74LS138的输出表达式进行比较。设A=A2，B=A1，C=A0，可得：

765765

Y Y Y m m m Y ='''= (4) 画逻辑电路，如图7.6所示。