片内逻辑分析仪工具——ChipScopePro

第11章片内逻辑分析仪工具——ChipScope Pro11.1 ChipScope Pro工具介绍在FPGA调试阶段，传统的信号分析手段要求在设计时保留一定数量的FPGA管脚作为测试管脚，这种方法灵活性差，对PCB布线也有一定的影响。

当今先进的FPGA器件所具有的规模、速度和板级要求使得利用传统逻辑分析方法来调试采用FPGA器件进行的设计几乎是不可能的。

Xilinx公司推出的片内逻辑分析仪ChipScope Pro能够通过JTAG口，实时地读出FPGA的所有内部信号，而只需要片内的少量BlockRAM和逻辑资源，使得逻辑分析灵活方便。

ChipScope Pro是与ISE配套使用的，其版本经过了ChipScope 4.1i，ChipScope 4.2i，ChipScope Pro 5.1i，ChipScope Pro 5.2i和ChipScope Pro 6.1i的升级过程，ChipScope Pro 6.1i是与ISE 6.1配套使用的最新版本。

ChipScope Pro软件由3个工具组成：(1) ChipScope Pro内核生成器：为综合控制器（ICON）内核、CoreConnect™ OPB的总线分析内核（IBA/OPB）、逻辑分析（ILA）内核及安捷伦跟踪内核（ILA/ATC）提供网表和实例化的模板；(2) ChipScope Pro内核插入器：自动地为用户已经综合完的设计中插入ICON、ILA和ILA/ATC的内核；(3) ChipScope Pro分析仪：提供器件的配置、触发的设定和ILA、IBA/OPB及ILA/ATC核的踪迹显示功能。

各种内核实现了信号的触发和捕获，而ICON内核专门用于与边界扫描（Boundary Scan）管脚的通信。

使用ChipScope Pro工具的设计可以容易地同任何标准的FPGA设计流程结合起来，其中要用到标准的HDL综合工具和Xilinx ISE的实现工具，设计流程如图11.1所示。

ChipScope Pro图11.1 使用ChipScope Pro的设计流程用户可以使用ChipScope Pro 内核生成器生成的例示代码插入HDL源程序中，从而将ICON、ILA等内核插入到设计中（图11.1左）；当然，也可以使用ChipScope Pro内核插入器将ICON、ILA等内核直接插入到已经综合完成的设计网表中（图11.1右）。

然后，利用Xilinx ISE 5.1i的综合工具进行综合布线，生成配置文件。

下一步，用户就可以通过ChipScope Pro分析仪软件将配置数据流下载到待测的器件中，进行分析测试。

11.2 ChipScope Pro Core Generator的使用11.2.1 ChipScope Pro Core Generator概述ChipScope Pro Core Generator可以用来生成如下内核：集成的控制内核（ICON）集成的逻辑分析仪内核（ILA）附带安捷伦跟踪内核的集成逻辑分析仪（ILA/ATC）用于片上外围总线内核分析的总线分析仪作为一个整体，我们称之为ChipScope Pro内核。

一旦生成了ChipScope Pro内核，就可以利用实例化的模板将它们作为元件插入到VHDL或Verilog设计中。

当完成例化元件的连接并综合后，就可以用Xilinx ISE软件将设计实现。

11.2.2 ICON内核的生成Core Generator允许用户在VHDL和Verilog设计中定义和生成一个所需要的ICON内核，来控制一个或多个ILA、ILA/ATC和IBA/OPB捕获内核。

当然可以根据需要定制控制端口的数量，以及用于JTAG连接的边界扫描元件。

当Core Generator确认了用户定义的参数都有效后，就会生成一个EDIF 网表文件（*.edn），一个网表约束文件（*.ncf）和用于合成的VHDL和Verilog例子代码。

这样，在常规的FPGA设计流程中就可以调用生成的ICON元件（Component），将其加入自己的设计。

打开Core Generator的第一个窗口如图11.2所示，可供选择要产生的内核。

选择ICON（Integrated Controller）并点击【Next】进入下一步。

图11.2 Core Generator内核类型选择窗口ICON内核的常规参数设置第二个窗口用来对ICON内核进行常规的参数设置，如图11.3所示。

图11.3 ICON内核常规参数设置窗口选择文件存放路径在【Output Netlist】一项选择生成ICON的EDIF文件（icon.edn）存放的路径。

默认的路径为Core Generator的安装路径，可以更改为FPGA设计路径。

选择目标器件类别根据设计所用的FPGA器件在【Device Fiamily】下进行相应选择，按此类别生成的ICON内核只能用于该系列的器件。

选择控制端口的数量一个ICON内核可以同时与多达15个ILA、ILA/ATC或IBA/OPB捕捉内核单元进行通信。

然而，一个单独的捕捉内核单元与其它任何单元都无法共享控制端口。

因此，ICON内核同样需要多达15个不同的控制端口来处理这种需求。

可以在【Number of Control Ports】的下拉列表中选择控制端口的数量。

禁止边界扫描组件在Virtex-II系列器件中，边界扫描的基本组件（BSCAN_VIRTEX2或BSCAN_VIRTEX）用来完成与JTAG边界扫描逻辑的通信。

边界扫描组件扩展了FPGA器件JTAG测试存取口（TAP）的接口，因此可以在FPGA内部建立最多两个扫描链。

ChipScope Pro Analyzer通过边界扫描组件提供的两个内部扫描链（USER1或USER2）中的一个实现与ChipScope Pro内核的通信。

由于ChipScope Pro内核并不需要使用边界扫描组件的全部两个内部扫描链，因此在用户的设计中可能将边界扫描组件与其他的组件共享，主要有以下两种共享方式：将边界扫描组件例化到ICON内核内部，并将未使用的边界扫描链信号作为ICON内核接口的端口信号。

将边界扫描组件例化到设计中的其他任何部分，并把USER1或USER2之一的扫描链信号对应到ICON内核接口的相应端口信号。

默认情况下边界扫描组件被例化到ICON内，可以选中【Disable Boundary Scan Component Instance】前的复选框来禁止边界扫描组件的例化。

选择边界扫描链ChipScope Pro Analyzer可以使用USER1或USER2边界扫描链之一与ChipScope Pro内核进行通信。

如果在上一选项中未禁止边界扫描链，就可以在【Boundary Scan Chain】选择其中之一。

禁止插入JTAG Clock BUFG如果未禁止边界扫描链，就允许在JTAG时钟信号上不插入BUFG元件。

如果在JTAG时钟信号上不插入BUFG元件，设计工具在实现时就可以用普通的资源为JTAG时钟布线，否则就会用到全局时钟资源。

缺省情况下JTAG时钟采用一个全局时钟资源（BUFG）布线。

使能未用到的边界扫描端口边界扫描本身有两副端口：USER1和USER2。

这两个端口提供了Virtex-II系列器件的边界扫描TAP 控制器的接口。

由于ICON内核只用其中的一个端口进行通信，另外一个未用到的就可以被设计中的其他单元使用。

如果选择【Enable Unused Boundary Scan Ports】，就提供了对未用到的USER1或USER2的访问。

设置例化模板参数选择了ICON内核的参数之后，就可以建立一个HDL例化模板。

点击【Next】就可以看到生成例化代码的选项（如图11.4所示），选择使用的综合工具和语言。

图11.4 示例代码生成参数的选择支持的综合工具有以下几种：Exemplar LeonardoSpectrumSynopsys FPGA CompilerSynopsys FPGA Compiler IISynopsys FPGA ExpressSynplicity SynplifyXST(Xilinx Synthesis Technology)前面设置的设计属性和参数就会根据不同的综合工具嵌入到HDL例化模板中。

选中【Generate Example File】前的复选框，就会生成ICON内核的示例文件。

生成ICON内核设置了前面各项参数之后，点击【Generate Core】就生成了EDIF网表、NCF约束文件和可用的例子代码。

这时会弹出一个消息窗口如图11.5所示，显示各步的信息。

用户可以返回重新设置参数，或者点击【Start Over】来产生新的内核，若要退出则直接单击窗口右上角的“关闭”按钮。

图11.5 完成ICON内核的生成使用ICON内核把生成的ICON核的HDL例子用到设计中，在将ICON内核的端口信号连接到其他信号上时应遵守以下原则：ICON的一组控制信号只能连接到一个ILA，ILA/ATC或IBA/OPB内核的控制端口不要将未用到的ICON核的控制端口悬空，否则设计工具实现时会报错。

因此，生成的ICON 内核的控制端口数应与ILA等内核的控制端口数一致11.2.3 ILA内核的生成使用ChipScope Pro Core Generator可以生成用户需要的ILA捕捉内核，以加入到HDL设计中。

可以定制触发端口的数量、宽度及其性能，也可以定制ILA核所存储的采样数据的最大数量，以及采样数据的宽度（可以大于触发端口的宽度，但必需包括触发信号）。

与生成ICON时一样，在图11.2中的单选框中选择ILA（Integrated Logic Analyzer），然后点击【Next】进入下一步。

常规参数设置与生成ICON的图11.3类似，包括存储路径，器件类别等。

ILA内核的触发参数设置设置完ILA核的常规参数后，进入触发参数设置窗口如图11.6所示。

图11.6 ILA内核的触发参数设置选择触发端口的数量每个ILA内核可以设置最多四个触发端口。

选择了触发端口的数量后，每个触发端口的参数选项就会列出来，TRIG0~3表示相应的触发端口。

触发端口的参数包括触发宽度、连接到触发端口的匹配单元（Match Unit）的数目，以及这些匹配单元的类型。

设置触发端口的宽度每个触发端口是由一组信号构成的总线。

组成一个触发端口的位数称为触发宽度。

每个触发端口的宽度可以在【Trigger Width】域分别设置，宽度范围为1到256。

设置触发匹配单元的数目匹配单元是连接到触发端口的一个比较器，用来检测这个触发端口的事件。

一个或多个匹配单元的结果组合在一起构成一个触发事件，用以控制数据的捕捉。