第四章 8088的总线操作和时序培训讲学
微机原理8088的总线与时序
微机原理8088的总线与时序8088是Intel公司于1979年推出的一款16位微处理器。
它主要用于个人计算机IBM PC和互补金属氧化物半导体技术（CMOS）中。
8088的总线结构包括内部总线和外部总线。
内部总线通过内部连接的数据通路在不同的功能部件之间传输数据和控制信号。
外部总线则用于连接8088与外部设备，如内存、输入输出（I/O）设备等。
8088的总线宽度为16位，分为数据总线、地址总线和控制信号总线。
数据总线用于传输数据，宽度为16位，可以同时传输一个字节（8位）或一个字（16位）。
地址总线用于寻址，其宽度为20位，可以寻址1MB空间。
控制信号总线至少包括读（RD）、写（WR）、片选（CS）、内存读（MREQ）、I/O读（IOR）和时钟这些基本信号。
8088的时序包括外设周期、读周期、写周期和I/O周期。
外设周期用于与外部设备进行通信，包括读写外设内容和控制外设。
读周期用于从内存或外设读取数据到寄存器或内部缓冲器中。
写周期用于将内部寄存器或内部缓冲器中的数据写入到内存或外设中。
I/O周期用于从外部设备读取或写入数据。
在时序方面，8088采用了同步时序设计。
时钟信号周期（CLK周期）用于同步各个部件的工作。
时钟信号由外部提供，频率为4.77MHz，即每个时钟周期为210ns。
在一个时钟周期内可以完成一个机器周期的工作。
8088的机器周期分为5个时钟周期，即一个机器周期需要5个时钟周期完成。
根据不同的操作，一个机器周期又可以分为多个时钟周期。
不同的操作需要不同的时钟周期数来完成，包括指令周期、内存周期、I/O周期等。
具体的时序可以通过查阅8088的数据手册得到。
总的来说，8088的总线结构和时序是保证处理器与外部设备通信的关键。
通过总线结构的设计和时序的安排，8088能够快速、准确地与外部设备交互，实现数据、控制信号和地址的传输和处理。
同时，时序的设计也要考虑到时钟频率、数据传输速度等因素，以确保系统的稳定性和可靠性。
微型计算机原理及应用(第四章4)
8086的主要操作功能：
1. 系统的复位和启动操作
2. 总线操作 3. 中断操作 4. 最小工作模式下的总线请求 5. 最大工作模式下的读/写操作
4.4 8086/8088的主要操作功能
时序：为实现某个操作，在时钟信号的统一控制下，芯片上的 引脚信号按一定的时间顺序发出有效信号，这个时间顺序就是 时序。 例： 存储器写操作时序，I/O端口读操作时序 时序图：描述某一操作过程中，芯片/总线上有关引脚信号随 时间发生变化的关系图。
4.4.2 总线操作
（5） T4状态：
10. RD 变 为 高 电 平 ，
CPU 从 数 据 总 线 上 读
数据。 11. DEN在T4状态的中 间变为高电平，数据收 发器与总线断开。 12. AD15~AD0 变为高 阻态。
例： 假设 DS =3000H, BX=500CH, [3500CH]=9AH
低电平 高电平 无效
RQ/GT1 , RQ/GT0
4.4.1 系统的复位和启动操作
CPU复位时8086/8088各个内部寄存器的值：（P96 表4 - 10） FR、DS、ES、SS、IP等寄存器被清零。 指令队列被清空。 CS寄存器设置为FFFFH。
注意：由于复位后，标志寄存器被清零，所有标志位都被清 除，因而，系统程序在启动时，总是要通过指令来设置各个 有关标志。 当RESET由高电平变低电平7个时钟周期后，CPU开始从 FFFF0处执行程序，使系统在启动时，能自动进入系统程序。
无作用
浮空
8086/8088 的启动和复位信号
4.4.1 系统的复位和启动操作
8086CPU复位后总线信号：
三 态 输 出 线
第4章 8088的总线操作和时序
OE
地址总线A19～ A0
8286
DT / R DEN
T OE
数据总线D15～D0
最大组态
8284A
CLK READY
RQ/GT0
READY RQ/GT1 TEST RESET NMI MN / MX INTA
控制总线
S0 CLK S1 MROC 8288 S2 MWTC DEN IORC DT/R IOWC ALE INTA BHE STB
第四章 8088的总线操作和时序
一、IBM PC/XT机主板结构 二、 IBM PC/XT控制核心 三、8088/8086的操作 四、8086/8088的总线周期
五、8088/8086总线形成
六、总线周期的概念 七、最大组态下的8088时序 八、系统总线上的信号时序 九、IBM PC/XT的CPU系统
来自系统 AENBRD低，AEN 高时。 CPU控制总线，8288工作； 反之， 进行DMA操作。
5. 等待电路
IBM PC/XT规定存储器访问周期不插入等待状态；而在 I/O 访问周期需插 入一个等待状态。DMA操作（非动态RAM刷新）时需插入一个等待状态。
I/O CH RDY信号，送至U70的直流置位端，当其为0时，U70输出保持为 0，产生连续请求插入等待状态的控制信号。该信号用于I/O设备在插入 一个TW仍不能完成传输的情况，传输完成后，由I/O设备使其复位。
VCC
S0 S2
MCE / PDEN DEN CEN INTA IORC AIOWC IOWC
3. 8284时钟信号发生器
8284的结构框图：
8284的输出信号：
RESET—— 复位信号 READY—— 准备好信号 CLK—— 8088系统时钟，将晶振体三分频，产生4.77MHZ 的频率。 PCLK—— 外围设备用时钟信号，将CLK二分频，频率为 2.387MHZ。 OSC——14.318MHZ的频率。
微机8088第四章
• SS装入
DATA-DS SEGMENT DATA-DS ENDS DATA-ES SEGMENT DATA-ES ENDS
M1 7AH 56H M2
4.2.2 处理器定义伪指令
告诉汇编程序采用哪一种指令系统进行汇编。
程序编制前先设置CPU类型。
• 8086 ；通知汇编程序只接受8086/8088的指令 系统，若出现386指令则发出错误信息。
4.2.3 模式定义伪指令
定义程序的规模，即选择程序在内存中存储模式的大小。
SIZE 变量——返回字节总数
数值返回运算符（分析运算符）示例
DATA1 DW 100 DUP (?)
则： LENGTH DATA1=？ SIZE DATA1算符）
PTR：建立一个新的存储器地址操作数。新的操作数 的段基址和段内偏移量与PTR右边的操作数相同，而 类型与PTR左边的操作数相同。 例：（PTR建立了一个新的操作数M2，M2的段基址 与段内偏移量与M1同，其类型为字节，而M1为字类 型） M1 DW ？ M2 EQU BYTE PTR M1；
３、标号
定义：
指令存放单元的符号地址,是转移/调用/循环指 令的操作数 标号的三种属性： 段值 SEG 偏移量 OFFSET 类型 NEAR/FAR
4、寄存器：如RO，AX，etc。
5、表达式：数值表达式、地址表达式。
数值表达式：产生一个没有属性的数值； 地址表达式：产生一个地址。 具有段属性、偏移量属性、类属性。 表达式中的运算符包括： 算术运算符、逻辑运算符、关系运算符 数值返回运算符、属性运算符
8086 8088 时序图ppt课件
T1 T2 T3 Tw T4 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw T4 Ti Ti
一个总线周期
总线周期间的空闲状态
至少包含传送地址和传送数据两个过程。 T1——CPU输出地址； T2～T4——数据传送。
2 系统的复位操作
条件：检测到RESET引脚上为上升沿。 复位逻辑电路：用CLK来与外部RESET同步，内部RESET
A19~A16
S6 ~ S3
A7 ~ A0
D7 ~ D0
1.IO/M变低，
CPU将对内存进行 操作
2. A19~A0上出现地 址信号0011 0101 0000 0000 1100
3. ALE 上 出 现 正 脉 冲信号
DT/R
4. DT/R变低，
DEN
数据收发器处于接
( DS )=3000H, (BX)=500CH, (3500CH)=9AH 受状态
一个总线周期
1. 总线读操作
T1
T2
T3
T4
CLK
A19/S6～A16/S3
地址，BHE
状态输出
BHE/S7 AD15～AD0
地址输出
数据输入
ALE
M/IO
低电平读IO，高电平读存储器
RD DT/R
DEN
2.总线写操作
CLK
A19/S6～A16/S3 BHE/S7 AD15～AD0
ALE M/IO WR DT/R DEN
信号要在时钟的上升沿到来时才有效。
①外部RE有效
③总线复位
④总线悬浮，直到复位结束
复位时总线状态 ➢ 地址线为高阻态，直到RESET变为低电平，开始从
02-8088的总线周期和时序
12
1-总线周 期
芯片的引脚：RESET
复位信号,当其有效CPU结束当前操作,对DS,SS,ES, IP及标志寄存器清零,将CS置为FFFFH。 于是CPU从FFFF0H开始执行程,FFFF0H处放有一条 JMP指令,转到系统程序入口处,进行初始化,引导 到监控程序。
13
1-总线周 期
最小组态的引脚
平均指令执行速度＝1/0.5＝2MIPS
5
1-总线周 期
学习时序的目的
有利于深入了解指令的执行过程 有利于在编写源程序时，适当选用指令，以缩
短指令的存储空间和指令的执行时间
当CPU与存储器以及I/O端口连接时，要考虑如
何正确地实现时序上的配合
6
1-总线周 期
工作模式：实模式
兼容以前的处理器，与8086的体系结构基本相同；同 时能够使用8086所没有的寻址方式和32位通用寄存器 及大部分指令。
C.时钟周期
4
1-总线周期
指令.总线.时钟周期
某计算机主频为16MHz，每个总线周期平均含4 个时钟，每条指令平均有2个机器周期，则该 机器的平均指令执行速度为多少(MIPS)？
时钟周期＝1/16MHz＝0.0625us 总线周期＝4×时钟周期＝0.25us
平均指令周期＝2×0.25us＝0.5us
14
1-总线周 期
最大组态的引脚
15
2-典型时序分析
T1
CLK
存储器读周期
T2
高IO M
T3
低 S6~S3
T4
IO/M
A19~A16/S6~S3 A15~A8 AD7~AD0 ALE RD DT/R DEN
A7~A0 A19~A16
微机原理第4章 8088总线
第4章 8086/8088的总线与时序4.1 8086/8088的引线及功能8086是16位微处理器；8088是准16位微处理器，它对外的数据线是8位的。
它们的地址线是20位的。
8086/8088均为40条引线、双列直插式封装。
它们的40条引线排列如图4-1所示。
为了能在有限的40条引线范围内进行工作，CPU内部设置了若干个多路开关，使某些引线具有多种功能，这些多功能引线的功能转换分两种情况：一种是分时复用，在总线周期的不同时钟周期内引线的功能不同；另一种是按组态来定义引线的功能.用8088微处理器构成系统时，根据系统所连接的存储器和外设的规模，8088可以有两种不同的组态。
在不同组态时有些引线的名称及功能不同。
最小组态：当用8088微处理器构成一个较小的系统时，所连的存储器容量不大，I/O端口也不多，若把MN/MX 引线接电源(+5V)，则8088处于最小组态；最大组态：若构成的系统较大，要求有较强的驱动能力，要通过一个总线控制器来产生各种控制信号。
把引线MN/MX接地，则8088处于最大组态。
所有的微处理器都有以下几类引线用来输出或接收各种信号：●地址线、●数据线、●控制线和状态线、●电源和定时线。
8086/8088的40条引线包括以上4种信号，下面介绍各条引线的功能。
4.1.1的地址和数据线●A D7～AD0：低8位地址/数据线(输入/输出，三态)。
8088数据线是8位的，地址线是20位的，为减少引线的数量于是在8088 内部采用一些多路开关，把低8位地址线和8位数据线分时使用这些引线。
通常当CPU访问存储器或外设时，先要送出所访问单元或外设端口的地址，然后才是读写所需的数据，地址和数据在时间上是可区分的。
只要在外部电路中用一个地址锁存器，把在这些线上先出现的地址锁存下来就可以了。
●A15～A8：地址线(输出，三态)。
这8条地址线是在8088内部锁存的，在访问存储器或外设时输出8位地址。
●A19～A16/S6～S3：地址/状态线(输出，三态)。
微机原理_8088总线与时序
DEN：数据总线缓冲允许输出，三态，低有效。 DT/R：数据发送、接收脚，输出，三态，控制数
据总线双向缓冲的传递方向。
SSO：状态组合信号，输出，与IO/M和DT/R一起
反映CPU当前总线的工作状态。 IO/M DT/R SSO CPU总线工作状态
1
1 1 1 0 0 0 0
0
0 1 1 0 0 1 1ቤተ መጻሕፍቲ ባይዱ
A8~15 AD0~1
5
ALE
RD DT/R
ALE
WR DT/R
DEN
DEN
中断响应总线周期
T1 CLK
cpu响应中断
I/O送中断类型码
T2 T3 T4 Ti
Ti
T1 T2 T3 T4
INTA LOCK AD0~AD7
数据
说明： 由连续两次中断响应信号组成，第一个信号表示CPU已 经响应中断请求，第二个信号驱动I/O接口电路将中断识别 代码（中断类型码）通过低8位数据总线送给CPU。 两个信 号之间不响应其它中断请求和总线请求，如果在最大工作模 式，LOCK引脚在两个信号之间处于有效状态。
称为可屏蔽中断请求脚是指当FLAGS 中的IF标 志 为1时，CPU才会响应INTR进入中断响应周期。
NMI：非屏蔽中断请求输入脚，上升沿有效。 INTA：中断响应输出脚，低有效。
最小工作方式电路
第二节 总线操作和时序
一、基本概念 总线操作：微处理器通过总线来进行取指令、存取操作数 等操作。 工作时序：指令译码以后按时间顺序产生的确定的控制信 号。 总线读操作：取指令，读存储器，读I/O接口 时钟周期：时钟脉冲信号的一个循环时间叫一个时钟周期， 又称为一个“T”状态，是微处理器工作的最 总线写操作：写存储器，写I/O接口 小时间单位。 总线请求响应 指令周期：执行一条指令所需要的时间。 中断响应 总线周期：完成一次对存储器或I/O端口的操作所需要的 时间。
微机原理第4章 8088总线
第4章 8086/8088的总线与时序4.1 8086/8088的引线及功能8086是16位微处理器；8088是准16位微处理器，它对外的数据线是8位的。
它们的地址线是20位的。
8086/8088均为40条引线、双列直插式封装。
它们的40条引线排列如图4-1所示。
为了能在有限的40条引线范围内进行工作，CPU内部设置了若干个多路开关，使某些引线具有多种功能，这些多功能引线的功能转换分两种情况：一种是分时复用，在总线周期的不同时钟周期内引线的功能不同；另一种是按组态来定义引线的功能.用8088微处理器构成系统时，根据系统所连接的存储器和外设的规模，8088可以有两种不同的组态。
在不同组态时有些引线的名称及功能不同。
最小组态：当用8088微处理器构成一个较小的系统时，所连的存储器容量不大，I/O端口也不多，若把MN/MX 引线接电源(+5V)，则8088处于最小组态；最大组态：若构成的系统较大，要求有较强的驱动能力，要通过一个总线控制器来产生各种控制信号。
把引线MN/MX接地，则8088处于最大组态。
所有的微处理器都有以下几类引线用来输出或接收各种信号：●地址线、●数据线、●控制线和状态线、●电源和定时线。
8086/8088的40条引线包括以上4种信号，下面介绍各条引线的功能。
4.1.1的地址和数据线●A D7～AD0：低8位地址/数据线(输入/输出，三态)。
8088数据线是8位的，地址线是20位的，为减少引线的数量于是在8088 内部采用一些多路开关，把低8位地址线和8位数据线分时使用这些引线。
通常当CPU访问存储器或外设时，先要送出所访问单元或外设端口的地址，然后才是读写所需的数据，地址和数据在时间上是可区分的。
只要在外部电路中用一个地址锁存器，把在这些线上先出现的地址锁存下来就可以了。
●A15～A8：地址线(输出，三态)。
这8条地址线是在8088内部锁存的，在访问存储器或外设时输出8位地址。
●A19～A16/S6～S3：地址/状态线(输出，三态)。
第四章 8088的总线周期和时序
第6章 输入和输出
输入和输出设备是计算机系统的重要组 成部分。
程序
输 计 入 装 置 机 算
输 出 装
信
原始 数据 信息
置
24
常用输入装置有: 键盘、扫描仪等. 常用输出装置有: CRT、打印机等. 磁盘、磁带既可做输入也可做输出. 微处理器与外设的连接都是通过输入输出 接口电路进行的。由于外设的功能多种多样, 原理不同,工作速度不同,因此接口电路也是 多种多样。 接口电路分为并行接口和串行接口. 8255A、A/D及D/A等接口将在后面介绍。
5
4.2
8088的总线
4.2.1 8088的两种组态 • 最小组态：系统中只有一片8088,其存储 容量不大,所要连的I/O端口也不多,总线 控制逻辑电路被减到最小。 • 最大组态：构成的系统较大,可能包含不 只一片微处理器,或要求有较强的驱动能 力,带有一个总线控制器8288。
6
4.2.2 8088的引脚和功能
9
IO/M 1 1 1 1 0 0 0 0
DT/R 0 0 1 1 0 0 1 1
SSO 0 1 0 1 0 1 0 1
性能 中断响应 读I/O 写I/O 暂停 取指 读存 写存 无源
10
对应最大组态:
• S2 S1 S0
总线周期状态பைடு நூலகம்号
其编码如下(见P149表4-5) S2 S1 S0 性能 0 0 0 中断响应 0 0 1 读I/O 0 1 0 写I/O 0 1 1 暂停 1 0 0 取指 1 0 1 读存 1 1 0 写存 1 1 1 无源
31
2.状态信息 输入设备 用READY表示准备好否？ READY=1,准备好； READY=0,未准备好。 输出设备 常用BUSY表示忙否？ BUSY=1忙。 例：打印机若不忙,可送数 3.控制信号 (0或1)控制继电器的吸合与断开 或外设的启动与停止等。 状态信息、控制信号与数据是不同性质 的信息,必须区分开来,但微机只有通用的 32 IN/OUT指令。即只能：
微机原理 8088的总线与时序共56页
▪
29、勇猛、大胆和坚定的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！Байду номын сангаас
56
微机原理 8088的总线与时序
1、纪律是管理关系的形式。——阿法 纳西耶 夫 2、改革如果不讲纪律，就难以成功。
3、道德行为训练，不是通过语言影响 ，而是 让儿童 练习良 好道德 行为， 克服懒 惰、轻 率、不 守纪律 、颓废 等不良 行为。 4、学校没有纪律便如磨房里没有水。 ——夸 美纽斯
5、教导儿童服从真理、服从集体，养 成儿童 自觉的 纪律性 ，这是 儿童道 德教育 最重要 的部分 。—— 陈鹤琴
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
第四章 8088的总线操作和时序教程文件
T为高电平时输出为输入的反相
A
F
T
F
T
A
表示反相或低电平有效
（二）三态门符号
A
F
A
F
A
F
T
T
T
三态门具有单向导通和三态的特性。
（三）常用集成电路芯片
单向，用于地 址总线
74LS系列的74LS245 ， 74LS244 ， Intel系列的8286等。
双向，用于 数据总线
二、D触发器 （一）常用的D触发器
A15-A8 AD7-AD0
ALE RD DT/R
DEN
BUS CYCLE
T1
T2
T3
T4
8
0
LOW = I/O READ , HIGH= MEM READ
8
Addr
Status 输出
8 读
总
Addr
线
周
Addr 输出
DATA 输入
期
基
本
定
时
（最小组态）
8088最小组态下写总线周期时序
一个总线周期
基本的总线周期：存储器读或写；输 入输出端口的读或写；中断响应
二、CPU的时序和存储器以及外设的时序
• 总线周期的组成：8088的基本总线周期 为4个时钟周期，每个时钟周期间隔称为 一个T状态。
总线周期
总线周期
T1
CLK
T2
T3
T4
T1
T2
T3
T4
AD
地址
缓冲
数据
地址
缓冲
数据
总线周期
总线周期
T1
问题：CPU时序、存储器时序和I/O端 口的时序之间的配合
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
– 40
Vcc +5V
– 1和20 GND
– 19
CLK 5MHz，占空比1/3
• (2) 处理器控制信号
– 21
RESET：输入，高电平有效，复位信号。使微处理
器
停止现行操作，并进行初始化：CS置为FFFFH， 其余寄存器清零、指令队列清空。
– 22 行
READY：输入，高电平有效，准备就绪引脚。当进
• 指令的执行：取指令、译码和执行 • 指令周期：执行一条指令所需要的时间 • 总线周期：CPU从存储器或输入输出端口，存
取一个字节所需时间 • 每个总线周期包括4个T状态，每个T状态是
8088中处理动作的最小单位（时钟周期） • 8088的时钟频率为5Mz，一个T状态为200ns，
在IBM-PC中，时钟频率为4.77MHz，一个T 状态为210nsT为高电平时来自出为输入的反相AF
T
F
T
A
表示反相或低电平有效
（二）三态门符号
A
F
A
F
A
F
T
T
T
三态门具有单向导通和三态的特性。
（三）常用集成电路芯片
单向，用于地 址总线
74LS系列的74LS245 ， 74LS244 ， Intel系列的8286等。
双向，用于 数据总线
二、D触发器 （一）常用的D触发器
基本的总线周期：存储器读或写；输 入输出端口的读或写；中断响应
二、CPU的时序和存储器以及外设的时序
• 总线周期的组成：8088的基本总线周期 为4个时钟周期，每个时钟周期间隔称为 一个T状态。
总线周期
总线周期
T1
CLK
T2
T3
T4
T1
T2
T3
T4
AD
地址
缓冲
数据
地址
缓冲
数据
总线周期
总线周期
T1
第四章 8088的总线操作和时序
§1 概述 §2 8088的总线 §3 相关电路知识 §4 8088典型时序分析 §5 IBM PC/XT的CPU系统 §6 计数器和定时器电路
§1 概述
• 一、指令周期、总线周期和T状态 • 二、CPU的时序和存储器以及外设的时
序 • 三、学习CPU时序的目的
一、指令周期、总线周期和T状态
问题：CPU时序、存储器时序和I/O端 口的时序之间的配合
• （1）早期的计算机设计中，是在设计CPU和
存储器以及外设时协调解决的
• （2）目前，解决方法：在CPU中设计一条准 备就绪READY输入线（存储器或I/O端口输给 CPU的状态线），CPU在T3状态的前沿采样 该信号，当RAM或I/O接口速度不够时，T3与 T4 之间可插入等待状态 Tw 。
DQ CQ
DQ CQ
电平锁存
上升沿锁存 负脉冲的上升沿
Set
DQ CQ
电平锁存：高电平通过，低电平锁存 上升沿锁存：通常用负脉冲触发锁存
两种组态方式的实现：通过MN/MX引脚选择是处于小工作 模式(MN)还是处于大工作模式(MX)。同样是40根引脚，但 是在不同工作模式时，部分引脚的定义又有所不同。
二、8088的引线
A14 A13 A12 A11 A10 A9
A8
8088
A15 SSO HIGH
(一)、引脚的功能
• (1) 电源、地、时钟信号
CLK
T2
T3
T4
T1
T2
T3
T4
AD
地址
缓冲
数据
地址
缓冲
数据
•T1 状态：BIU将RAM或I/O地址放在地址/数据复用总线A/D）上。 •T2 状态： ➢读总线周期：A/D总线为接收数据做准备。改变线路的方向。 ➢写总线周期： A/D总线上形成待写的数据，且保持到总线周期的 结束(T4)。
•T3, T4:对于读或写总线周期，AD总线上均为数据。
– 18
INTR：输入，高电平有效，可屏蔽中断请求引脚
– 32
RD：输出，三态，低电平有效，读控制引脚
• (3) 复用总线引脚
– 9—16 AD0~AD7：地址/数据分时复用引脚，双向，三态 – 38-35 A16 ~A19 /S3~S6：地址/状态分时复用引脚，输出，三态 • (4) 在不同工作方式下定义不同的引脚
•Ti : 当BIU无访问操作数和取指令的任务时， 8086不执行总线操作，总线周期处于空闲状 态 Ti 。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti
总线周期
总线周期
8086 基本总线周期 空闲时钟周期Ti，在两个总线周期之间插入，总线处于空 闲状态
最小组态：系统的地址总线由CPU的AD0-AD7,A8A15,A16-A19通过地址锁存器8282构成；数据总线可以直 接供给，也可以通过发送/接收接口片子8286供给；控制 总线直接供给。
最大组态：通过总线控制器8288来形成各种总线周期， 控制信号由8288供给。IBM PC/XT工作在最大模式
– 31 – 30 – 29
HOLD RQ/GT0 HLDA RQ/GT1 WR LOCK 写控制信号变成总线封锁信号
– 28 – 27 – 26 – 25 – 24 – 34
M/IO DT/R DEN ALE INTA -SSO
S2 S1 S0 QS1 QS0 HIGH
最小组态 最大组态
（二）、8086与8088在引脚上的区别
8086微处理器
8088微处理器
• 16位AD复用 • BHE高八位数据总线允许 • M/IO引脚选择
存储器/接口电路
8位AD复用 不用 M/IO引脚选择 存储器/接口电路
§3 相关电路知识
常用两种基本电路：三态门和D触发器
一、三态门 （一）NMOS的三态门电路分析
+5V
T为低电平时输出为高阻抗(三态)
三、学习CPU时序的目的
• 1、了解时序有利于我们深入理解指令的 执行过程
• 2、有利于适当选用指令 • 3、对于CPU、存储器和I/O端口时序配合
有深刻理解 • 4、在控制过程中实时操作的需要
§2 8088的总线
• 一、8088的两种组态 • 二、8088的引线
一、8088的两种组态
• 当把8088CPU与存储器和外设构成一个计算 机系统时，根据所连的存储器和外设的规模， 8088可以有两种不同的组态：
总线操作时，该引脚有效才可以完成数据传
送操作，否则会一直等待该引脚为有效状态。
– 23
TEST ：输入，低电平有效，测试引脚。当它有效
时，可以使微处理器退出WAIT指令的执行。
– 33
MN/MX：工作方式选择引脚。接高电平表示工作
(一)、引脚的功能（续）
– 17
NMI：输入，上升沿有效，不可屏蔽中断请求引脚