半导体封装工艺介绍ppt课件
合集下载
《半导体器件与工艺》课件
晶圆制备
切割
将大块单晶硅切割成小片，得到晶圆。
研磨
对晶圆表面进行研磨，以降低表面粗糙度。
抛光
通过化学和机械作用对晶圆表面进行抛光，使其 表面更加光滑。
薄膜沉积
物理气相沉积
通过物理方法将材料气化并沉积在晶圆表面，如真空 蒸发镀膜。
化学气相沉积
通过化学反应将材料沉积在晶圆表面，如金属有机化 学气相沉积。
有巨大的应用潜力。
制程技术进步
纳米尺度加工
随着制程技术的不断进步，半导体器件的特征尺寸不断缩小，目前已进入纳米尺度。纳米 尺度加工技术面临着诸多挑战，如表面效应、量子效应和隧穿效应等，需要不断探索新的 加工方法和材料体系。
异质集成技术
通过将不同材料、结构和工艺集成在同一芯片上，可以实现高性能、多功能和低成本的半 导体器件。异质集成技术需要解决材料之间的界面问题、应力问题和工艺兼容性问题等。
可靠性试验
对芯片进行各种环境条件下的可靠性试验，如温度循环、湿度、振动等。
失效分析
对失效的芯片进行失效分析，找出失效原因，以提高芯片的可靠性。
05 半导体工艺发展趋势与挑 战
新型材料的应用
01
硅基材料
作为传统的半导体材料，硅基材料在集成电路制造中仍占据主导地位。
随着技术的不断发展，硅基材料的纯度、结晶度和性能不断提升，为半
柔性电子技术
柔性电子技术是将电子器件制作在柔性基材上的技术，具有可弯曲、可折叠、可穿戴等优 点。柔性电子技术在智能终端、可穿戴设备、医疗健康等领域具有广泛的应用前景。
可靠性及成品率问题
可靠性问题
随着半导体器件的特征尺寸不断缩小，可靠 性问题日益突出。需要加强可靠性研究，建 立完善的可靠性评价体系，提高半导体器件 的长期稳定性。
半导体器件半导体工艺介绍光刻幻灯片PPT
光 刻 掩 膜 板
岛
正胶
透光区域 不透光区域
空洞
负胶
光刻掩膜版 :// sicsis /te_product_d/2007-11-30/5.chtml
常用的是旋转法，它又分为旋转板式和自转式
胶膜的厚度由转速和胶的浓度来调解。旋 转板式涂胶法的缺点是胶膜厚度不够均匀， 多余的胶飞溅易沾污衬底。采用自转式涂 胶法能较好地抑制上述缺点。
• 光刻是一种复印图形与化学腐蚀相结合的综 合性技术。它将光刻版上的图形准确地复印 在涂有感光胶的基片上。然后利用光刻胶的 保护作用，对基片进展选择性腐蚀，从而在 基片上得到与光刻版相应的图样。
光刻步骤：
1、基片前处理 2、涂胶
以SiO2 做掩膜为例
3、前烘-软烘焙
4、对准-曝光
5、显影-清洗
6、后烘(坚膜、硬烘焙) 1、去油：甲苯、丙酮、乙醇
4、曝光
▪ 曝光是指用汞灯紫外光对已涂敷光刻胶 膜的底片进展选择性曝光。经过光照的 胶膜发生光化学反映，改变了这局部胶 膜在显影液中的溶解度；显影后，光刻 胶膜就呈现出与掩膜板相对应的图形。
可采用的曝光的方法包括：接触曝光法、 投影曝光法、电子束曝光法、离子束曝光 法和X射线曝光法等；
曝光时间过短，胶感光缺乏， 光刻胶的光化学反映不充分， 光刻胶的抗蚀性能就会降低， 显影时局部胶会溶解；曝光时 间过长，会使光刻胶不感光局 部的边缘微弱感光，产生“光 晕〞现象，腐蚀后边界模糊或 出现皱纹，使分辩率降低。
3、前烘—软烘焙
▪ 前烘就是将涂好胶的样品进展加热处理。前烘的目 的是促使胶膜体内的溶剂局部挥发，使胶膜枯燥， 以增加胶膜与衬底的粘附性和胶膜的耐磨性。在曝 光对准时，胶膜与掩膜版不易擦伤、磨损和沾污， 同时，只有在胶膜枯燥后曝光，化学反响才能充分 进展。
半导体封装流程 ppt课件
第四，可靠性：任何封装都需要形成一定的可靠性，这是 整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生 存环境后就会损毁，需要封装。芯片的工作寿命，主要决于对 封装材料和封装工艺的选择。
Logo
半导体封装流程
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Logo
半导体封装流程
第一，保护：半导体芯片的生产车间都有非常严格的生产 条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10% ）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格 的静电保护措施，裸露的装芯片只有在这种严格的环境控制下 才不会失效。但是，我们所生活的周围环境完全不可能具备这 种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能 达到100%，如果是汽车产品，其工作温度可能高达120℃以上 ，为了要保护芯片，所以我们需要封装。
Logo
半导体封装流程
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
Logo
半导体封装流程
Logo
半导体封装流程
一、概念
半导体芯片封装是指利用膜技术及细微加工 技术，将芯片及其他要素在框架或基板上布局、 粘贴固定及连接，引出接线端子并通过可塑性绝 缘介质灌封固定，构成整体立体结构的工艺。此 概念为狭义的封装定义。更广义的封装是指封装 工程，将封装体与基板连接固定，装配成完整的 系统或电子设备，并确保整个系统综合性能的工 程。将前面的两个定义结合起来构成广义的封装 概念。
Logo
半导体封装流程
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Logo
半导体封装流程
第一，保护：半导体芯片的生产车间都有非常严格的生产 条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10% ）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格 的静电保护措施，裸露的装芯片只有在这种严格的环境控制下 才不会失效。但是，我们所生活的周围环境完全不可能具备这 种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能 达到100%，如果是汽车产品，其工作温度可能高达120℃以上 ，为了要保护芯片，所以我们需要封装。
Logo
半导体封装流程
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
Logo
半导体封装流程
Logo
半导体封装流程
一、概念
半导体芯片封装是指利用膜技术及细微加工 技术，将芯片及其他要素在框架或基板上布局、 粘贴固定及连接，引出接线端子并通过可塑性绝 缘介质灌封固定，构成整体立体结构的工艺。此 概念为狭义的封装定义。更广义的封装是指封装 工程，将封装体与基板连接固定，装配成完整的 系统或电子设备，并确保整个系统综合性能的工 程。将前面的两个定义结合起来构成广义的封装 概念。
半导体封装简介
EOL– Molding（注塑）
L/F L/F
Cavity
Molding Tool（模具）
➢EMC（塑封料）为黑色块状，低温存储，使用前需先回温。其特 性为：在高温下先处于熔融状态，然后会逐渐硬化，最终成型。
➢Molding参数：
Molding Temp：175~185°C；Clamp Pressure：3000~4000N； Transfer Pressure：1000~1500Psi；Transfer Time：5~15s； Cure Time：60~120s；
半导体封装简介
一、半导体封装介绍 二、封装主要原材料 三、封装工艺流程—IC芯片 四、封装工艺流程—功率模块
一、半导体封装介绍
1.1 半导体工艺流程
目前半导体材料已经发展到第三代，第一代以硅（Si）为代表材料；第二代以砷化镓（GaAs）为代表材料； 第三代以碳化硅（SiC）和氮化镓（GaN）为主流材料。目前Si仍然是半导体行业使用最多的材料。
二、封装原材料简介 2.1 wafer（晶圆）
【Wafer】晶圆
2.2 【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，BGA采用的是Substrate；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域， 同时 研磨背面。研磨之后，去除胶带，测量厚度；
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
半导体封装制程及其设备介绍-PPT
Substrate
Solder paste pringting
Stencil
Chip shooting
Nozzle Capacitor
Reflow Oven
Hot wind
DI water cleaning
Automatic optical
inpection
DI water
Camera
PAD PAD
Wafer tape
Back Grind
Wafer Detape
Wafer Saw
Inline Grinding & Polish -- Accretech PG300RM
Coarse Grind 90%
Fine Grind 10%
Centrifugal Clean
Alignment & Centering
Die distance Uniformity
4。PICKING UP
3。EXPANDING
No contamination
TAPE ELONGATION
WEAK ADHESION
3.Grinding 辅助设备
A Wafer Thickness Measurement 厚度测量仪 一般有接触式和非接触式光学测量仪两种；
Solder paste
Die Prepare(芯片预处理) To Grind the wafer to target thickness then separate to single chip
---包括来片目检(Wafer Incoming), 贴膜(Wafer Tape),磨片(Back Grind),剥膜(Detape),贴片(Wafer Mount),切割(Wafer Saw)等系列工序,使芯片达到工艺所要求的形状,厚度和尺寸,并经过芯片目 检(DVI)检测出所有由于芯片生产,分类或处理不当造成的废品.
半导体封装制程及其设备介绍ppt课件
Typical Features
Materia Lead Pitch No of I/O l
Plastic
2.54 mm (100miles) 1 direction
lead
16~24
Plastic 1.778 mm (70miles)
20 ~64
Through Hole Mount
SK-DIP
Skinny Dual In-line
bend 4 direction
lead
No of I/O 18~124
Ceramic 0.5 mm
32~200
SMT (Optional)
Taping (Optional)
Assembly Main Process
Grinding (Optional)
Detaping (Optional)
Wafer Mount
Laser Cutting 激光切割
后道 EOL
Wire Bond 引线键合
Saw Singulation
切割成型
Plasma Clean 清洗
EVI 产品目检
SMT（表面贴装）
---包括锡膏印刷(Solder paste printing),置件(Chip shooting),回流焊(Reflow),DI水清洗(DI water cleaning),自动光学检查(Automatic optical inspection),使贴片零件牢固焊接在 substrate上
Ceramic Plastic
2.54 mm (100miles)
Surface Mount
SOP Small Outline Package
QFP Quad-Flat
半导体封装工艺介绍
磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
……
Raw Material in Assembly(封装 原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用； 主要材料为铜，会在上面进行镀银、
NiPdAu等材料； L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame，
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
金属封装
IC Package （IC的封装形式）
Package--封装体：
指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
IC Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
FOL/前段
EOL/中段 Plating/电镀
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
……
Raw Material in Assembly(封装 原材料)
【Lead Frame】引线框架
提供电路连接和Die的固定作用； 主要材料为铜，会在上面进行镀银、
NiPdAu等材料； L/F的制程有Etch和Stamp两种； 易氧化，存放于氮气柜中，湿度小 于40%RH; 除了BGA和CSP外，其他Package都会采用Lead Frame，
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
金属封装
IC Package （IC的封装形式）
Package--封装体：
指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
IC Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
FOL/前段
EOL/中段 Plating/电镀
半导体封装工艺介绍ppt
详细描述
静电放电
半导体封装工艺发展趋势和挑战
05
将多个芯片集成到一个封装内，提高封装内的功能密度。
集成化封装
利用硅通孔（TSV）等先进技术实现芯片间的三维互连，提高封装性能。
2.5D封装技术
将多个芯片通过上下堆叠方式实现三维集成，提高封装体积利用率和信号传输速度。
3D封装技术
技术创新与发展趋势
详细描述
金属封装是将半导体芯片放置在金属基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其高可靠性、高导热性等特点，金属封装被广泛应用于功率器件、高温环境等领域。
金属封装
总结词
低成本、易于集成
详细描述
塑料封装是将半导体芯片放置在塑料基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其低成本、易于集成等特点，塑料封装被广泛应用于民用电子产品等领域。
半导体封装工艺中常见问题及解决方案
04
VS
机械损伤是半导体封装工艺中常见的问题之一，由于封装过程中使用到的材料和结构的脆弱性，机械损伤往往会导致封装失效。
详细描述
机械损伤包括划伤、裂纹、弯曲、断裂等情况，这些损伤会影响半导体的性能和可靠性，甚至会导致产品失效。针对这些问题，可以采取一系列预防措施，如使用保护膜保护芯片、优化封装结构、控制操作力度和避免不必要的搬动等。
腐蚀和氧化
静电放电是半导体封装工艺中常见的问题之一，由于静电的存在，会导致半导体器件的损伤或破坏。
总结词
静电放电是指由于静电积累而产生的放电现象，它会对半导体器件造成严重的危害，如电路短路、器件损坏等。为了解决这个问题，可以在工艺过程中采取一系列防静电措施，如接地、使用防静电设备和材料、进行静电测试等。同时，还可以在设计和制造阶段采取措施，如增加半导体器件的静电耐受性、优化电路设计等。
静电放电
半导体封装工艺发展趋势和挑战
05
将多个芯片集成到一个封装内，提高封装内的功能密度。
集成化封装
利用硅通孔（TSV）等先进技术实现芯片间的三维互连，提高封装性能。
2.5D封装技术
将多个芯片通过上下堆叠方式实现三维集成，提高封装体积利用率和信号传输速度。
3D封装技术
技术创新与发展趋势
详细描述
金属封装是将半导体芯片放置在金属基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其高可靠性、高导热性等特点，金属封装被广泛应用于功率器件、高温环境等领域。
金属封装
总结词
低成本、易于集成
详细描述
塑料封装是将半导体芯片放置在塑料基板的中心位置，然后通过引线将芯片与基板连接起来，最后对整个封装体进行密封。由于其低成本、易于集成等特点，塑料封装被广泛应用于民用电子产品等领域。
半导体封装工艺中常见问题及解决方案
04
VS
机械损伤是半导体封装工艺中常见的问题之一，由于封装过程中使用到的材料和结构的脆弱性，机械损伤往往会导致封装失效。
详细描述
机械损伤包括划伤、裂纹、弯曲、断裂等情况，这些损伤会影响半导体的性能和可靠性，甚至会导致产品失效。针对这些问题，可以采取一系列预防措施，如使用保护膜保护芯片、优化封装结构、控制操作力度和避免不必要的搬动等。
腐蚀和氧化
静电放电是半导体封装工艺中常见的问题之一，由于静电的存在，会导致半导体器件的损伤或破坏。
总结词
静电放电是指由于静电积累而产生的放电现象，它会对半导体器件造成严重的危害，如电路短路、器件损坏等。为了解决这个问题，可以在工艺过程中采取一系列防静电措施，如接地、使用防静电设备和材料、进行静电测试等。同时，还可以在设计和制造阶段采取措施，如增加半导体器件的静电耐受性、优化电路设计等。
半导体封装工艺介绍
2020/4/1
FOL– Wire Bonding 引线焊接
陶瓷的Capillary
2020/4/1
内穿金线，并且在EFO的 作用下，高温烧球；
金线在Cap施加的一定 压力和超声的作用下， 形成Bond Ball；
金线在Cap施加的一 定压力作用下，形成 Wedge；
FOL– Wire Bonding 引线焊接
2020/4/1
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
2020/4/1
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
2020/4/1
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wire Bond的质量控制：
Wire Pull、Stitch Pull（金线颈部和尾部拉力）
Ball Shear（金球推力）
Wire Loop（金线弧高）
Ball Thickness（金球厚度）
Crater Test（弹坑测试） Intermetallic（金属间化合物测试）
Thickness Size
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
FOL– Wire Bonding 引线焊接
陶瓷的Capillary
2020/4/1
内穿金线，并且在EFO的 作用下，高温烧球；
金线在Cap施加的一定 压力和超声的作用下， 形成Bond Ball；
金线在Cap施加的一 定压力作用下，形成 Wedge；
FOL– Wire Bonding 引线焊接
2020/4/1
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低 ，工艺简单，可靠性高而占有绝大部分 的市场份额；
2020/4/1
磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
2020/4/1
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wire Bond的质量控制：
Wire Pull、Stitch Pull（金线颈部和尾部拉力）
Ball Shear（金球推力）
Wire Loop（金线弧高）
Ball Thickness（金球厚度）
Crater Test（弹坑测试） Intermetallic（金属间化合物测试）
Thickness Size
• 按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
半导体封装流程
环氧树脂固化： -175°C，1个小时； N2环境，防止氧化：
2021/10/10
Die Attach质量检查： Die Shear（芯片剪切力）
27
Logo
FOL– Wire Bonding 引线焊接
※利用高纯度的金线（Au） 、铜线（Cu）或铝线（Al）把 Pad 和引线通过焊接的方法连接起来。Pad是芯片上电路的外接点
19
Logo
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
2021/10/10
14
Logo
Raw Material in Assembly(封装原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；
➢主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；
2021/10/10
9
Logo
IC Package （IC的封装形式）
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
半导体激光器封装工艺与设备PPT幻灯片课件
芯片
7
TO管座
Au80Sn20焊片
封装工艺与设备-烧结
真空焊接系统
主要用途：
通过预成型焊片，实现芯片与管座或热 沉共晶贴片。
芯片
8
C-mount
Au80Sn20焊片
封装工艺与设备-金丝球焊
主要用途：
芯片与陶瓷金属或管座之间导电连接。
超声波金丝球焊机
C-mount
9
TO
封装工艺与设备-焊引线
电烙铁
铜引线
主要用途：
C-mount管座引线连接。
焊锡丝
10
助焊剂
C-mount
封装工艺与设备-目检
主要用途：
贴片、键合、封帽等精细观察与 测量，不良品外观异常Hale Waihona Puke 析。金相显微镜11
体式显微镜
封装工艺与设备-老化
直流稳压电源
主要用途：
激光器封装后不同温度下可靠性 测试与分析。
冷水机（温控）
12
热沉
选择要求：热导率高、不易污染、易加工、易研磨、易烧 焊、热膨胀系数与芯片匹配，如无氧铜、AlN和CuW等。
5
封装工艺与设备-蒸镀
主要用途：
热沉蒸镀焊料； 陶瓷片蒸镀金属电极。
电子束蒸发与电阻蒸发复合镀膜设备
热沉
6
镀金属陶瓷片
封装工艺与设备-共晶贴片
精密共晶贴片机
主要用途：
通过预成型焊片，实现芯片与管座或热 沉共晶贴片。
老化台
封装工艺与设备-测试
主要用途：
单管和裸管芯（结合探针台）P-IV曲线、光谱及远场发散角测量。
半导体激光器光电参数测试系统
13
P-I-V
光谱
半导体封装工艺介绍
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装 Wafer Saw 晶圆切割 Wafer Wash 清洗
将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
EOL/中段
Plating/电镀
EOL/后段
Final Test/测试
FOL– Front of Line前段工艺
Wafer 2nd Optical 第二道光检 Die Attach 芯片粘接
Back Grinding 磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆安装
Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；
FOL– Wafer Saw晶圆切割
Saw Blade(切割刀片)： Wafer Saw Machine Life Time：900~1500M； Spindlier Speed：30~50K rpm： Feed Speed：30~50/s;
压力force超声usgpower时间time温度temperaturefolwirebonding引线焊接陶瓷的capillary内穿金线并且在efo的作用下高温烧球金线在cap施加的一定压力和超声的作用下形成bondball金线在cap施加的一定压力作用下形成wedgefolwirebonding引线焊接efo打火杆在磁嘴前烧球cap下降到芯片的pad上加force和power形成第一焊点cap牵引金线上升cap运动轨迹
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Package--封装体：
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
➢IC Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
艾
Introduction of IC Assembly Process IC封装工艺简介
.
IC Process Flow
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
.
IC Package （IC的封装形式）
.
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线T来自P VIEWEpoxy 银浆
Mold
Compound 环氧树脂
SIDE VIEW
.
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候.产生的各种粉尘，清洁Wafer；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
.
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
.
Raw Material in Assembly(封装 原材料)
【Epoxy】银浆
➢成分为环氧树脂填充金属粉末（Ag）； ➢有三个作用：将Die固定在Die Pad上；
散热作用，导电作用； ➢-50°以下存放，使用之前回温24小时；
.
Typical Assembly Process Flow
FOL/前段
.
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低
，工艺简单，可靠性高而占有绝大部分
的市场份额；
.
金属封装
IC Package （IC的封装形式）
.
Raw Material in Assembly(封装 原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；
➢主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；
➢存放条件：零下5°保存，常温下需回温24小时；
BGA采用的是Substrate； .
Raw Material in Assembly(封装 原材料)
【Gold Wire】焊接金线
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金； ➢同时，出于成本考虑，目前有采用铜
线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； ➢线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
EOL/中段 Plating/电镀
EOL/后段 Final Test/测试
.
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片粘接
Back
Grinding 磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆安装
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素:
➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
.
IC Package （IC的封装形式）
……
.
Raw Material in Assembly(封装 原材料)
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式。 目前市面上大部分IC均采为SMT式 的
.
SMT SMT
IC Package （IC的封装形式）
• 按封装外型可分为：
SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
Wafer Saw 晶圆切割
.
Wire Bond 引线焊接
3rd Optical 第三道光检
FOL– Back Grinding背面减薄
Taping 粘胶带
Back
Grinding 磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；
➢指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC） 形成的不同外形的封装体。
➢IC Package种类很多，可以按以下标准分类：
• 按封装材料划分为： 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为： PTH封装和SMT封装
• 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；
艾
Introduction of IC Assembly Process IC封装工艺简介
.
IC Process Flow
Customer 客户
IC Design IC设计
SMT IC组装
Wafer Fab 晶圆制造
Wafer Probe 晶圆测试
Assembly& Test IC 封装测试
.
IC Package （IC的封装形式）
.
IC Package Structure（IC结构 图）
Lead Frame 引线框架
Die Pad 芯片焊盘
Gold Wire 金线T来自P VIEWEpoxy 银浆
Mold
Compound 环氧树脂
SIDE VIEW
.
Raw Material in Assembly(封装 原材料)
【Wafer】晶圆
➢通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；
➢Wafer Wash主要清洗Saw时候.产生的各种粉尘，清洁Wafer；
➢磨片时，需要在正面（Active Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；
.
FOL– Wafer Saw晶圆切割
Wafer Mount 晶圆安装
Wafer Saw 晶圆切割
Wafer Wash 清洗
➢将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；
.
Raw Material in Assembly(封装 原材料)
【Epoxy】银浆
➢成分为环氧树脂填充金属粉末（Ag）； ➢有三个作用：将Die固定在Die Pad上；
散热作用，导电作用； ➢-50°以下存放，使用之前回温24小时；
.
Typical Assembly Process Flow
FOL/前段
.
IC Package （IC的封装形式）
• 按封装材料划分为：
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术，无 商业化产品；
陶瓷封装优于金属封装，也用于军事产 品，占少量商业化市场；
塑料封装用于消费电子，因为其成本低
，工艺简单，可靠性高而占有绝大部分
的市场份额；
.
金属封装
IC Package （IC的封装形式）
.
Raw Material in Assembly(封装 原材料)
【Mold Compound】塑封料/环氧树脂
➢主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；
➢主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；
➢存放条件：零下5°保存，常温下需回温24小时；
BGA采用的是Substrate； .
Raw Material in Assembly(封装 原材料)
【Gold Wire】焊接金线
➢实现芯片和外部引线框架的电性和物 理连接；
➢金线采用的是99.99%的高纯度金； ➢同时，出于成本考虑，目前有采用铜
线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低； ➢线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；
EOL/中段 Plating/电镀
EOL/后段 Final Test/测试
.
FOL– Front of Line前段工艺
Wafer
2nd Optical 第二道光检
Die Attach 芯片粘接
Back
Grinding 磨片
Wafer Wash 晶圆清洗
Epoxy Cure 银浆固化
EOL
Wafer Mount 晶圆安装
• QFN—Quad Flat No-lead Package 四方无引脚扁平封装 • SOIC—Small Outline IC 小外形IC封装 • TSSOP—Thin Small Shrink Outline Package 薄小外形封装 • QFP—Quad Flat Package 四方引脚扁平式封装 • BGA—Ball Grid Array Package 球栅阵列式封装 • CSP—Chip Scale Package 芯片尺寸级封装
封装形式和工艺逐步高级和复杂
• 决定封装形式的两个关键因素:
➢ 封装效率。芯片面积/封装面积，尽量接近1:1； ➢ 引脚数。引脚数越多，越高级，但是工艺难度也相应增加；
其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；
.
IC Package （IC的封装形式）
……
.
Raw Material in Assembly(封装 原材料)
【Lead Frame】引线框架
➢提供电路连接和Die的固定作用； ➢主要材料为铜，会在上面进行镀银、
NiPdAu等材料； ➢L/F的制程有Etch和Stamp两种； ➢易氧化，存放于氮气柜中，湿度小 于40%RH; ➢除了BGA和CSP外，其他Package都会采用Lead Frame，
• 按与PCB板的连接方式划分为：
PTH
PTH-Pin Through Hole, 通孔式； SMT-Surface Mount Technology ，表面贴装式。 目前市面上大部分IC均采为SMT式 的
.
SMT SMT
IC Package （IC的封装形式）
• 按封装外型可分为：
SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等；
Wafer Saw 晶圆切割
.
Wire Bond 引线焊接
3rd Optical 第三道光检
FOL– Back Grinding背面减薄
Taping 粘胶带
Back
Grinding 磨片
De-Taping 去胶带
➢将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils~10mils）；