第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中
计算机组成原理第5章作业答案
14. 在什么条件下，I/O设备可 以向CPU提出中断请求？
解：I/O设备向CPU提出中断 请求的条件是：I/O接口中的设备 工作完成状态为1（D=1），中断 屏蔽码为0 （MASK=0），且CPU
查询中断时，中断请求触发器状态 为1（INTR=1）。
15. 什么是中断允许触发器？它 有何作用？
程序控制接口、程序中断接口、 DMA接口三种。
11. 简述I/O接口的功能和基本组成。
答： P188 （1）选址功能 （2）传送命令的功能 （3）传送数据的功能 （4）反映I/O设置工作状态的功能
13. 说明中断向量地址和入口地址的 区别和联系。
解： 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器）
输入输出系统
第 五章2. 简要说明C源自U与I/O之间传递信息可 采用哪几种联络方式？它们分别用于什么 场合？
答： CPU与I/O之间传递信息常采用 三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：
直接控制适用于结构极简单、速度极 慢的I/O设备，CPU直接控制外设处于某种 状态而无须联络信号。
N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。
19. 在程序中断方式中，磁盘申请 中断的优先权高于打印机。当打印机正 在进行打印时，磁盘申请中断请求。试 问是否要将打印机输出停下来，等磁盘 操作结束后，打印机输出才能继续进行？ 为什么？
I/O设备匀速运行， 25s后，第二 个中断请求到来，CPU正在执行中断程 序接收第一个数据， 40s时响应；
50s后，第三个中断请求到来， CPU正在执行中断程序接收第二个数据， 要到80s时响应；
第5章中央处理器习题
1．【2010年计算机真题】下列寄存器中，汇编语言程序员可见的是( B )。
A．储器地址寄存器(MAR)B．程序计数器(PC)C．存储区数据寄存器(MDR)D．指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。
2．条件转移指令执行时所依据的条件来自( B )。
A．指令寄存器 B．标志寄存器C．程厣计数器 D．地址寄存器指令寄存器用于存放当前正在执行的指令：程序计数器用于指示欲执行指令的地址；地址寄存器用于暂存指令或数据的地址；程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时，需对程序状态字寄存器的内容进行测试，判断是否满足转移条件。
3．在CPU的寄存器中，( C )对用户是透明的。
A．程序计数器 B．状态寄存器C．指令寄存器 D．通用寄存器指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的4．程序计数器(PC)属于( B )。
A．运算器 B．控制器C．存储器 D． ALU控制器是计算机中处理指令的部件，包含程序计数器。
5． CPU中的通用寄存器，( B )。
A．只能存放数据，不能存放地址B．可以存放数据和地址C．既不能存放数据，也不能存放地址D．可以存放数据和地址，还可以替代指令寄存器通用寄存器供用户自由编程，可以存放数据和地址。
而指令寄存器是专门用于存放指令的寄存器，是专用的，不能由通用寄存器代替。
6．指令周期是指( C )。
A． CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C． CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间指令周期包括取指和执行的时间。
7．以下叙述中错误的是( B )。
A．指令周期的第一个操作是取指令B．为了进行取指操作，控制器需要得到相应的指令C．取指操作是控制器自动进行的D．指令执行时有些操作是相同或相似的取指操作是自动进行的，控制器不需要得到相应的指令8．以下叙述中，错误的是( B )。
第5章 5.4-5.8中央处理器(白中英)
…
操作控制
…
P字段
…
下址字段
顺序控制
【例5.1】 设微地址寄存器有8位（μA7～μA0），“取指”微指令的 微地址为0000 0000，修改微地址时可通过触发器的强置端S将其置 1。现有三种情况：（1）执行“取指”微指令后，微程序按IR的 OP字段（IR5～IR2）进行16路分支；（2）执行条件转移指令的微 程序时，按进位标志C的状态进行2路分支；（3）执行控制台指令 的微程序时，按IR0，IR1 的状态进行4路分支。可修改的微地址是 μA7～μA2，请按多路转移方法设计微地址转移逻辑
5.5.3.逻辑思想
由门电路和触发器构成的复杂树形网络组成， 用以产生执行指令的一系列微操作信号。
微操作控制信号 MC1
…
组合逻辑线路 N
MCn
B1 Bj
指令 译码器ID
…
I1
…
Im M1 指令寄存器IR
启动 停止 时钟 复位
…
Mi
T1
…
Tk
节拍电位/节拍脉冲发生 器
图5.17 组合逻辑控制器框图
算法： 两个一位BCD码之和。
大于9时，和数必须加6修正，并产生十进制进位。 不大于9时，和数不必修正，且无十进制数的进位。
第一条微指令的二进制编码是
000 000 000 000 11111 10 0000
RD PC→AR→ABUS IBUS→IR，PC+1
0000
0000 P1
第二条微指令的二进制编码是
2)多路转移方式 [下址字段方式（断定方式）] 一条微指令具有多个转移分支的能力称为多路转移。在多路 转移方式中后继微地址的产生： 当微程序不产生分支时，后继微地址直接由微指令的顺序控 制字段给出； 当微程序出现分支时，有若干“后选”微地址可供选择：即 按顺序控制字段的“判别测试”标志和“状态条件”信息来选择 其中一个微地址。 “状态条件”有n位标志，可实现微程序2的n次方路转移，涉 及微地址寄存器的n位 。
中央处理器--l练习题
第五章中央处理器一、填空题1、目前CPU包括控制器、运算器和cache。
2、CPU的四个功能是：指令控制、操作控制、时间控制、数据加工。
3、CPU中，保存当前正在执行的指令的寄存器为指令寄存器IR，保存下一条指令地址的寄存器为程序计数器PC，保存CPU访存地址的寄存器为内存地址寄存器MAR。
4、CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常用若干个机器周期来表示，而后者又包含若干个时钟周期。
5、运算器进行的全部操作都是由控制器发出的控制信号来指挥的，所有它是执行部件。
6、在程序执行过程中，控制器控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
7、顺序执行时PC的值自动加1，遇到转移和调用指令时，后续指令的地址是从指令寄存器的地址字段取得的。
8、CPU中用于存放当前正在执行的指令并为指令译码器提供信息的部件是指令寄存器IR。
9、状态寄存器是由各种状态标志位拼成的寄存器，如进位标志、溢出标志等。
10、控制器由于设计的方法的不同可分为组合逻辑控制器和微程序控制器。
11、控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。
12、控制器发出的控制信号是空间因素和时间因素的函数，前者是指操作在什么条件下进行，后者是指操作在什么时候进行。
13、在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的微程序（微指令序列）的过程。
14、组合逻辑控制器又称为硬连线控制器，是由门电路组成的，它可以根据不同的指令产生不同的控制信号。
15、微程序控制器的核心部件是存储微程序的控制存储器，它一般是由只读存储器构成。
16、由于数据通路之间的结构关系，微操作可分为相容性和相斥性两种。
17、微程序入口地址是译码器根据指令的操作码产生的。
18、微指令的编码表示法是把一组相斥的微指令信号编码在一起。
19、微指令执行时，产生后续微地址的方法主要有：直接由微指令的下地址字段指出、根据机器指令的操作码形成。
第5章习题答案
习题51、中央处理器有哪些基本功能？由哪些基本部件组成？2、什么是指令周期、CPU周期和时钟脉冲周期？三者有何关系？3、参见图5.1所示的数据通路。
画出存数指令“STOI Rs，(Rd)”的指令周期流程图，其含义是将源寄存器Rs的内容传送至(Rd)为地址的主存单元中。
4、参见图5.13所示的数据通路。
画出取数指令“LDA (Rs)，Rd”的指令周期流程图，其含义是将(Rs)为地址的主存单元的内容传送至目的寄存器Rd。
标出相应的微操作控制信号序列。
5、参见图5.15所示的数据通路。
画出加法指令“ADD Rd，(mem)”的指令周期流程图，其含义是将Rd中的数据与以mem为地址的主存单元的内容相加，结果传送至目的寄存器Rd。
6、假设CPU结构如图5.56所示，其中有一个累加寄存器AC、一个状态条件寄存器和其它4个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
要求：(1)标明图中a、b、c、d这4个寄存器的名称；(2)简述指令从主存取出到产生控制信号的数据通路；(3)简述数据在运算器和主存之间进行存/取访问的数据通路。
图5.56 CPU结构图7、简述程序与微程序、指令与微指令的区别。
8、微命令有哪几种编码方法，它们是如何实现的？9、简述机器指令与微指令的关系。
10、某机的微指令格式中有10个独立的控制字段C0～C9，每个控制字段有Ni个互斥控制信号，Ni的值如下：请回答：(1)如果这10个控制字段，采用编码表示法，需要多少控制位？(2)如果采用完全水平型编码方式，需要多少控制位？11、假设微地址转移逻辑表达式如下：μA4=P2·ZF·T4μA3=P1·IR15·T4μA2=P1·IR14·T4μA1=P1·IR13·T4μA0=P1·IR12·T4其中μA4～μA0为微地址寄存器的相应位，P1和P2为判别标志，ZF为零标志，IR15～IR12为指令寄存器IR的相应位，T4为时钟脉冲信号。
第五章 中央处理器
单选题1、一般机器周期的时间是根据（）来规定的。
∙主存中读取一个指令字的时间∙主存中读取一个数据字的时间∙主存中写入一个数据字的时间∙主存中读取一个数据字的时间正确答案：A2、存放微程序的控制存储器称为：∙高速缓冲存储器∙控制存储器∙虚拟存储器∙主存储器正确答案：B3、计算机操作的最小时间单位是：∙时钟周期∙指令周期∙CPU周期∙微指令周期正确答案：A4、以下叙述中正确描述的句子是：∙同一个CPU周期中，可以并行执行的微操作叫相容性微操作∙同一个CPU周期中，可以并行执行的微操作叫相交性微操作∙同一个CPU周期中，可以并行执行的微操作叫相斥性微操作∙同一个CPU周期中，可以并行执行的微操作叫排他性微操作正确答案：A5、在CPU中跟踪指令后继地址的寄存器是：∙MAR∙PC∙IR∙PSW正确答案：B6、同步控制是:∙只适用于CPU控制的方式∙只适用于外围设备控制的方式∙由统一时序信号控制的方式∙所有指令执行时间都相同的方式正确答案：C7、下列部件中不属于控制器的是：∙IR∙操作控制器∙PC∙PSW正确答案：D判断题8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。
∙对∙错正确答案：对9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。
∙对∙错正确答案：对10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。
∙对∙错√恭喜！答对啦11、程序计数器用于存放CPU正在执行的指令的地址。
∙对∙错正确答案：错12、地址寄存器用于存放当前执行的指令码，供进行指令译码。
∙对正确答案：错13、时钟周期是CPU处理操作的最大时间单位。
∙对∙错正确答案：错14、并发性指两个或两个以上事件在同一时间间隔内发生。
∙对∙错正确答案：对15、微程序控制器的优点：规整性、灵活性、可维护性强。
∙对∙错正确答案：对16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。
《计算机科学导论》第五章课后作业解答（个人版）
《计算机科学导论》第五章课后作业解答（个⼈版）1.计算机由哪三个⼦系统组成？CPU、主存和输⼊/输出⼦系统。
2.CPU由哪⼏个部分组成？算术逻辑单元（ALU），控制单元和⼀系列寄存器。
3.ALU的功能是什么？算术逻辑单元负责算术、移位和逻辑运算。
4.控制单元的功能是什么？控制单元控制各个⼦系统的操作。
5.主存的功能是什么？存储数据和程序指令。
6.定义RAM、ROM、SRAM、DRAM、PROM、EPROM和EEPROM。
存储器的类型主要有两种：RAM和ROM。
RAM：随机存取存储器是计算机中主存的主要部分。
可以使⽤存储单元地址来随机存取⼀个数据项，⽽不需要存取位于它前⾯的所有数据项。
⽤户可对其读写，且具有易失性。
ROM：和RAM⼀样，可能随机存取。
该存储器的内容是由制造商写进去的。
⽤户只能读不能写，具有⾮易失性。
SRAM：静态RAM通过使⽤传统的触发器门电路来保存数据，存取速度⾼，但价格昂贵。
DRAM：动态RAM通过使⽤电容器来保存数据，存取速度稍慢，但价格便宜。
PROM：可编程只读存储器在计算机发货时是空⽩的，⽤户可借⽤⼀些特殊的设备将程序存储在上⾯，之后就⽆法再次重写了。
EPROM：可擦除的可编程只读存储器，⽤户需要⽤⼀种可以发出紫外光的特殊仪器对其重写，在重写之前还得拆下来再重新安装。
EEPROM：电可擦除的可编程只读存储器，重写时⽤电⼦脉冲即可，⽆需从计算机上下来。
7.⾼速缓冲存储器的作⽤是什么？提⾼CPU存取内存中数据的速度。
8.描述⼀下磁盘的物理组成？磁盘由⼀张张磁⽚叠加⽽成。
这些磁⽚由薄磁膜封装起来。
信息通过盘上每⼀个磁⽚的读/写磁头读写磁介质表⾯来进⾏读取和存储。
9.磁盘和磁带表⾯是怎样组织的？磁盘的盘⾯被划分成磁道，每个磁道⼜分成若⼲个扇区，磁道间通过磁道内部间隔隔开，扇区之间通过扇区内部间隔隔开。
磁带在宽度上可分为9个磁道，磁道上的每个点可分别存储1位的信息，同时垂直切⾯的9个点可以存储8位的信息，另外的1位⽤于错误检测。
N计算机硬件基础第5章习题参考答案
计算机硬件基础第五章习题的参考答案1．选择题(1)通常在外设接口中，往往有( D )端口才能满足和协调外设工作要求。
A）数据 B）数据、控制 C）控制、缓冲D) 数据、控制、状态(2)独立I/O端口的编址方式中，端口地址范围是(C)。
A） 0-128 B）00-FFH C）0000-FFFFH D) 000-FFFH注：16进制要用字母H后缀结尾(3)8259A是 ( C )。
A）可编程控制器B）总线仲裁器C）可编程中断控制器 D) 可编程DMA控制器(4)微处理器与外设传送数据过程中，只需要硬件完成而不需要软件支持的方式是：（ A ）。
A）DMA B）无条件 C）查询 D) 中断(5)在程序控制方式传送中，（ A ）传送可以提高系统的工作效率。
A）中断B）无条件 C）查询 D)前三项(6)采用条件传送方式时，必须要有( C )。
A）中断逻辑B）请求信号C）状态端口 D)类型号前三项(7)下面哪一个中断的优先级最高：（ A ）。
A）NMI中断B）INTR中断 C）单步中断 D)断点中断注：这里“端点中断”应该为“断点中断”。
这道题目出的得不合适，属于概念混淆。
中断优先级只在“硬件中断”里比较才有意义。
前两个属于硬件中断，后两个属于软件中断。
NMI代表不可屏蔽中断， INTR属于可屏蔽中断(8)用DMA方式传送数据时，是由( C )控制的。
A）CPU B）软件C）硬件控制器 D) CPU+软件(9)传输数据时，占用CPU时间最长的方式是（ A ）。
A）查询B）中断 C）DMA D) IOP注：不知道这个IOP的含义。
应该是查询。
(10)微处理器从启动外设直到外设就绪的时间间隔内，一直执行主层（程）序，直到外设要求服务时才终止，此种传送方式是（ C ）。
A）DMA D)无条件 C）中断 D）查询2．简答题(1)计算机输入/输出接口的基本功能是什么？答：1)速度匹配2)格式转换3)类型转换4)时序匹配5)传送消息6)设置中断7)译码选择。
计算机组成原理第五章部分课后题答案
计算机组成原理第五章部分课后题答案常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址·I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备与主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。
·I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。
I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。
·程序直接控制方式：也称查询方式，采用该方式，数据在CPU和外设间的传送完全靠计算机程序控制，CPU的操作和外围设备操作同步，硬件结构简单，但由于外部设备动作慢，浪费CPU时间多，系统效率低。
·程序中断方式：外设备准备就绪后中断方式猪肚通知CPU，在CPU相应I/O设备的中断请求后，在暂停现行程序的执行，转为I/O 设备服务可明显提高CPU的利用率，在一定程度上实现了主机和I/O设备的并行工作，但硬件结构负载，服务开销时间大·DMA方式与中断方式一样，实现了主机和I/O设备的并行工作，由于DMA 方式直接依靠硬件实现贮存与I/O设备之间的数据传送，传送期间不需要CPU程序干预，CPU可继续执行原来的程序，因此CPU利用率和系统效率比中断方式更高，但DMA方式的硬件结构更为复杂。
比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。
·程序查询方式：主要用于CPU不太忙且传送速度不高的情况下。
无条件传送方式作为查询方式的一个特例，主要用于对简单I/O设备的控制或CPU明确知道外设所处状态的情况下。
·中断方式：主要用于CPU的任务比较忙的情况下，尤其适合实时控制和紧急事件的处理· DMA方式（直接存储器存取方式）：主要用于高速外设进行大批量数据传送的场合。
第五章 中央处理器 练习题答案
A. 垂直型微指令采用较长的微程序结构 去换取较短的微指令结构；
B.垂直型微指令采用较短的微程序结构 去换取较长的微指令结构。
精选2021版课件
7
13.与微指令的指令周期对应的是（B）。 A. 指令周期； B. 机器周期； C. 节拍周期； D. 时钟周期。 14.状态寄存器用来存放（D）。 A. 算术运算结果； B. 逻辑运算结果； C. 运算类型； D. 算术、逻辑运算及测试指令的结果状
A.译码器；
B.判断程序；
C.指令；
D.时序信号。
精选2021版课件
11
20.以下说法错误的是（C）。 A.控制器的控制方式反映了时序信号的定
时方式； B.同步控制方式的特点是系统有一个统一
的时钟，所有的控制信号均以此为依 据； C.异步控制方式中有集中的时序信号产生 及控制部件； D.联合控制方式是同步和异步控制方式的 结合。
（ A）。 A.控制器； B.存储器； C.运算器； D.外设。
精选2021版课件
14
25.计算机主频的周期是指（A）。 A.时钟周期；B.指令周期；C.存取周期。 26.一个节拍信号的宽度是指（C）。 A.指令周期；B.机器周期；C.时钟周期。 27.在取指令操作之后，程序计数器中存
放的是（C）。 A.当前指令的地址； B.程序中指令的数量； C.下一条（顺序执行的）指令的地址。
态。
精选2021版课件
8
15.CPU内通用寄存器的位数取决于（B）。
A.存储器容量； B.机器字长；
C.指令的长度； D.CPU的引脚数。
16.程序计数器属于（C）。
A.运算器；
B.存储器；
C.控制器；
《现代操作系统第四版》第五章答案
第五章输入/输出习题1.芯片技术的进展已经使得将整个控制器包括所有总线访问逻辑放在一个便宜的芯片上成为可能。
这对于图1-5 的模型具有什么影响？答：（题目有问题，应该是图1-6 ）在此图中，一个控制器有两个设备。
单个控制器可以有多个设备就无需每个设备都有一个控制器。
如果控制器变得几乎是自由的，那么只需把控制器做入设备本身就行了。
这种设计同样也可以并行多个传输，因而也获得较好的性能。
2.已知图5-1 列出的速度，是否可能以全速从一台扫描仪扫描文档并且通过802.1 lg 网络对其进行传输?请解释你的答案。
答：太简单了。
扫描仪最高速率为400 KB/Sec ，而总线程和磁盘都为16.7MB/sec ，因此磁盘和总线都无法饱和。
3.图5-3b 显示了即使在存在单独的总线用于内存和用于I/O 设备的情况下使用内存映射I/O 的一种方法，也就是说，首先尝试内存总线，如果失败则尝试I/O总线。
一名聪明的计算机科学专业的学生想出了一个改进办法：并行地尝试两个总线，以加快访问I/O 设备的过程。
你认为这个想法如何？答：这不是一个好主意。
内存总线肯定比I/O 总线快。
一般的内存请求总是内CPU 要一直等待I/O 总线完成，那存总线先完成，而I/O 总线仍然忙碌。
如果就是将内存的性能降低为I/O 总线的水平。
4.假设一个系统使用DMA 将数据从磁盘控制器传送到内存。
进一步假设平均花费t2ns 获得总线，并且花费t1ns 在总线上传送一个字（t1>>t2 ）。
在CPU 对DMA 控制器进行编程之后，如果（a）采用一次一字模式，（b）采用突发模式，从磁盘控制器到内存传送1000 个字需要多少时间？假设向磁盘控制器发送命令需要获取总线以传输一个字，并且应答传输也需要获取总线以传输一个字。
答：（a）1000 ×[(t1+t2)+(t1+t2)+(t1+t2)]；第一个(t1+t2) 是获取总线并将命令发送到磁盘控制器，第二个(t1+t2) 是用于传输字，第三个(t1+t2) 是为了确认。
1-3-4-5计算机组成原理课后习题答案
第一章计算机系统概论习题答案1、答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。
由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
3、答：机器语言由0、1代码组成，是机器能识别的一种语言。
汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
4、答：计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。
计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，即概念性的结构与功能特性，通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等等，大都属于抽象的属性。
5、答：特点是：(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内，并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数所在存储器中的位置(5) 指令在存储器内按顺序存放。
通常，指令是顺序执行的，在特定情况下，可根据运算结果或根据设定的条件改变执行顺序(6) 机器以运算器为中心，输入输出设备与存储器的数据传送通过运算器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章中央处理器习题参考答案
1．请在括号内填入适当答案。
在CPU中：
(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；
(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)；
(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：
3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，
T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环
型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关
系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：
T1 = C1·， T2 = ， T3 =
6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条
取控存容量为：241×32/8=964B
7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
下表列出各条指令所要求的模式控制码，其中y为二进制变量，F 为0或1任选。
试以指令码（A，B，H，D，E，F，G）为输入变量，写出控制参数M，S3，S2，S1，C的逻辑表达式。
解： M=G
S3=H+D+F
S2=1
C=H+D+(E+F)y
8．某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。
a-j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。
解：经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：
11.已知某机采用微程序控制方式，其控制存储器容量为512×48(位)。
微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。
请问:
（1）微指令中的三个字段分别应为多少位？
（2）画出围绕这种微指令格式的微程序控制器逻辑框图。
解：
（l）假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位；
又因为控存容量为512单元，所以下地址字段为9位，。
微命令字段则是：（48－4－9）= 35位。
（2）对应上述微指令格式的微程序控制器逻辑框图如下图所示。
其中微地址寄存器对应下地址
字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。
地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志
（某一位为1），其输出用于控制修改微地址寄存器的适当位数，从而实现微程序的分支转移（此例微指令的后继地址采用断定方式）。
12．今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。
请问：（1）流水线的操作周期应设计为多少？
（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那
么第二条指令要
推迟多少时间进行。
（3）如果在硬件设计上加以改进，至少需推迟多少时间？
解：
(1) 流水线的操作时钟周期 t应按四步操作中最长时间来考虑, 所以t=100ns；
(2) 两条指令发生数据相关冲突情况：:
ADD R1,R2,R3 ; R2+R3→R1
SUB R4,R1,R5 ; R1-R5→R4
两条指令在流水线中执行情况如下表所示:
ADD指令在时钟4时才将结果写入寄存器R1中, 但SUB指令在时钟3时就需读寄存器R1了，显然发生
数据相关，不能读到所需数据，只能等待。
如果硬件上不采取措施,第2条指令SUB至少应推迟2个
操作时钟周期，即t=2×100ns=200ns；
(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，
即t=100ns。
15．用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。
解：衡量并行处理器性能的一个有效参数是数据带宽（最大吞吐量），它定义为单位时间内可以产生
的最大运算结果个数。
设P1是有总延时T1的非流水处理器，故其带宽为1/T1。
又设Pm是相当于P1 m 段流水处理器延迟时间Tr，故Pm的带宽为1/（Tc+Tr）。
如果Pm是将P1划分成相同延迟的若干段形成的，则T1≈mTc 因
此P1的带宽接近于1/mTc，由此可见，当mTc>Tc+Tr满足时，Pm比P1具有更大的带宽。
16. 流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。
判断以下三组指令各存在哪种类型的数据相关。
(1) I1 LAD R1，A ； M（A）→R1，M（A）是存储器单元
I2 ADD R2，R1 ；（R2）+（R1）→R2
(2) I3 ADD R3，R4 ；（R3）+（R4）→R3
I4 MUL R4，R5 ；（R4）×（R5）→ R4
(3) I5 LAD R6，B ； M（B）→R6，M（B）是存储器单元
I6 MUL R6，R7 ；（R6）×（R7）→ R6
解：（1）写后读（RAW）相关；
（2）读后写（WAR）相关，但不会引起相关冲突；
（3）写后读（RAW）相关、写后写（WAW）相关
17．参考教科书图5.42所示的超标量流水线结构模型，现有如下6条指令序列：I1 LAD R1, B; M(B) → R1,M(B)是存储器单元
I2 SUB R2, R1; (R2)－(R1) → R2
I3 MUL R3, R4; (R3)×(R4) → R3
I4 ADD R4, R5; (R4)＋(R5) → R4
I5 LAD R6, A; M(A) → R6,M(A)是存储器单元
I6 ADD R6, R7; (R6)＋(R7) →R6
请画出：（1）按序发射按序完成各段推进情况图。
（2）按序发射按序完成的流水线时空图。
解：（1）
(2)。