DSP复习整理
DSP复习综合
1,什么是DSP？数字信号处理器也称为DSP芯片，是一种用于进行数字信号处理运算的微处理器，主要功能是实时快速的实现各种数字信号处理算法及各种复杂控制算法。
2，什么是增强型哈佛结构？程序存储空间和数据存储空间可以进行数据传输，即可以边读边写。
3，哈佛结构和冯诺依曼结构区分标准？哈佛结构：一种将程序指令存储和数据存储分开的，每个存储器独立编址，独立访问的并行存储结构。
冯诺依曼结构：一种将程序指令和数据存储器合在一起只是指向不同的物理地址的存储结构。
4，数字信号处理的硬件组成？5.什么是寄存器？一种特殊存储器，往往在CPU内部具有特殊功能的寄存器：（1）表明当前CPU的运行状态（2）可以暂存数据，即通用寄存器（3）寄存器可以作为片内外设的接口控制的存储器6.2812时钟系统的组成？P37分为1系统时钟2高速时钟3低速时钟4看门狗定时器5 锁相环PLL 6振荡器OSC7.看门狗模块的工作原理和作用？概念：能引起CPU复位的定时器原理：程序开始运行后看门狗定时器开始倒计数，每隔一段时间CPU发出复位指令让看门狗复位重新倒计数，如果看门狗计数器一直没有复位说明CPU程序没有正常工作从而引起系统复位作用：在发生软件故障时（单片机跑飞）将单片机复位的保护功能看门狗是一个能使CPU进行复位中断的定时器，看门狗定时器就是监事定时器，用来见识DSP程序的运行状态。
当系统进入不可预知的状态而造成“死机”时，看门狗定时器将产生一个复位操作，从而使DSP进入一个已知的起始位置重新运行。
看门狗的意义：防止软件死机8 什么是定时器？什么是捕获？什么是比较器？定时器：有固定的触发时钟源的计数器捕获：是定时器的一个附加功能，通过上升沿或者下降沿产生中断，记录事件发生和结束时刻的定时器数值换算出频率和脉宽等比较器：是定时器的一个附加功能，将定时器的当前值与设定值进行比较相等时产生中断事件（例如周期固定，占空比可调的PWM波等9.什么是SPI，uart串口通信同步串行通信（例如SPI等）通信双方以共同的时钟源来发送或者接收数据2数据以串行的方式在AB 双方发送和接收异步串口通信（例如uart）通信双方以同样的频率进行通信，2 AB双方的频率由各自的时钟源决定3数据以串行的方式在AB 双方发送和接收10.DSP结构特点（DSP为什么运行速度快；DSP和单片机比较有什么区别）？（1）哈佛结构DSP芯片采用增强型的哈佛结构，即数据存储器和程序存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。
DSP复习要点
DSP复习要点第一章：1.DSP 技术应用非常广泛，例如：移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒（SET-TOP-BOX ）、飞机驾驶模拟器、全球定位系统（GPS ）、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测；天气预报，地震预报，地震探矿；风动试验；数字化士兵，数字化战争；高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有：AD 公司、AT&T 公司（现在的Lucent 公司）、 Motorola 公司、TI 公司（美国德州仪器公司）、NEC 公司。
3. 3. DSP 芯片，也称数字信号处理器，是一种具有特殊结构的微处理器。
DSP 芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP 指令，可以用来快速的实现各种数字信号处理算法。
4.冯·诺伊曼（Von Neuman ）结构该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
5. 哈佛（Harvard ）结构该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
6. DSP 芯片的特点：7. 根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP 划分为定点DSP 和浮点DSP 两类。
7. 一般来说，选择DSP 芯片时应考虑的重要因素：运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。
DSP复习资料
DSP复习资料1、DSP 芯⽚的结构？答：DSP 是改进的哈佛结构 (80C51是哈佛结构)。
冯．诺依曼结构与哈佛结构的区别是地址空间和数据空间分开与否。
冯诺依曼结构数据空间和地址空间不分开，哈佛结构数据空间和地址空间是分开的。
哈佛结构的特点：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；使⽤独⽴的两条总线，分别作为CPU 与每个存储器之间的专⽤通信路径，⽽这两条总线之间毫⽆关联。
改进的哈佛结构，其结构特点为：使⽤两个独⽴的存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存，以便实现并⾏处理；具有⼀条独⽴的地址总线和⼀条独⽴的数据总线，利⽤公⽤地址总线访问两个存储模块（程序存储模块和数据存储模块），公⽤数据总线则被⽤来完成程序存储模块或数据存储模块与CPU 之间的数据传输，改进的哈佛结构在哈佛结构的基础上⼜加以改进，即使得程序代码和数据存储空间之间也可以进⾏数据的传送。
TMS320LF2407A 采⽤改进的哈佛结构，芯⽚内部具有六条16位总线，即程序地址总线（PAB ）、数据读地址总线（DRAB ）、数据写地址总线（DWAB ）、程序读总线（PRDB ）、数据读总线（DRDB ）、数据写总线（DWEB ），其程序存储器总线和数据存储器总线相互独⽴，⽀持并⾏的程序和操作数寻址，因此CPU 的读/写可在同⼀周期内进⾏，这种⾼速运算能⼒使⾃适应控制、卡尔曼滤波、神经⽹络、遗传算法等复杂控制算法得以实现。
结构⽰意图如下：2、什么是流⽔线技术？DSP 是不是具有流⽔线技术(pipeline) ？答：流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
计算机在执⾏⼀条指令时，总要经过取指、译码、取数、执⾏运算等步骤，需要若⼲个指令周期才能完成。
流⽔线技术是将各指令的各个步骤重叠起来执⾏，⽽不是⼀条指令执⾏完成之后，才开始执⾏下⼀条指令。
DSP.期末复习整理
一.C54X的结构片内有一组程序总线和三组数据总线程序总线（PB）：传送取自程序存储器的指令代码和立即操作数。
数据总线（CB、DB 和 EB）：CB和DB传送读自数据存储器的操作数，EB传送写到数据存储器的数据。
CB：双数据读、长数据读（32位）读高16位DB:单数据读、双数据读、长数据（32位）读低16位、外设读地址总线（PAB、CAB、DAB 和EAB）：传送执行指令所需的地址。
16位地址总线：可寻址的地址空间216 = 26*210 = 64 K16位数据总线：存储单元的字宽为16位哈佛结构特点：1)多组总线连接CPU和各单元电路2)并行工作总线结构3)取指令和取操作数同时进行4)结构较复杂/成本较高如何操作通用I/O引脚XF和BIO1.输出引脚XF: 用于发信号。
SSBX XF ；引脚XF 置1RSBX XF ；引脚XF 清0输入引脚：接收信号哈佛结构示意图BIOBIOXC 2，BIO ; If 为低，Then执行接着的1条双字指令或2条单字指令Else接着执行2条NOP指令外？数据存储器页DP的意义？CPU寄存器和外围电路寄存器的名称、地址及其•程序存储空间片内64K字片外16根216（20根220）•数据存储空间片内64K字片外64K64K字的I/O空间片外DP值是从0~511，以DP为基准的直接寻址把存储器分成512页，7位的dma范围从0~127，每页有128个可访问的单元。
3.CPU电路单元的组成、累加器A和B的结构、二者的差别是什么？乘法器的输组成.40位算术逻辑运算单元（ALU）.2个40位累加器A和B.移位-16～30位的桶形移位寄存器.乘法器/加法器单元.比较和选择及存储单元（CSSU）.指数编码器.CPU状态和控制寄存器累加器A和B的位结构相同作用：乘法器/加法器的源、目的寄存器，还可用于并行运算累加器Ａ和Ｂ的区别：A bit32~16可用作乘法器输入源乘法器的输入源：XM: YM:(1) T寄存器(1) CB上操作数(2) DB 上操作数(2) DB上操作数(3) A的bit32~16 (3) A 的bit32~16(4) PB上操作数乘法器的输出去向：乘法器输出至加法器XA；乘加结果送A 或B⑴片内外设电路单元的组成通用I/O引脚定时器时钟发生器软件可编程等待状态发生器可编程分区开关主机接口串行口⑵定时器的作用、定时器定时周期的计算方法和初始化设置方法。
DSP复习——精选推荐
DSP复习第⼀章1、什么是定点DSP 芯⽚和浮点DSP 芯⽚？各有什么优缺点？2、数据的定标⽅法，（16位数的Q 表⽰法或Qm.n 表⽰法）。
3、定点数的加/减法、乘法的运算。
P8X=0.125表⽰成Q0.15为F000H ，表⽰成Q3.12FE00H第⼆章1、C54x DSP 的CPU 包括哪些内容？（1）40位算术逻辑单元（2）两个40位的累加器（3）桶型移位寄存器（4）乘法器/加法器（5）⽐较、选择和存储单元（6）指数编码器（7）CPU 状态和控制寄存器（8）寻址单元2、TMS320C5402 DSP 芯⽚的⽚内外围有哪些？3、TMS320C54x 的总线有何特点，主要包括哪些总线，它们的功能是什么？4、熟练掌握TMS320C5402存储器的配置。
第三章1、以下指令各采⽤什么寻址⽅式，以及指令执⾏的功能是什么：（1）LD #10H ，4，A（2）stl A ，*（1000h ）（3）；CPL=0，DP=20h ，sp=10hAdd @5，a（4） MAC *AR2+,*AR3+,A(5) MVMM AR2，AR72、掌握循环寻址和位码倒序寻址的功能3、’C54x DSP 有哪些重复操作？各有什么优点？4、写出计算201i i y x ==∑的主要汇编程序，并给程序添加注释，画出程序的流程图。
5、编写计算)9.0(*)3.0(6.0*)2.0(8.0*1.0--+-+=y 程序段。
5、本章所有的例题要掌握。
第四章1、简述DSP 汇编程序（汇编器、C 语⾔编译器）的段 .bss 、data 、sect 、text 、usect 各包含什么内容？2、说明以下C54x 伪指令的作⽤.end, .word, .ref, .global, .mmregs, .bss, .sect, .def, .usect, .copy, .include, .asg .set 3、写出计算∑==71i i i x a y 的主要汇编程序，并给程序添加注释。
DSP期末复习整理
DSP期末复习整理第⼀章绪论1.1 DSP的基本概念1.2.2 DSP芯⽚的特点1) 采⽤哈佛结构2) 采⽤多总线结构3) 采⽤流⽔线结构4) 具有专⽤的硬件乘法-累加器5) 具有特殊的寻址⽅式和指令6) ⽀持并⾏指令操作7) 硬件配置强，具有较强的借⼝功能8) ⽀持多处理器结构1.2.3 DSP芯⽚的分类1）按照数据格式的不同DSP芯⽚可以划分为：定点DSP芯⽚和浮点DSP芯⽚2）按照字长⼤⼩的不同，DSP芯⽚可以划分为：16位、24位、32位3）按照不同⽣产⼚家的产品系列划分，有TI公司的TMS320系列ADI公司的Blackfin、SHARC、TigerSHARCA系列飞思卡尔公司的MSC系列习题1.2简述DSP系统组成1.3DSP芯⽚与普通单⽚机相⽐有什么特点1.5DSP芯⽚有哪些主要特点第⼆章TMS320C55x的硬件结构2.1 TMS320C55x的总体结构2.1.1 C55x CPU内部总线结构C55x CPU含有12组内部独⽴总线，即：程序地址总线（PAB）:1组，24位；程序数据总线（PB）: 1组，32位；数据读地址总线（BAB、CAB、DAB）：3组，24位；数据读总线（BB、CB、DB）：3组，16位；数据写地址总线（EAB、FAB）：2组，24位；数据写总线（EB、FB）：2组，16位。
2.1.2 C55x 的CPU组成C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接⼝单元（M单元）。
I单元包括32X16位指令缓冲队列和指令译码器。
此单元主要接收程序代码并负责放⼊指令队列，由指令译码器来解释指令，然后再把指令流传给其他的⼯作单元（P单元、A单元、D单元）来执⾏这些指令P单元包括程序地址发⽣器和程序控制逻辑。
此单元产⽣所有程序空间地址，并送到PAB总线。
A单元包括数据地址产⽣电路（DAGEN）、附加的16位ALU和1组寄存器，此单元产⽣读/写数据空间地址，并送到BAB、CAB、DAB总线。
DSP数字信号处理技术总复习(自己整理)
DSP处理器总复习第三章：处理器结构1.了解总线结构：PB CB DB EB PAB CAB DAB EAB◆程序总线（PB）◆三条数据总线（CB、DB、EB）CB、DB :数据读总线EB：数据写总线◆四条地址总线（PAB、CAB、DAB、EAB）2.了解CPU的内核：算数逻辑单元ALU；累加器ACCA,ACCB；桶形移位寄存器；乘加单元；比较选择和存储单元（CSSU）；指数编码器（EXP encoder）（P50）MAC *AR2+, *AR3+, A (只能用累加器A)3.掌握存储器组织结构：①注意引脚：PS,DS,IS,MSTRB,IOSTRB,MP/MC.以及位：OVLY,DROM的使用。
程序空间，数据空间，I/O空间。
PS非（程序存储的片选）：低电平有效外部总线和PB及PAB连通，CPU访问存放在外部存储器中的程序指令；DS非（数据存储的片选）：低电平有效，外部总线和数据总线连通IS非（I/O口的片选）：当CPU执行PORTR或PORTW指令时，IS非有效。
PMST处理器模式状态寄存器的三个位(MP/MC、OVL Y、DROM) 会影响存储器配置：☐MP/MC 决定是否将片上ROM存储器映射到程序空间⏹=0 微型计算机模式，片上ROM被映射到程序空间⏹=1 微处理器模式，片上ROM不被映射到程序空间⏹复位值：由MP/MC 引脚状态决定☐OVLY (RAM overlay)⏹=0 RAM不重叠，片上RAM只映射到数据空间⏹=1 RAM重叠，片上RAM同时映射到数据空间和程序空间⏹复位值：0☐DROM (Data ROM)⏹=0 片上ROM不被映射到数据空间⏹=1 片上ROM的一部分被映射到数据空间⏹复位值：0②CPU寄存器：重点掌握IMR,IFR,ST0,ST1,PMST, A,B,AR0~AR7,BK,BRC,SP其中ST0，ST1，PMST中各位的含义。
中断寄存器（IMR、IFR）：中断屏蔽寄存器，可用于屏蔽中断中断标志寄存器（IFR）状态寄存器ST0TC：测试/控制标志DP：数据存储器页指针C：借位标志状态寄存器ST1CPL：编译模式选择位XF：XF引脚状态控制位SXM：符号扩展模式位HM：保持模式CPU挂起位C16：双16运算使能位ASM：累加器移位模式处理器模式状态寄存器（PMST）:用于控制C54x DSP的存储器映射方式、存放中断向量表指针等●辅助计存器（AR0~AR7）:通过AR0~AR7访问数据空间中数据的方式被称为间接寻址方式●循环缓冲区大小寄存器（BK）ARAU单元使用16位循环缓冲区大小寄存器（BK）实现循环递增/递减寻址●块重复寄存器（BRC、RSA、REA）☐16位块重复计数寄存器（BRC）用于存放一个汇编语言代码块需要被重复执行的次数☐16位块重复起始地址寄存器（RSA）用于存放被重复程序块的起始地址☐16位块重复结束地址寄存器（REA）用于存放被重复程序块的结束地址CPU根据这三个寄存器的内容执行块重复指令●堆栈指针寄存器（SP）: DP和SP则用于直接寻址方式, SP同时也用于实现堆栈寻址☐存放的是系统堆栈的栈顶地址☐压栈和出栈指令就是通过SP指针实现的☐中断、TRAP、函数调用/返回和PUSHD、PUSHM、POPD以及POPM等指令都会使用SP进行堆栈操作⏹其中AR0~AR7、ARAU0、ARAU1、ARP、BK构成一个独立的逻辑模块实现包括循环寻址和位倒序寻址在内的各种间接寻址方式4.系统复位：IPTR,MP/MC,PC,INTM,IFR.☐IPTR被设置为1FFh☐MP/MC 位被设置为与MP/MC 引脚相同的状态若MP/MC =0，复位后CPU将从内部ROM开始读取指令执行若MP/MC =1，复位后CPU将读取外部程序存储器中的指令并执行☐PC被设置为FF80h，XPC被清零☐设置INTM = 1，即全局关闭可屏蔽中断☐设置IFR = 0000H☐一个内部同步复位信号被发给片上外设软件中断，硬件中断，非可屏蔽中断，可屏蔽中断。
DSP总复习
一、常用的DSP开发工具 硬件工具和软件平台
二、CCS集成软件的功能
重点介绍了CCS的应用 三、CCS开发DSP程序 主要讨论了软件开发的流程，包括DSP/BIOS 的基本使用方法。
第六章 C语言与汇编混合程序设计
本章主要介绍了利用C语言和汇编语言开发DSP软件的基
本特点和方法，了解 C语言和汇编相互嵌套的使用方法，
第七章 DSP应用系统的硬件设计与调试
本章主要介绍了以下几方面的内容：
典型DSP系统设计过程中应注意的主要问题 DSP基本系统设计 这里着重讨论了硬件系统的设计，介绍了各模块电路 设计的基本方法和特点。
基于DSP的视频监控方案的介绍
1、什么是中断？
CPU终止正在执行的程序，转去执行一个中断服务程序，待 处理完毕后，又返回到被终止的源程序处继续执行。
2、DSP中断分类 ① 可屏蔽中断
用户根据需要可用软件开放或禁止CPU响应硬件和软件中断。
② 非屏蔽中断
不能由用户用软件来屏蔽的中断。
3、中断处理的一般过程
中断源请求 CPU响应中断 保护现场
第四章 软件开发
本章主要介绍了利用汇编语言开发DSP系统软件的基
本方法和语法格式，包括汇编语言的基本语法格式和及其 相关指令。重点内容： 1、段定义伪指令 2、公共目标文件格式 3、汇编源程序的编辑、汇编和链接过程 基本了解汇编语言程序设计的基本方法，着重了解C 语言开发的基本方法。
第五章 DSP集成开发环境
丰富的片内资源—硬件配置功能强
2、DSP芯片的类型
浮点型：精度高，价格贵
① 按照数据格式 定点型：精度低，价格低
通用型：普通用途
② 按用途
DSP复习资料
1.DSP芯片的特点:采用数据总线和程序总线分离的哈佛结构; 采用多总线结构，可同时进行取指令和多个数据存取操作; 采用流水线技术; 配有专用的硬件乘法-累加器; 具有特殊的DSP指令; 快速的指令周期; 硬件配置强; 支持多处理器结构; 省电管理和低功耗DSP芯片的分类:按基础特性:静态DSP芯片和一致性DSP芯片;按用途通用型DSP芯片和专用型DSP芯片;按数据格式定点DSP和浮点DSP;发展趋势DSP内核结构进一步改善; 存储器构架; SOC; 实时; 嵌入式的趋势2.流水线操作:概念指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。
六个操作阶段预取指P; 取指F;译码D;寻址A;读数R;执行X；引入的好处:减少指令执行时间，增加处理器的处理能力;产生冲突原因及解决方法:一.CPU访问DARAM会发生流水冲突的情况：同时从同一存储块中取指令和读操作数；同时对同一存储块进行写操作和读第二操作数。
CPU可通过写操作延迟一个周期，或通过插入一个空操作来解决流水线冲突;二.流水线允许CPU多条指令同时寻址CPU资源，当一个CPU资源同时被一个以上流水线级访问时，可能导致时序上的冲突，其中，有些冲突可以由CPU通过延迟寻址的方法自动解决，由些需要安排指令或者插入空操作NOP指令加以解决。
利用保护性MMR的指令，自动插入等待周期，也可以避免发生冲突。
3.程序存存储空间的划分和配置：192K字的存储空间: 程序、数据、I/O存储空间;( 1 ) 程序存储空间定义在片内还是片外是由MP\MC和OVL Y决定的。
MP\MC=1称为微处理器模式4000~FFFFH片外存贮器MP\MC=0,称为微计算机模式4000~EFFFH片外存贮器FF00~FFFFH片上存贮器OVL Y为决定0000H~3FFFH程序存贮空间的片外、片外分配控制。
OVL Y=1,0000H~007FH保留，程序无法占用，0080H~3FFFH片内DARAM.OVL Y=0,0000H~3FFFFH片外程序存贮空间。
DSP（知识点+思考题）
DSP（知识点+思考题）DSP复习要点第⼀章绪论1、数的定标：Qn表⽰。
例如：16进制数2000H=8192，⽤Q0表⽰16进制数2000H=0.25，⽤Q15表⽰2、?C54x⼩数的表⽰⽅法：采⽤2的补码⼩数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果⾃动左移1位。
第⼆章CPU结构和存储器设置⼀、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建⽴的。
（1）、⼀组程序总线(PB)：传送从程序存储器的指令代码和⽴即数。
（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执⾏指令所需要的地址。
2、C54x DSP的CPU包括哪些单元？答:'C54X 芯⽚的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、⽐较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。
1）、累加器A和B分为三部分：保护位、⾼位字、地位字。
保护位保存多余⾼位，防⽌溢出。
2）、桶形移位寄存器：将输⼊数据进⾏0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在⼀个周期内完成⼀次17*17bit的乘法和⼀次40位的加法4）、⽐较选择和存储单元：⽤维⽐特算法设计的进⾏加法/⽐较/选择运算。
5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。
答：’C54x DSP的ST1，ST0，PMST的主要功能是⽤于设置和查看CPU的⼯作状态。
DSP技术 总复习
DSP芯片的发展 1. 制造工艺 早期DSP采用4m的NMOS工艺。现在的DSP芯片普遍 采用0.25m或0.18m亚微米的CMOS工艺。芯片引脚从原来 的40个增加到200个以上，需要设计的外围电路越来越少， 成本、体积和功耗不断下降。 2. 存储器容量 早期的DSP芯片，其片内程序存储器和数据存储器只有 几百个单元。目前，片内程序和数据存储器可达到几十K字 ，而片外程序存储器和数据存储器可达到16M48位和4G40 位以上。
2017年12月7日
12
4. 特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统中， 设计了一些完成特殊功能的指令。 如：MAC（乘法累加）指令，可在单周期内取两个操 作数相乘，并将结果加载到累加器。
2017年12月7日
13
6．快速的指令周期 由于采用哈佛结构、流水线操作、专用的硬件乘法器、 特殊的指令以及集成电路的优化设计，使指令周期可在20ns 以下。如：TMS320C54x的运算速度为100MIPS，即100百 万条/秒。 7．专用的数据地址发生器 在通用的微处理器中，产生数据的地址和进行数据处理 都是由同一个ALU工作，而在DSP处理器中，设置了专门的 数据地址发生器（DAG）来产生所需的数据地址。数据地 址的产生与CPU的工作并行，节省了CPU的时间，提高了信 号的处理速度。
了从存储器中读取指令的时间，因而大大提高了运行速度。
2017年12月7日
10
2．支持流水线操作
每条指令可通过片内多功能单元完成取指、译码、取操 作数和执行等多个步骤，实现多条指令的并行执行，从而在 不提高系统时钟频率的条件下减少每条指令的执行时间。
T1 T2 T3 T4
时钟
取指 译码 执行 M M+1 M+2 M+3
dsp复习提纲
NMI:
RETE NOP NOP NOP
;不可屏蔽中断
16
; 软件中断 SINT17 .space 4*16 ;软件中断使用较少，简单起见用0填充 SINT18 .space 4*16 SINT19 .space 4*16 SINT20 .space 4*16 SINT21 .space 4*16 SINT22 .space 4*16 SINT23 .space 4*16 SINT24 .space 4*16 SINT25 .space 4*16 SINT26 .space 4*16 SINT27 .space 4*16 SINT28 .space 4*16 SINT29 .space 4*16 SINT30 .space 4*16
可屏蔽中断包含：可以用软件来屏蔽或开放的硬件和软件中断（SINT15 ～SINT0）。 非可屏蔽中断包含：所有软件中断，两个外部硬件中断/RS、NMI。
TMS320C54x DSP处理中断分以下3个步骤： (1) 接收中断请求 通过软件（程序代码）或硬件（引脚或片内外设）请求挂 起主程序。如果中断源正在请求一个可屏蔽中断，则当中断被接收到时中断 标志寄存器（IFR）的相应位被置1。 (2) 应答中断 TMS320C54x DSP必须应答中断请求。如果中断是可屏蔽的， 则依定义条件的满足与否决定 DSP如何应答中断。如果是非屏蔽硬件中断和 软件中断，中断应答是立即的。 (3) 执行中断服务程序 一旦中断被应答，执行中断向量地址所指向的分支转 移指令，并执行中断服务程序。
14
/* TestXF.cmd 本例的链接命令文件*/ -e CodeStart /*程序入口，必须在程序中定义相应的标号*/ MEMORY { PAGE 0:PRAM: org=0100h len=0F00h /*定义程序存贮区，起始0100H，长度0F00H*/ } SECTIONS { .text:>PRAM PAGE 0 /*将.text段映射到page0的param区*/ }
DSP复习资料
DSP复习资料1、什么是数字信号处理器(DSP)？DSP 可以分为哪两类？a、数字信号处理器是⼀种专门⽤于实现各种数字信号处理算法的微处理器，通常可分为专⽤DSP和通⽤DSP两类。
b、⽤于实现某些特定数字信号处理功能的DSP 属于专⽤DSP。
什么是DSP？DSP：Digtal Signal Processing 数字信号处理技术典型的微处理器系统根据CPU特点，可以分为：1）通⽤单⽚机(Micro-controller) 8/16bit优点：成本低、体积⼩。
缺点：运算与扩展能⼒较弱。
编程：汇编、C语⾔。
2）PC及其兼容机(Micro-processor)缺点：成本⾼、体积⼤、实时性差。
优点：运算与扩展能⼒强，软件资源丰富。
编程：汇编及多种⾼级语⾔。
3）DSP（Digital Signal Processor）16/32bit特点：运算能⼒相当强、实时性、体积⼩、成本较低、功耗较低编程：汇编、C、C＋＋。
4）专⽤微处理器特点：使⽤简单，灵活性差，主要⽤于⼀些批量⽣产的产品。
如家⽤电器的智能控制、⼯业控制。
DSP: Digtal Signal Processor 数字信号处理器TI公司从80代初推出了全球第⼀款“数字信号处理器”TMS320C010，从此引发了⼀场“数字信号处理”⾰命。
我们现在所说的DSP，如果没有特殊说明，⼀般均指“数字信号处理器”。
2、DSP 芯⽚的主要特点有哪些？DSP 从结构上进⾏了优化，使其更适合于哪类运算，从⽽可以⾼速实现多种不同的数字信号处理算法？DSP的特点:在⼀个指令周期内可完成⼀次乘法和⼀次加法运算程序和数据空间分开，可以同时访问指令空间和数据空间⽚内具有快速RAM，通常可通过独⽴的数据总线在两块中同时访问具有低开销或⽆开销循环及跳转的硬件⽀持快速的中断处理和硬件I/O⽀持具有在单周期内操作的多个硬件地址产⽣器可以并⾏执⾏多个操作⽀持流⽔线操作，使取指令、译码、取操作数和执⾏指令等可以重叠执⾏。
DSP复习整理
1、DSP中2407芯片是16位。
2、DSP中根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。
若数据以定点格式工作的——定点DSP芯片，动态范围较小，编程需要考虑数据的动态范围和精度，但是功耗低、成本低。
若数据以浮点格式工作的——浮点DSP芯片，动态范围大，编程容易些，但是结构复杂，功耗较大。
3、2407采用改进的哈弗结构。
冯·诺伊曼(Von-Neumann)结构——程序存储器与数据存储器合为一体，单地址、数据总线，不能同时取指令和取操作数，易造成传输通道上的瓶颈现象。
哈佛(Havard)结构——程序空间和数据空间分开，各自有自己的地址总线和数据总线，能够同时取指和取操作数。
改进的哈佛结构——采用双存储空间,具有一条独立的地址总线和一条独立的数据总线。
特点为：①允许在程序空间和数据空间之间相互存储、传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性；②提供了存储指令的高速缓冲器（cache）和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。
4、片内存储器主要分为双访问RAM (DARAM)和单访问RAM (SARAM)。
双访问RAM (DARAM)：一个机器周期内可被访问2次:主相写数据到DARAM；而从相从DARAM读出数据。
从而大大提高运行速度。
该存储器空间主要用来保存数据，但是B0块也可以用来保存程序。
双访问随机存储器DARAM共544字，分为B0块-256字，B1块-256字，B2块-32字三块，只有B0块可以配置，B0块配置成数据存储器空间还是程序存储器空间，要由状态寄存器ST1的CNF位来决定：（1）CNF=1，B0映射到程序存储器空间；（2）CNF=0，B0映射到数据存储器空间。
单访问RAM (SARAM)：片内有2K字的单访问RAM（SARAM）,在一个机器周期内只能被访问1次。
DSP复习整理
第一章1.TI公司的DSP芯片概况1.TMS320C2000系列：称为DSP控制器。
适用于数字化控制的领域。
2.TMS320C5000系列: 16位定点DSP。
主要用于通信领域。
3.TMS320C6000系列：每秒执行90亿条指令，应用于数字通信和音视频技术。
第二章1.TMS320C55x的总体结构（填空题）P10C55x芯片由CPU、存储空间、片内外设组成不同芯片体系结构相同，具有相同的CPU，片上存储器和外围电路配置有所不同2.C55x CPU内部总线结构内部独立总线:12组程序地址总线（PAB）:1组,24位程序数据总线（PB）:1组,32位数据读地址总线（BAB、CAB、DAB）:3组,24位数据读总线（BB、CB、DB）:3组，16位数据写地址总线（EAB、FAB）:2组，24位数据写总线（EB、FB）:2组,16位。
3.C55x的CPU组成（基本功能）1.指令缓冲单元（I单元）组成: 32×16位指令缓冲队列和指令译码器。
功能:接收程序代码并放入指令缓冲队列;由指令译码器解释指令，再把指令流传给其它的工作单元2.程序流单元（P单元）组成: 程序地址发生器和程序控制逻辑功能: 产生所有程序空间地址，并送到PAB总线3.地址-数据流单元（A单元）组成:数据地址产生电路(DAGEN);附加16位ALU和1组寄存器功能：产生读/写数据空间地址，并送到BAB、CAB、DAB总线4.数据运算单元（D单元）组成: 1个40位的筒形移位寄存器（barrel shifter）; 2个乘加单元（MAC）;1个40位的ALU; 若干寄存器。
功能: CPU中最主要的部分，是主要的数据处理部件5.存储器接口单元（M单元）是CPU和数据空间或I/O空间之间传输所有数据的中间媒介4.C55x存储器配置存储空间：片内存储空间共有352KB（176K字）;外部存储空间共有16MB （8M字）支持的存储器类型：异步SRAM、EPROM；同步DRAM；同步突发SRAM特点：采用统一的程序/地址空间存储空间; I/O空间与程序/地址空间分开。
DSP复习总结
一．数字信号处理概述1．DSP的优势：可控性强，稳定度高，精度高，抗干扰性强，实现自适应性，数据压缩，大规模集成。
2．实时数字信号处理：信号处理速度必须大于等于输入信号更新的速度，而且信号输入到处理后输出的延迟必须足够的小实时取决因素：芯片速度，运算量（数据率，算法复杂度）3．DSP子系统实现方式：通用CPU，加速处理模块，单片机，专用DSP芯片，可编程FPGA 器件，通用可编程DSP芯片3．DSP系统典型处理方法：数据流处理。
块处理矢量处理4．定点与浮点DSP芯片定点：小数Xf转换为定点数Xd：Xd＝int（Xf×2Q）定点数Xd转换为小数Xf：Xf＝float（Xd×2－Q）0.25的Q15表示法——0.25×215＝8192＝0x20000x4623的Q15表示小数——17955×2－15＝0.547943第一位为符号位浮点：bit3bit3bit2bit2bit S e f浮点数＝(-1)S×2(e-127)×1.f-0.75＝-(0.11)2＝-(1.1)×2-1＝(-1)1×(1.1)×2(126-127)－0.75的IEEE单精度浮点格式数为：(BF400000)H5．DSPs芯片特点算数单元：硬件乘法器是DSPs区别于早期通用微处理起的重要标志多功能单元使DSP在单位时间内完成更多的操作，提高了程序执行速度总线结构：哈弗总线结构流水技术：是提高DSPs程序执行效率的另一个重要手段专用寻址单元：地址的计算不再额外占用CPU时间片内存储器：程序存储，数据存储，CACHE丰富的外设6．DSP处理器实现高速运算途径⏹硬件乘法器及乘加单元⏹高效的存储器访问⏹数据格式⏹零循环开销⏹多个执行单元⏹数据流的线性I/O⏹专门的指令集6．DSP评价方法：传统性能评价MIPS-----百万指令每秒MOPS-----百万操作每秒MFLOPS-----百万浮点操作每秒MACS-------乘加次数每秒完整应用评价核心算法评价7．选型依据：速度，精度，芯片资源，开发工具，支持多处理器，功耗与电源管理，成本。
DSP复习整理
1、DSP中2407芯片是16位。
2、DSP中根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。
若数据以定点格式工作的——定点DSP芯片，动态范围较小，编程需要考虑数据的动态范围和精度，但是功耗低、成本低。
若数据以浮点格式工作的——浮点DSP芯片，动态范围大，编程容易些，但是结构复杂，功耗较大。
3、2407采用改进的哈弗结构。
冯·诺伊曼(Von-Neumann)结构——程序存储器与数据存储器合为一体，单地址、数据总线，不能同时取指令和取操作数，易造成传输通道上的瓶颈现象。
哈佛(Havard)结构——程序空间和数据空间分开，各自有自己的地址总线和数据总线，能够同时取指和取操作数。
改进的哈佛结构——采用双存储空间,具有一条独立的地址总线和一条独立的数据总线。
特点为：①允许在程序空间和数据空间之间相互存储、传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性；②提供了存储指令的高速缓冲器（cache）和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。
4、片内存储器主要分为双访问RAM (DARAM)和单访问RAM (SARAM)。
双访问RAM (DARAM)：一个机器周期内可被访问2次:主相写数据到DARAM；而从相从DARAM读出数据。
从而大大提高运行速度。
该存储器空间主要用来保存数据，但是B0块也可以用来保存程序。
双访问随机存储器DARAM共544字，分为B0块-256字，B1块-256字，B2块-32字三块，只有B0块可以配置，B0块配置成数据存储器空间还是程序存储器空间，要由状态寄存器ST1的CNF位来决定：（1）CNF=1，B0映射到程序存储器空间；（2）CNF=0，B0映射到数据存储器空间。
单访问RAM (SARAM)：片内有2K字的单访问RAM（SARAM）,在一个机器周期内只能被访问1次。
DSP复习要点(精)
DSP复习要点重点：基本概念、基本原理第 1 章管理信息系统概述 1.1----1.41.掌握管理信息系统的定义- MIS的目标、组成、功能、支持的管理层次。
2.掌握MIS的性质-MIS和计算机应用的区别3.了解MIS的结构-概念结构、功能结构、软件结构、硬件结构4.掌握MIS的开发步骤及开发中应注意的问题第2章管理、信息和系统 2.1----2.31.了解管理理论2.掌握管理信息的定义和性质，以及数据和信息之间的关系3.掌握诺兰模型4.掌握系统的定义5.了解系统性能的评价标准第7章数据资源管理技术§7.2 文件组织1.掌握数据组织的层次（数据项、记录、文件、数据库）2.掌握数据的逻辑组织与数据的物理组织之间的数据传送3.掌握文件组织形式（顺序文件、索引文件、链表文件、倒排文件）§7.3 数据库系统（重点掌握）1.理解数据库技术发展的2个阶段（传统文件处理系统的缺点及数据库处理系统的优点）2.数据字典3.数据库模型4.数据库系统的三级体系结构5.掌握数据库设计步骤；6.掌握E-R图的绘制和关系模型。
第13章信息系统规划1.理解战略规划的含义及特点；2.信息系统规划方法（了解CSF和SST 、掌握BSP) 。
3.掌握BPR第14章信息系统的开发方法 14.2.41.掌握三种开发方法的基本思想（结构化开发方法、原型法、面向对象法）；2.掌握结构化系统开发方法的基本思想、开发步骤，并了解其优缺点；3.掌握系统开发生命周期的基本原理。
第15章系统分析（重点掌握） 15.1----15.61.掌握系统分析的主要内容；2.掌握业务流程分析的分析方法和分析工具；3.掌握数据流图、数据存储、数据字典的定义方法；4.理解U/C 矩阵的绘制、数据正确性分析、U／C 矩阵的求解。
理解系统功能划分方法；5.了解新系统逻辑方案的建立的主要内容。
第16章系统设计（重点掌握） 16.1----16.61.掌握系统设计的主要内容；2.了解系统总体设计的要求；理解模块（子系统）划分的原则；3.了解编码的目的及其主要的编码形式；4.掌握数据结构规范化理论(1NF、2NF、3NF)。
DSP复习资料
DSP复习资料1．美国德州仪器（TI）公司生产的TMS320系列芯片主推C2000系列，C5000系列，C6000系列，试分析这三种系列芯片的典型应用领域。
答：C2000系列面向工业产品控制，低价位；C5000系列面向通信类应用，性能好，低功耗，有利于便携式通信产品及其他仪器的推出；C6000系列面向高档次应用，如多媒体，图像处理及其他超高速处理场合。
2．数字信号处理的硬件实现可分为单片机实现和DSP实现，试对比分析两者各自主要的优点，缺点。
答：单片机：优点：接口性能好；缺点：总线结构是冯·诺依曼结构，系统复杂，特别是乘法运算速度慢；DSP：优点：哈佛总线结构，内部具有硬件乘法器等可以实现某些特定功能，具有很高的并行特性，专门的指令系统；缺点：灵活性差。
3．试分析冯·诺依曼结构与哈佛总线结构各自的特点。
答：冯·诺依曼结构：程序存储和数据存储共用一个存储空间。
编址依靠指令计数器提供的地址来区分是指向数据还是地址，只能串行执行，速度慢，数据吞吐量小；哈佛总线结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，允许直接在程序和数据之间进行信号传递，具有高速运算能力。
4．DSP区别于通用微处理器的重要标志？答：硬件乘法器。
5．简述定点DSP和浮点DSP的区别。
答：在定点DSP中，小数点的位置在一个数据字中是固定的。
而在浮点格式中，一个数据字被分成两部分，分别表示指数和底数，因此它所表示的数据的小数点随着指数的变化而浮动。
浮点格式所能表示的数据范围要比定点格式大得多，在大多数应用中都不需要特别考虑运算的溢出问题。
6. DSP中的地址产生单元－ARAU。
7.名词翻译：ARAU：辅助寄存器算术单元 Auxiliary Registers：辅助寄存器CALU：中央算术逻辑单元 Barrel shifter：桶型移位器Multiplier：硬件乘法器 Accumulator：累加器CSSU：比较、选择和存储单元8．TMS320C2000系列的内部总线结构？答：6条：其中是3条地址线，PAB程序地址总线，DRAB数据读地址总线，DWAB数据写地址总线；其他3条为PRDB程序读总线，DRDB数据读总线，DWEB数据写总线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章1.TI公司的DSP芯片概况1.TMS320C2000系列：称为DSP控制器。
适用于数字化控制的领域。
2.TMS320C5000系列: 16位定点DSP。
主要用于通信领域。
3.TMS320C6000系列：每秒执行90亿条指令，应用于数字通信和音视频技术。
第二章1.TMS320C55x的总体结构（填空题） P10C55x芯片由CPU、存储空间、片内外设组成不同芯片体系结构相同，具有相同的CPU，片上存储器和外围电路配置有所不同2.C55x CPU内部总线结构内部独立总线:12组程序地址总线（PAB）:1组,24位程序数据总线（PB）:1组,32位数据读地址总线（BAB、CAB、DAB）:3组,24位数据读总线（BB、CB、DB）:3组，16位数据写地址总线（EAB、FAB）:2组，24位数据写总线（EB、FB）:2组,16位。
3.C55x的CPU组成（基本功能）1.指令缓冲单元（I单元）组成: 32×16位指令缓冲队列和指令译码器。
功能:接收程序代码并放入指令缓冲队列;由指令译码器解释指令，再把指令流传给其它的工作单元2.程序流单元（P单元）组成: 程序地址发生器和程序控制逻辑功能: 产生所有程序空间地址，并送到PAB总线3.地址-数据流单元（A单元）组成:数据地址产生电路(DAGEN);附加16位ALU和1组寄存器功能：产生读/写数据空间地址，并送到BAB、CAB、DAB总线4.数据运算单元（D单元）组成: 1个40位的筒形移位寄存器（barrel shifter）; 2个乘加单元（MAC）;1个40位的ALU; 若干寄存器。
功能: CPU中最主要的部分，是主要的数据处理部件5.存储器接口单元（M单元）是CPU和数据空间或I/O空间之间传输所有数据的中间媒介4.C55x存储器配置存储空间：片内存储空间共有352KB（176K字）;外部存储空间共有16MB （8M字）支持的存储器类型：异步SRAM、EPROM；同步DRAM；同步突发SRAM特点：采用统一的程序/地址空间存储空间; I/O空间与程序/地址空间分开。
5.C55x的CPU结构存储器接口单元（M单元）；指令缓冲单元（I单元）；程序流单元（P单元）；地址数据流单元（A单元）；数据计算单元（D单元）；内部地址总线与数据总线6.地址总线与数据总线C55x的CPU总线1组32位程序总线：PB5组16位数据总线：BB、CB、DB、EB、FB6组24位地址总线：PAB、BAB、CAB、DAB、EAB、FAB特点：这种总线并行机构使CPU在一个机器周期内，能够读1次32位程序代码、读3次16位数据、写2次16位地址。
7.指令流水线（简答题）P23C55x的指令流水线分为两个阶段:第一阶段——取指阶段:从存储器取来32位指令包，将其存入指令缓冲队列（IBQ）中，并送48位指令包给第二流水阶段第二阶段——执行阶段:对指令进行译码，并完成数据访问和计算。
8.CPU寄存器p251.ST0_55、ST1_55和ST3_55都有两个访问地址；2. T3、RSA0L、REA0L和SP有两个访问地址；3.任何装入BRC1的指令将相同的值装入BRS1。
9.中断向量指针（IVPD，IVPH）p36DSP中断向量指针（IVPD）:16位，指向256字节的程序空间中的中断向量表（IV0～IV15和IV24～IV31），这些中断向量供DSP专用.主机中断向量指针（IVPH）:16位，指向256字节的程序空间中的中断向量表（IV16～IV23），这些中断向量供DSP和主机共享使用如果IVPD和IVPH的值相同，所有中断向量可能占有相同的256字节大小的程序空间；DSP硬件复位时，IVPD和IVPH都被装入到FFFFH地址处；IVPD和IVPH均不受软复位的影响在修改IVP之前应确保：INTM=1，即所有可屏蔽中断不能响应。
每个硬件不可屏蔽中断对于原来的IVPD和修改后的IVPD都有一个中断向量和中断服务程序。
10.调试中断使能寄存器（DBIER0，DBIER1）仅当CPU工作在实时仿真模式调试暂停时，这两个16位的调试中断使能寄存器才会使用11.保护地址(作用) p40为了支持把C54x的代码写入ST0、ST1和PMST12.存储器映射（访问格式、外扩空间）p51C55x的存储（数据/程序）空间采用统一编址的访问方法CPU读取程序代码时，使用24位地址访问相关字节;CPU读写数据时，使用23位地址访问相关字。
两种情况下地址总线上均为24位，只是数据寻址时地址总线上的最低位强制填充0。
C55x存储空间(总共为16M字节或8M字)的划分：128个主页面（0～127），每个主页面为64K字。
主页面0的前192个字节或96个字（00 0000h～00 00BFh）被MMR所占用。
外部扩展存储空间由CE[3:0]分为4个部分，每部分都可以支持同步或异步存储器类型。
13.DARAM与SARAM区别p51DARAM：双存取RAM，分为8个8K字节或4K字的块，每个8K字节的块每周期可以访问两次（两次读或一次读、一次写）。
DARAM可被内部程序总线、数据总线或DMA访问。
前4块DARAM可以被HPI访问。
SARAM：单存取RAM，分为24个8K字节或4K字的块，每个8K字节的块每周期只能访问一次（一次读或一次写）。
14.程序空间(读写) P53CPU使用24位宽的字节寻址从程序存储器读取指令。
地址总线是24位的，通过程序读数据总线一次可以读取32位的指令，指令中每8位占有一个字节地址。
15.I/O空间P55I/O空间和程序/数据空间是分开的，只能用来访问DSP外设上的寄存器对于I/O空间的读写是通过数据读总线DAB和数据写总线EAB进行的。
读写时要在16位地址前补0。
16.堆栈操作（哪几种堆栈）C55x支持两个16位堆栈，即数据堆栈和系统堆栈17.堆栈配置p56C55x提供了3种可能的堆栈配置一种配置使用快返回过程，另外两种使用慢返回过程（稍微看下其区别）18.快返回与慢返回过程的区别p57在于CPU怎样保存和恢复两个内部存储器（即程序计数器PC和一个循环现场寄存器的值。
在慢返回过程里，返回地址和循环现场保存在堆栈里（在存储器里），当CPU从子程序返回时，这些数据的恢复速度取决于访问存储器的速度。
在快返回过程里，返回地址保存在寄存器RETA中，循环现场保存在寄存器CFCT中。
用专门的32位装入和存储指令可同时读/写RETA 和CFCT.19.DSP处理中断的步骤（简答）（1）接收中断请求。
软件和硬件都要求DSP将当前程序挂起。
（2）响应中断请求。
CPU必须响应中断。
如果是可屏蔽中断，响应必须满足某些条件。
如果是不可屏蔽中断，则CPU立即响应。
（3）准备进入中断服务子程序。
CPU要执行的主要任务有：完成当前指令的执行，并冲掉流水线上还未解码的指令；自动将某些必要的寄存器的值保存到数据堆栈和系统堆栈；从用户实现设置好的向量地址获取中断向量，该中断向量指向中断服务子程序。
（4）执行中断服务子程序。
CPU执行用户编写的ISR。
ISR以一条中断返回指令结束，自动恢复步骤（3）中自动保存的寄存器值。
注意：1.外部中断只能发生在CPU退出复位后的至少3个周期后，否则无效；2.在硬件复位后，不论INTM位的设置和寄存器IER0、IER1的值如何，所有的中断都被禁止，直到通过软件初始化堆栈后才开放中断。
20.可屏蔽中断p60所有的可屏蔽中断都是硬件中断。
无论硬件何时请求一个可屏蔽中断，在一个中断标志寄存器里就有相应的中断标志置位。
该标志一旦置位，相应的中断还必须使能，否则不会得到处理。
21.不可屏蔽中断(有哪些) P63硬件中断/RESET；硬件中断/NMI；软件中断第三章1.寻址方式（填空题）1.绝对寻址方式：通过在指令中指定一个常数地址完成寻址2.直接寻址方式：使用地址偏移量寻址3.间接寻址方式：使用指针完成寻址2.绝对寻址方式p70。
自己瞄书3直接寻址方式p71DP直接寻址方式和SP直接寻址方式是相互排斥的，只能有一种方式存在。
通过设置ST1_55的CPL 位选择。
寄存器位直接寻址方式和PDP 直接寻址方式不受CPL 位的影响4.间接寻址方式p74。
自己瞄书5.数据存储器的寻址(看书上例子)p81三种寻址方式（绝对、直接、间接）都可以用于对数据存储器的寻址。
6.I/O 空间的寻址(选择or 填空)P83第四章1.COFF 文件的基本单元—段段（section ）是COFF 文件的基本单元。
一个段是一个占据存储器里连续地址的代码或者数据块，COFF 目标文件的每个段都是分开和不同的COFF 目标文件通常包括3个默认段，即.text 段，通常包含可执行代码.data 段，通常包含初始化数据.bss 段，通常为未初始化变量保留存储空间2.汇编器对段的处理汇编器有5条伪指令可以识别汇编语言程序的各个不同段.text 、.data 、.sect 创建初始化段 .bss 和.usect 创建未初始化段.sect 与.usect 创建自定义段和子段3.例4-1，段伪指令的使用。
(描述开辟的空间以及后面的图，一定要看哪！！！！)P1374.MEMORY 指令与SECTIONS 指令 p158 MEMORY 指令允许用户定义一个目标系统的存储器映射，可以命名存储器的各个部分，并且指定开始地址和大小。
SECTIONS 指令告诉链接器合成输入段为输出段，并且告诉链接器把这些输出段放在存储器的某个位置。
5.例4-19，链接器的使用。
P162 a.obj b.obj /*输入文件 */-o prog.out /* 用-o 参数指定输出文件名 */SECTIONSRAM .bss.data ROM.text .const .vectors 00h FF80h 分配到RAM 边界对齐在16字节的整倍数以0FF80h 为边界分配到ROM 分配到ROM{.text: load =ROM, run=800h.const: load=ROM.bss : load=RAM.vectors: load=FF80h.data: align = 16}图4—5显示了这个例子的存储器映射情况图4-5 段在存储器里的分配第六章1.定义各种数据类型时应注意如下规则：1.避免设int和long为相同大小2.对定点算法（特别是是乘法）尽量使用int数据类型。
用long类型作乘法操作数会导致调用运行时间库（run-time library）的程序3.使用int或unsigned int类型而非long类型来循环计数4.避免设char为8位或long为64位5.当所写代码用于多DSP目标系统中时，宜定义genetic类型。