第8章 CMOS基本逻辑单元

8.2.1 CMOS 互补逻辑

图8.11 CMOS 互补逻辑

反相器

与非门

或非门

综合逻辑门

(1) 基本的CMOS 与非门、或非门

图CMOS 与非门和或非门

CMOS 与非门：P 并N 串

CMOS 或非门：P 串N 并

CMOS 与非门、或非门的不同表示符号

NAND2 logic circuit.

NAND2 VTC analysis.

Layout of NAND2 for V M calculation.

Simplification of the series-connected

nFETs.

Simplification of parallel-connected

pFETs.

，仅使用另一输入端作开关转换时

NOR2 VTC construction.

按最佳噪容要求，无论是与非门还是或非门，最佳噪容条件为为了稳定输出高低电平，可在输入输出端分别加倒相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。

CMOS 集成门的输出缓冲级：输出特性与倒相器相同

B

A B A Y ⋅=+=带缓冲级的CMOS 与非门电路

带缓冲级的CMOS 或非门电路

B

A B A Y +=⋅=下图所示为带缓冲级的二输入端或非门电路。

静态CMOS 逻辑门具有以下特点

实现8个变量“与”的三种方案

用与或非门实现“异或”“同或”功能）

伪NMOS逻辑

(a) 与非门(b) 或非门

8.2.3 动态CMOS逻辑

()E

+

=简化电路

Z+

AB

C

D

NMOS传送晶体管传输门在传输高电平时，受到门导通阈电压的

传输门电路结

传输门导通电阻r=r||r，比传送晶体管导通电阻小。

CMOS传输门电路与表示

图传输门传输高电平过程

(2) 传输低电平

图传输门传输低电平过程

管为漏负载级（V=V），P管为源跟随器V

其分析过程与传输高电平时类似。

图九管CMOS传输门

3) 改进电路——九管CMOS传输门

一种改进的CMOS传输门电路如图所示。TG的

流水线式两相N-P CMOSφ逻辑级

CMOS电路低功耗的特点。

预充电鉴别逻辑(2) 与经典的静态CMOS逻辑相比，P-E逻辑的优缺点：优点：

•不需互补结构（每个输入端勿需P、N管搭配）。•无比电路，所有逻辑门可采用最小尺寸。

P-E逻辑的级联方式8.2.5 CMOS多米诺（Domino）逻辑

CMOS多米诺逻辑

图17

多米诺CMOS逻辑单元的级联

多米诺逻辑的级联方式

(多米诺逻辑可直接实现多级级联)

8.3 级联级的负载

影响门的电气和物理结构设计的因素

8.4.1 MOS管的串联和并联

串联方式工作时，相当于沟道长度增长并联方式工作时，等效为沟道宽度增大

8.4.3 源漏电容8.4.4 电荷的再分配

(MUX--Multiplexer )

多开关的一个典型）给P400F B A 图8.27

CMOS 结构的多路转换开关克服了NMOS 结构所存在的传输高电平阈值电压损耗和串联电阻大的问题，但晶体管数目增加了一倍。图8.27

图8.27

V 图8.27

8.7 RS 触发器

特性表实际上是一种特殊的真值表，它对触发

器的描述十分具体。这种真值表的输入变量（自变量）除了数据输入外，还有触发器的初态，而输出RS 触发器的状态转换图JK 触发器的状态转换图

T 触发器的状态转换图

N 阱

N 阱

N 阱

8.8.1 NMOS结构的时钟脉冲控制触发器

时，输入信号才会起作用。

同步RS触发器

结构的时钟脉冲控制触发器

8.9.2 CMOS D触发器

x接x

N阱N阱

N阱

Schmitt Trigger）

压，二者的差值称为回差。输出电平的变化滞后于输入，形成回环。

②与双稳态触发器和单稳态触发器A Y

我们知道，门电路有一个阈值电压，当输入

利用施密特触发器可以将非矩形波变