CMOS元器件及其模型
CMOS射频集成电路设计-CMOS射频IC器件模型
集成电路的设计和制作行业逐渐变成两个独立的产业方向,
出现了专门从事集成电路制造的代工厂(foundry)和无生产线
(fabless)的专业集成电路设 计公司。
CMOS射频IC器件模型
本书研究的芯片设计采用的是无生产线的集成电路设计
方法。所谓无生产线芯片设 计,是指设计者根据设计指标选
择某一种特定的工艺和代工厂,基于代工厂提供的工艺模 型
关于扩散电容Cd,有如下数学表示式:
其中,τT 为渡越时间(transittime)。
CMOS射频IC器件模型
2. 二极管线性模型
如果二极管工作在一个直流电压偏置点上,而且信号仅
在该点附近发生微小变化,就 引入了线性模型,即小信号模型
(small-signalmodel)。二极管线性模型通过偏置点(以 Q 表示)
signal工艺在第 五层金属(M5)和顶层金属(M6)之间又增加了
一层金属,通过降低金属之间氧化层厚度增 大电容值,该金属
与 M5之间形成的 MIM 电容约为1fF/μm2。图2-3给出了
CMOS工 艺的 MIM 电容的等效电路模型。
CMOS射频IC器件模型
图2-3 MIM 电容的等效电路模型
CMOS射频IC器件模型
通过引入基极 发射极扩散电容、基极 集电极扩散电容
(Cde、Cdc)以及二极管的结电 容(Cje、Cjc),可以将上述静态模
型修正为动态模型。图2-9(a)给出了动态埃伯斯 莫尔 模型。
对于射频工作条件下的电路,还要考虑引线电阻、电感以及
端点之间的分布电容, 如图2-9(b)所示。
CMOS射频IC器件模型
4)反向线性区(0<-UDS<UGD-UT0)
CMOS器件模型(课件2)
1
CMOS器件模型
一、无源器件结构介绍 二、简单的MOS大信号模型 三、MOS小信号模型 四、Spice Level 3 Model 五、HSpice仿真介绍
2
一、无源器件结构及模型
集成电路中的无源元件包括: 互连线、电阻、电容、电感、传输线等
3
互连线
互连线设计应该注意以下方面： 大多数连线应该尽量短 最小宽度 保留足够的电流裕量 多层金属 趋肤效应和寄生参数（微波和毫米波） 寄生效应
构；
11
(a)叉指结构电容和(b)MIM 结构电容
12
电容
平板电容公式 高频等效模型
C r0lw
d
自谐振频率 f0
品质因数 Q
f0
2
1 LC
f
< f0 / 3
13
集总电感
电感
单匝线圈版图
L 1.26a[ln(8a / w) 2（] pH）
a，w 取微米单位
14
多匝螺旋形线圈电感值计算公式为： L[ pH ] (ro ri )2 N 2 25.4(60ro 28ri )
18
微带线
(a)
(b)
典型微带线的剖面图(a)和覆盖钝化膜的微带线(b)
19
TEM波传输线的条件
w,
h
0
/(40
1/ r
2
)
GaAs衬底的厚度<200um
20
微带线
微带线设计需要的电参数主要是阻抗、衰减、无载 Q、波长、迟延常数。
阻抗计算
ZL
60 ln 8h w reff w 4h
五、Hspice仿真介绍
MOS晶体管的Netlist表达 M1 3 6 7 0 NCH W=100U L=1U
cmos电路和器件基本结构
cmos电路和器件基本结构CMOS电路和器件基本结构一、引言CMOS（亦称为互补金属-氧化物-半导体）电路是一种常用的逻辑电路，它由NMOS（N型金属-氧化物-半导体）和PMOS（P型金属-氧化物-半导体）两种互补型的MOSFET（金属-氧化物-半导体场效应晶体管）组成。
CMOS电路以其低功耗、高集成度和低电压操作等特点，在现代集成电路设计中得到广泛应用。
本文将介绍CMOS电路和器件的基本结构。
二、CMOS电路的基本结构1. NMOS器件NMOS器件由P型衬底上生长的N型沟道和两个掺入P型源极和漏极的P型扩散区组成。
沟道区域上方由一层薄的氧化硅（SiO2）作为绝缘层，上面再覆盖一层金属（通常为铝）作为电极。
当沟道区没有电压施加时，NMOS处于截止状态，导通状态需要在沟道区施加正电压。
2. PMOS器件PMOS器件与NMOS器件相反，由N型衬底上生长的P型沟道和两个掺入N型源极和漏极的N型扩散区组成。
沟道区域上方同样有一层氧化硅和金属电极。
当沟道区施加负电压时，PMOS处于导通状态，截止状态需要在沟道区施加正电压。
3. CMOS电路CMOS电路是通过将NMOS和PMOS器件相互串联或并联而构成的。
在CMOS电路中，NMOS器件的漏极与PMOS器件的源极相连，共同组成电路的输出端；NMOS器件的源极与PMOS器件的漏极相连，共同组成电路的输入端。
当输入信号施加到NMOS和PMOS器件上时，根据不同的输入信号电平，其中一个器件处于导通状态，另一个器件处于截止状态，从而实现电路的逻辑功能。
三、CMOS电路的工作原理CMOS电路的工作原理是基于MOSFET的三个重要特性：沟道截止、沟道饱和和门极电势控制。
当输入信号为低电平时，NMOS处于导通状态，PMOS处于截止状态，此时电路输出为高电平；当输入信号为高电平时，NMOS处于截止状态，PMOS处于导通状态，此时电路输出为低电平。
由于CMOS电路的输出仅在输入发生变化时才会改变，且输出信号的上升和下降均经过一个NMOS和一个PMOS器件，因此CMOS电路具有较低的功耗和较高的抗噪声能力。
模拟集成电路课件 第3章CMOS器件模型
为了更逼近耗尽电容的模型，把底面与周边分开
表3．2．1给出了当氧化层厚度为140A、Cox=24.7x10-4F/m2MOS器 件的CJ、CJSW、MJ和MJSW的值。 显然，在没有确定器件的几何尺寸之前，不知道源、漏和周边的 面积就无法准确模拟耗尽结电容。
但是为了进行设计，这些值可以假设。例如，可以考虑典型的源、 漏区为1．8μm乘5 um，于是对于VBX=0来说，n沟道和P沟道管 的CBX值分别为12.1 F和9.8F。
C1和C3是交叠电容
第三个重要的交叠电容是体和栅极的交叠而引起的。 这是在沟道边缘栅极和体间产生的电容，是沟道有 效长度Leff的函数。
器件工作在饱和区，那么沟道将几乎伸到漏极，如果MOS器件 工作在非饱和区则完全扩展到漏极。C2是栅极一沟道电容， 表示如下：
C4是沟道一体电容，像CBS和CBD一样，它是一个随着电压变 化的耗尽型电容。
• 而降低电流ID的同时，也降低了跨导gm，因而对单独一个 MOS 管来说无法同时增大gm和ro。
前面提到把MOS管栅极作为输入端，漏极作为输 出端。这时MOS可以看成一个用来放大信号的器 件，如图所示。
栅极输入电压信号vin通过跨导电流源产生漏极电流 i d：
id g mvin
id流过输出电阻ro产生漏极输出电压vout：
vout id ro
放大器的电压增益为Aint
vout id ro Aint g m ro vin vin
公式中的负号表示输入和输出电压反相。 Aint称为MOS管的固有 增益，它取决于工作在饱和区的MOS管的跨导和输出电阻的乘积。 这一电压增益可以达到100 倍（40dB）。该如何增大MOS管的固 有增益呢？我们已经知道无法同时增大gm和ro的值，结合公式
CMOS工艺中的元件
20
二极管
• NSD/P-epi Diode的版图和结构
特点：
P型衬底
1）C端的电压要低于衬底 电压才能正向导通
2）在ESD中用于抑制负的
尖峰电压
A
2）结构上的主要参数：结 面积A
P+
邹志革
EST-ICCP型衬底
C 场氧
N+
41
二极管
• 电特性
邹志革
EST-ICC
19
连线
w t h
substrate
单位长度电容的经验公式：
C
=
ε
⎡ ⎢
w
+
0.77
+ 1.06⎜⎛
w
⎟⎞0.25
+ 1.06⎜⎛
t
⎟⎞0.5
⎤ ⎥
⎢⎣ h
⎝h⎠
⎝ h ⎠ ⎥⎦
4-metal 0.25um technology
Ploy Metal1 Metal2 Metal3 Metal4
B SGD
NN＋＋ P＋
NN--阱阱
FFOOXX P＋
P-substrate P管 源漏区
EST-ICCPMOS晶体管剖面图
9
MOS晶体管
– 在物理版图中, 只要一条多晶硅跨过一个有源 区就形成了一个MOS晶体管, 将其S, G, D, B四 端用连线引出即可与电路中其它元件连接.
• MOS晶体管的电特性
邹志革
EST-ICC
36
18
衬底BJT
• PNP BJT的版图和结构
E B
C
特点：
P型衬底
N阱
1）集电极C电压受到限 制，须接地
2）基区宽度WB没有很好 控制，电流增益差别较大
CMOS器件介绍
集成电路常用器件介绍一、CMOS工艺下器件：CMOS工艺可分为P阱CMOS、N阱CMOS和双阱CMOS。
以NWELL工艺为例说明CMOS中常用有源及无源器件的器件结构、工作原理、特性参数等。
建议在此之前先了解CMOS的基本工艺。
1.1有源器件1. MOS管采用N阱工艺制作的PMOS与NMOS结构示意图如图（1.1-1），在衬底为轻掺杂P-的材料上，扩散两个重掺杂的N+区就构成了N沟器件，两个N+区即源漏，中间为沟道。
中间区域的表面上有以薄层介质材料二氧化硅将栅极（多晶硅）与硅隔离开。
同样，P沟器件是在衬底为轻掺杂的N-的材料（即N阱或NWELL）上，扩散两个重掺杂的P+区形成的。
图（1.1-1）图中的B端是指衬底，采用N阱工艺时，N阱接最高电位VDD，Psub接VSS。
通常将PMOS、NMOS的源极与衬底接在一起使用。
这样，栅极和衬底各相当于一个极板，中间是二氧化硅绝缘层，形成电容。
当栅源电压变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大小。
以N沟器件为例说明MOS管的工作原理：（1）N沟增强型MOS管：当栅源之间不加电压时，漏源之间是两只背靠背的PN结，不存在导电沟道，因此即使漏源之间加电压，也不会有漏极电流。
当u DS=0,且u GS>0时，由于二氧化硅的存在，栅极电流为零。
但是栅极金属层将聚集正电荷，它们排斥P型衬底靠近二氧化硅一侧的空穴，使之留下不能移动的负离子区，形成耗尽层。
当u GS增大，一方面耗尽层加宽，另一方面将衬底的自由电子吸引到耗尽层于绝缘层之间，形成一个N型薄层，称为反型层，如图（1.1-2）。
这个反型层即源漏之间的导电沟道。
指沟道刚刚形成的栅源电压称为开启电压U GS(th)。
u GS 越大反型层越厚，导电沟道电阻越小。
图（1.1-2）当u GS是大于U GS(th)的一个确定值时，若在漏源之间加正向电压，则产生一定的漏极电流。
此时，u DS的变化对导电沟道的影响与结型场效应管相似，即当u DS较小时，u DS的增大使漏极电流线性增大，沟道沿源漏方向逐渐变窄，一旦u DS增大到使u GD= U GS(th)[即u DS＝U GS- U GS(th)]时，沟道在漏极一侧出现夹断点，称为预夹断，如图(1.1-3)所示。
第一章 CMOS电路中的器件及其模型
第一章CMOS电路中的器件及其模型第一节MOSFET基础第二节MOSFET的SPICE模型第一节MOSFET基础MOSFET的基本结构MOSFET的基本原理MOSFET的稳态特性MOSFET的动态特性MOSFET的二级效应第一节MOSFET基础MOSFET Metal-Oxide-Semiconductor Field Effect Transistor 金属－氧化物－半导体场效应晶体管四端器件：栅Gate源Source漏Drain衬底BodySDG多晶硅有源区金属WLSiO 2SiO 2n +n +S D Lp-Sit ox x jGMOS 晶体管的结构版图剖面图B关键参数：沟道长度L 沟道宽度W 栅氧化层厚度Tox衬底掺杂浓度Nsub 源漏pn 结结深xj实际沟道长度L = LG –2LDP-SiL DL(drawn)n+n+n+n+杂质的横向扩散实际沟道宽度DaWWW2-=场氧化产生的鸟嘴沟道宽度W W W 123w W=4wW=W1+W2+W3W =4WSSS S DD DMOS晶体管的电势分布MOS晶体管的分类I－V特性•简单电流方程•四端器件的完整电流方程•亚阈值区电流方程•MOS晶体管的主要直流参数MOSFET的工作过程及I－V 特性亚阈线性饱和I DSV G－V tMOSFET的输入、输出特性曲线MOS 管的电流电压NMOS 管的I~V 特性推导NMOS 管的电流——电压关系式：设：Vgs>Vtn ，且Vgs 保持不变，则：沟道中产生感应电荷，根据电流的定义有：其中：τ电子平均传输时间栅下感应总电子电荷数Qc Ids =L τυ=沟道长度电子运动速度ν=μn*E ds μn 为电子迁移率（cm ²/v*sec ）E ds =V ds /L 沟道水平方向场强代入：ν=（μn*V ds ）/L代入：关键是求Qc ，需要分区讨论：ds n V L ⨯=μτ2（1）线性区：Vgs-Vtn>Vds设：Vds 沿沟道区线性分布则：沟道平均电压等于Vds/2由电磁场理论可知：Qc=e o ⨯e ox ⨯Eg ⨯W ⨯L 其中：tox 为栅氧厚度e o 为真空介电常数e ox 为二氧化硅的介电常数W 为栅的宽度t oxVds Vtn Vgs Eg 2/)(--=令：Cox=(e o ⨯e ox)/tox 单位面积栅电容K= Cox ⨯μn 工艺因子βn=K(W/L) 导电因子则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds——线性区的电压-电流方程当工艺一定时，K 一定，βn 与（W/L ）有关。
第3章CMOS器件模型
n fm (VGS Vth ) 2 2L
MOS管的最高工作频率与沟道长度的平方成 反比，因此，减小MOS管的沟道长度就能很
显著地提高工作频率 。
MOS管交流小信号模型---高频
在高频应用时，MOS管的分布电容不能忽略
MOS管的高频小信号电容
G S
Cbs
d
C1
C2 C3
C4
D
Cbd
第３章
ＣＭＯＳ器件模型
MOS管大信号模型
３.１
３.２
３.３
MOS管的小信号模型
计算机仿真模型 亚阈值电压区MOS模型
３.４
CMOS模型参数提取*
主要内容
掌握有源器件
大信号等效模型
MOS管的寄生电容；
低频小信号等效模型和高频小信号等效模型；
了解MOS器件计算机仿真模型
了解亚阈值电压区MOS模型
MOS管交流小信号模型---低频
小信号是指对偏置的影响非常小的信号。由
于在很多模拟电路中，MOS管被偏置在饱和区， 所以主要推导出在饱和区的小信号模型。
G D gmVGS G + VGS S VBS + gmVGS ro D gmbVBS
+ VGS S
VB
几个重要的参数
跨导 输出电阻
增益
最高工作频率
饱和区MOS管的跨导
栅跨导随过驱动电压以及IDS的变化
饱和区MOS管的gmb
则衬底电位对漏极电流的影响可用一
个电流源gmbVBS表示。
在饱和区，gmb能被表示成
Vth VGS Vth V BS Vth g m V BS
CMOS工艺器件结构
CMOS工艺中常用的元器件
▪ MOSFET (hv or lv )
• PMOS • NMOS
▪ NMOS_dnw ▪ NMOS_native
▪ RESISTOR ▪ CAPACITANCE ▪ DIODE ▪ BIPOLAR ▪ INDUCTOR
一、MOSFET
NMOSFET 版图和结构
普通poly resistor 版图
扩散电阻版图
三、CAPACITANCE
MIM版图和结构
MIM cap 版图
三、CAPACITANCE
MOM版图和结构
MOM cap 版图
三、CAPACITANCE
VARACTOR版图和结构
VAR cap 版图
VAR cap 剖面图
三、CAPACITANCE
•
6、意志坚强的人能把世界放在手中像 泥块一 样任意 揉捏。 2020年 12月14 日星期 一上午 12时4 分34秒0 0:04:34 20.12.1 4
•
7、最具挑战性的挑战莫过于提升自我 。。20 20年12 月上午 12时4 分20.12. 1400:0 4December 14, 2020
• 13、无论才能知识多么卓著，如果缺乏热情，则无异 纸上画饼充饥，无补于事。Monday, December 14, 2020
14-Dec-2020.12.14
• 14、我只是自己不放过自己而已，现在我不会再逼自 己眷恋了。20.12.1400:04:3414 December 202000:04
•
3、越是没有本领的就越加自命不凡。 20.12.1 400:04: 3400:0 4Dec-20 14-Dec-20
•
cmos电路和器件基本结构
cmos电路和器件基本结构CMOS电路和器件基本结构CMOS（Complementary Metal-Oxide-Semiconductor）电路是一种广泛应用于数字集成电路中的技术。
CMOS电路由CMOS 器件构成，它是一种特殊的半导体器件。
本文将介绍CMOS电路和器件的基本结构。
一、CMOS电路的基本原理CMOS电路的基本原理是利用n型MOS（NMOS）和p型MOS （PMOS）两种互补型的场效应晶体管（FET）来实现电路的逻辑功能。
NMOS和PMOS的特性互补，通过它们的联合工作可以实现低功耗、高集成度和高噪声抑制的优点。
二、CMOS器件的基本结构CMOS器件由一对互补型的MOSFET组成，即NMOS和PMOS。
这两种器件的基本结构如下：1. NMOS结构NMOS器件由一个n型沟道和两个控制电极（栅极和源极）组成。
栅极用于控制沟道的导电性，源极和漏极用于连接电路。
当栅极施加高电压时，沟道会形成导电通道，电流可以从源极流向漏极；当栅极施加低电压时，导电通道关闭，电流无法流动。
2. PMOS结构PMOS器件由一个p型沟道和两个控制电极（栅极和源极）组成。
栅极用于控制沟道的导电性，源极和漏极用于连接电路。
与NMOS 相反，当栅极施加低电压时，沟道会形成导电通道，电流可以从源极流向漏极；当栅极施加高电压时，导电通道关闭，电流无法流动。
三、CMOS电路的工作原理CMOS电路的工作原理是利用两个互补型MOSFET的特性，通过不同的输入信号来控制输出信号。
当输入信号为高电平时，NMOS 导通，PMOS截止；当输入信号为低电平时，PMOS导通，NMOS 截止。
这样就实现了输入信号与输出信号之间的逻辑关系。
四、CMOS电路的优点CMOS电路具有以下几个优点：1. 低功耗：CMOS电路只在切换时才消耗电能，而静态时几乎不消耗电能，因此功耗较低。
2. 高集成度：CMOS电路中的晶体管可以非常小型化，因此可以实现高度集成的芯片设计。
CMOS器件介绍
集成电路常用器件介绍、CMOS：艺下器件：CMO理艺可分为P阱CMOS N阱CMO副双阱CMOS以NWELLX艺为例说明CMO舛常用有源及无源器件的器件结构、工作原理、特性参数等。
建议在此之前先了解CMOS勺基本工艺。
1.1有源器件1. MOS管采用N阱工艺制作的PMO由NMOS吉构示意图如图（1.1-1 ），在衬底为轻掺杂P的材料上，扩散两个重掺杂的N夜就构成了N沟器件，两个N+区即源漏，中间为沟道。
中间区域的表面上有以薄层介质材料二氧化硅将栅极（多晶硅）与硅隔离开。
同样，P沟器件是在衬底为轻掺杂的N的材料（即N阱或NWELL 上，扩散两个重掺杂的P+区形成的。
pmos 5v: W/L=20/2.0uinnmos 5v: W/L=20/2.Oum图（1.1-1）图中的B端是指衬底，采用N阱工艺时，N阱接最高电位VDD Psub接VSS通常将PMOS NMOS勺源极与衬底接在一起使用。
这样，栅极和衬底各相当于一个极板，中间是二氧化硅绝缘层，形成电容。
当栅源电压变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大小。
以N 沟器件为例说明 MO 磨的工作原理：(1) N 沟增强型MOS^:当栅源之间不加电压时，漏源之间是两只背靠背的 因此即使漏源之间加电压，也不会有漏极电流。
当 U DS =。
,且U GS 0时，由于二氧化硅的存在，栅极电流为零。
但是栅极金属层将聚集正电荷，它们排 斥P 型衬底靠近二氧化硅一侧的空穴 ，使之留下不能移动的负离子区，形成耗尽层 。
当U GS 增大，一方面耗 尽层加宽，另一方面将衬底的自由电子吸引到耗尽层于绝缘层之间，形成一个 N 型薄层，称为反型层，如图 (1.1-2)。
这个反型层即源漏之间的导电沟道。
指沟道刚刚形成的栅源电压称为开启电压 U Gs (th )。
U GS越大反型层越厚，导电沟道电阻越小 。
图（1.1-2 ）当u GS 是大于U G S (th )的一个确定值时，若在漏源之间加正向电压，则产生一定的漏极电流。
CMOS器件结构
Cch
t ox
* 单位面积电容最大的电容
N+
N+
Rs
* 沟道电阻问题
P型衬底 沟道
邹志革
EST-ICC
33
集成电容
•MOS电容：
Cch
* 非线性电容 适用于电源滤波
* 沟道长度需权衡考虑
Vc MOS电容C/V特性
减小沟道电阻的方法
邹志革
EST-ICC
34
集成电容
•“夹心”电容
* 线性电容 * 电容值为：
IDS=k′•W/L•[(VG-VT-VS)2-(VG-VT-VD)2]
邹志革
EST-ICC
10
MOS晶体管
• MOS晶体管的电特性
– VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电压. – k′是本征导电因子, k′=µ•Cox/2, µ是表面迁移率, 属
于硅材料参数, Cox是单位面积栅电容,属于工艺参数 – W, L分别是MOSFET的沟道宽度和长度,属于物理参数 – 管子的最小沟道长度Lmin标志着工艺的水平— — 特征
–衬底PNP BJT –PSD/NWELL Diode –NSD/P-epi Diode
邹志革
EST-ICC
6
MOS晶体管
• MOS晶体管 –最基本的有源元件 –在CMOS工艺中，有PMOS和NMOS 两种 –可用作跨导元件，开关，有源电阻， MOS电容
邹志革
EST-ICC
7
MOS晶体管
• NMOS晶体管的 版图和结构
邹志革
EST-ICC
19
连线
w t h
substrate
单位长度电容的经验公式：
cmos的基本组成
cmos的基本组成CMOS是一种集成电路技术，它的全称是互补金属氧化物半导体技术，是由金属、氧化物和半导体组成的。
CMOS电路中有两种不同类型的传输门，分别称为n型MOSFET和p型MOSFET，它们基本上是互补的，即它们的输出信号相反。
CMOS电路中还包括电源、电容、电阻等元器件，这些元器件构成了整个CMOS电路的完整体系。
下面将详细介绍CMOS的基本组成。
1. n型MOSFETn型MOSFET是一种半导体器件，具有一个n型源极、漏极和一个p型栅极。
当栅极上的电压为高电平时，n型MOSFET的源极和漏极之间产生一个电子通道，导致它的输出电压接近于零。
当栅极上的电压为低电平时，电子通道关闭，输出电压为高电平，和p型MOSFET的工作原理相似。
n型MOSFET是CMOS电路中基本的构件之一，用于实现与非门、或非门等多种逻辑门电路。
3. 电源和接地CMOS电路需要稳定的电源供电，通常使用DC电源和电阻分压器来提供稳定的电压。
将高电平信号通常连接到电源端，将低电平信号连接到接地端。
4. 电容电容是一种储存电荷的元件，用于在电路中产生时序延迟等效应。
CMOS电路中常用的电容是金属-氧化物-半导体场效应电容器(MOSCAP)，它的结构类似于MOSFET。
5. 电阻电阻是一种调节电流的元件，它在CMOS电路中用于分压、限流等应用。
CMOS电路中一般采用硅电阻，通过电子注入控制电阻值大小。
6. 控制信号CMOS电路需要外部信号控制，通过控制信号的高低来改变电路的状态。
控制信号可以是数字信号或模拟信号，而数字信号可以是高电平或低电平，模拟信号则可以是连续变化的信号值。
控制信号的作用是开关电路，实现不同的逻辑功能。
7. 电路板和封装CMOS电路通常由许多片块组成，这些片块被固定在电路板上。
电路板常常是由遮蔽金属材料制成的，在电路板上布局电路的一般目的是减少噪音干扰和提高信号速度。
在CMOS电路中还需要封装，封装可以保护电路不受机械损坏和尘埃污染，提供物理支撑和冷却。
第2章CMOS元器件及其模型-74页PPT精选文档
魏廷存/2019年
33
工作在线性区的CMOS管子使用场合
模拟电子开关（传输门）
VDD 5u/10u PMOS PAD
内部电路
上拉电阻
VDD
VDD
PAD VDD
1.5u/10u NMOS
VDD
内部电路
下拉电阻
魏廷存/2019年
34
CMOS模拟开关（传输门）
Ron
VDD
Ron, NMOS
第2章 CMOS元器件及其模型
魏廷存/2019年
1
2.1 CMOS (NMOS/PMOS)
CMOS：Complementary Metal-Oxide Semiconductor 互补金属-氧化物半导体
魏廷存/2019年
2
CMOS的基本结构（NMOS）
G
多晶硅
氧化层
S
D
n+ p型衬底
G
D B
Leff Ldrawn
S
D S
Vgs D
线性区
IdnC OX W L[V (gsV th )V dsV 2 d2 s]
饱和区
ID n C 2 O(X W L )V (g sV th )2(1 V d)s
魏廷存/2019年
32
大信号特性说明
μp：空穴的迁移率，μn：电子的迁移率， μp=(1/2~1/4)μn ，NMOS比PMOS具有较大的电流驱动能 力（相同尺寸情况下）。
B
P+
G
Vds>0 or Vds=0
S
D
n+
n+
p型衬底
NMOS
魏廷存/2019年
CMOS器件模型课件
微带线
(a)
(b)
典型微带线的剖面图(a)和覆盖钝化膜的微带线(b)
18
TEM波传输线的条件
w ,h0/4 (0 r1/2)
GaAs衬底的厚度<200um
19
微带线
微带线设计需要的电参数主要是阻抗、衰减、无载 Q、波长、迟延常数。
阻抗计算
ZL 6re0ffln8wh4wh w/h<1
ZL reffw h2.41 202.40w 4h1w h6w/h>1
简化计算的线性模 型；
在大信号电压和电 流完全可以用直线 表示时才有效；
基于大信号模型所 实现，依赖于大信 号工作条件。
35
等效跨导gbd、gbs和沟道跨导gm、gmbs、gds
36
饱和区小信号跨导
37
非饱和区小信号跨导
38
四、Spice Level 3 Model
39
BSIM3V3 Model
VGS保持不变的饱和区有源电阻
IDS I
Ron
o
rds
VGS >VTN
条件：VGS保持不变
o
V
VDS
饱和区的NMOS有源电阻示意图
直流电阻 Ron<交流电阻 rds
7
对于理想情况，Oˊ点的交流电阻应为无穷大，实际上因为 沟道长度调制效应，交流电阻为一个有限值，但远大于在该 工作点上的直流电阻。在这个工作区域，当漏源电压变化时， 只要器件仍工作在饱和区，它所表现出来的交流电阻几乎不 变，直流电阻则将随着漏源电压变大而变大。
结构；
10
(a)叉指结构电容和(b)MIM 结构电容
11
电容
平板电容公式 高频等效模型 自谐振频率 f0
CMOS集成电路中的基本元件
计算体效应系数γ
2 0 Si qN A Cox
2 F VBS 2 F ，
2 0 Si qN A Cox
(体效应系数)
室温下热电压kT/q=0.026V，本征载流子浓度 ni=1.5×1010cm-3，计算费米势φF 当VS=0.3V时，VBS=−0.3V时，计算考虑了体效应的阈 值电压VT
14
I I S， (V 0)
单向导电性(整流特性) VB：击穿电压，pn结所能 承受的反向偏压的上限。
13
2.1.3 MIS(MOS)结构
2.1.3 MIS(MOS)结构——多子积累
MIS：金属－绝缘层－半导体 MOS：金属－氧化物－半导体 加偏压VG后，金属中电荷分布在一个原子层的厚度范 围之内，半导体中电荷分布在一定厚度的空间电荷区 内。 φS：表面势，空间电荷区两端的电势差
能级：电子所处的能量水平 大量原子构成晶体：“共有化”，能级变成能带 导带、价带、禁带、禁带宽度Eg
费米能级EF：反映电子填充水平的统计结果 本征费米能级(EF=Ei) 本征载流子浓度ni＝1.5×1010cm-3
7
8
2.1.1 载流子和费米能级
2.1.2 pn结
费米能级和载流子浓度的关系式表示为
2.2.1 MOSFET器件结构
源区S、漏区D、栅极G、衬底区(体区)B 沟道长度L、沟道宽度W、栅氧化层厚度tox 对于NMOS管，漏源之间加偏压后，电位低的一端为 源，电位较高的一端为漏。
VT：阈值电压，使半导体表面 达到强反型所加的栅电压 VDS：漏源电压，使得电子从源 极向漏极运动形成导通电流