一种中速高精度模拟电压比较器的设计

1引言

在A/D转换器中，比较器重要性能指标是工作速度、精度、功耗、输入失调电压、正反馈时产生的回程噪声等，这些指标影响和制约着整个A/D转换器的性能。高速比较器速度较快，一般采用锁存器（Latch）结构，但是失调和回程噪声较大，精度在8位以下，用于闪烁（Flash）、流水线（Pipeline）型等高速A/D转换器[1]。高精度比较器可分辨小电压，但速度相对较慢，一般采用多级结构，且较高的精度决定失调校准的必要性。这里设计的比较器是用于输入范围2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器，为了满足A/D转换器的性能指标，则需采用中速高精度的比较器。

2比较器的设计

由于该比较器用于输入电压2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器，因此比较器的精度至少应达到1/2LSB，即0.3mV的电压，速度高于12MHz，并且需要考虑一定的设计余量，所以暂定指标为精度0.2mV、速度20MHz。该中速高精度的比较器通常采用多级结构实现。在利用锁存器速度高、功耗小等优点的基础上，采用3级前置放大器组成的预放大级提高精度；采用输入失调储存与输出失调储存技术相结合的办法降低甚至抵消失调的影响；采用共源共栅、源随器结构的前置放大器和锁存器的时钟控制来抑制回程噪声的影响；采用数字触发电路获得高性能的数字输出信号。需要注意的是必须准确处理好比较器的各个工作阶段，使其各部分协调工作，降低相互之间的干扰，以达到最优的性能。

2.1总体结构与失调校准技术

图1为比较器电路的总体结构框图，采用3级电容耦合的前置放大器加锁存比较器的结构，其中耦合电容可用于失

调储存，开关用于控制比较器工作。

图1比较器的总体结构框图

暂不考虑锁存比较器的时钟控制以及整个电路的复位工作，该比较器工作大致分为2阶段：首先是失调校准阶段，

一种中速高精度模拟电压比较器的设计

王鑫，唐广

（电子科技大学电子工程学院，四川成都610054）

摘要:设计一种中速高精度模拟电压比较器，该比较器采用3级前置放大器加锁存器和数字触发电路的多级结构，应用失调校准技术消除失调，应用共源共栅结构抑制回程噪声干扰；应用数字触发电路获得高性能数字输出信号，设计采用0.35μm5V CMOS工艺实现一个输入电压2.5V、速度1MS/s、精度12位的逐次逼近型A/D转换器。

Hspice仿真结果表明：在5V供电电压下，速度可达20MHz，准确比较0.2mV电压，有效校准20mV输入失调，功耗约1mW。

关键词:比较器；锁存器；失调校准；弱正反馈；逐次逼近

中图分类号:TN453文献标识码：A文件编号：1674-6236（2009）07-0037-03 Design of a moderate-speed and high precision analog voltage comparator

WANG Xin，TANG Guang

（School of Electronic Engineering，University of Electronic Science and Technology of China，Chengdu610054，China）

Abstract:A moderate-speed and high precision analog voltage comparator is designed，in which a multi-stage structure consisting of three pre-amplifiers，a latch and a digital flip-flop circuit are adopted.The comparator uses an offset cancellation technique to cancel offset，uses a cascode circuit to retrain kickback noise，and uses a digital flip-flop circuit to make a high performance digital output signal.Designed and fabricated in0.35μm5V CMOS technology，the comparator is used in a range of2.5V，1MS/s，12-bit successive approximation analog-to-digital converter.Hspice simulation results show that this comparator distinguishes0.2mV at20MHz under5V supply voltage，and effectively calibrate20mV input offset，with about1mW power consumption.

Key words:comparator;latch;offset cancellation;weak positive feedback;successive approximation

收稿日期:2009-02-20稿件编号:200902043

作者简介：王鑫（1983-），男，四川成都人，硕士研究生。研究方向：模拟及数模混合集成电路设计。

S1断开，S2闭合，使预放级1的正负输入端连接在中间电压V cm上，同时S3～S6闭合，这样预放级1的输出失调电压就存储在C1、C2上，预放级2和预放级3的输入失调电压则分别存储于C1、C2和C3、C4；然后是比较阶段，S1闭合，S2～S6断开，比较器开始比较V cm和V in，由于预放级1～3的失调电压绝大部分存储在电容C1～C4上，因此失调电压相互抵消，同时由于3级前置放大器增益的存在，锁存比较器失调电压的影响也减小相应倍数。

假设预放级1～3和锁存比较器的失调电压分别是V os1、V os2、V os3、V osL，预放级1～3的增益分别为A1、A2、A3，开关S3、S4和S5、S6注入到电容上的电荷失配量分别为△Q3,4、△Q5,6，电容C1～C4的电容量都为C，则使用失调校准技术后，比较器的残余输入失调将为[2]：

V os=V os2

12

+

V os3

123

+

V osL

123

+

△Q3,4

1

+

△Q5,6

12

（1）

从式（1）看出，要达到0.2mV的分辨率，还应根据锁存器的失调电压确定前置放大器的增益。由于锁存器的失调电压通常不会超过100mV，因此总增益可确定为500。然后再来考虑增益分配问题。预放级1需要将0.2mV的小信号输入迅速放大，所以预放级1的带宽要大。在一定增益带宽积的前提下，意味着增益要小，同时预放级1采用输出失调存储的失调校准技术，也要求预放级1增益要小，以避免因放大后的输入失调在电容C1、C2上饱和而达不到消除失调的效果。同时，预放级2、3采用输出失调存储的失调校准技术，输入的信号幅度也较大，因此可采用较大的增益。最终确定预放级1的增益约为5，预放级2、3的增益约为10。

2.2比较器第一级的结构

由于第一级前置放大器需将0.2mV的小信号输入迅速放大，同时采用输出失调存储的失调校准技术，这就要求它具有高带宽和低增益特点。因此，预放级1可以采用二极管连接成PMOS作负载的差分运放结构，同时考虑本级也是整个高精度模拟电压比较器的输入极，它的噪声性能也对比较器的精度有影响，因此输入则采用共源共栅（Cascode）的结构，这可将回程噪声减小g m3,4/g m5,6倍，这在比较器一端固定电位，另一端作输入应用的情况下尤其重要，最后再加入一个源随器作为输出级，既可调节后级放大器的输入直流电平达到最佳值，又可起到隔离的效果改善噪声性能[3]。预放级1的电路如图2所示（后接的源随器未画出）。

假设电路是完全对称的结构，则整个电路的增益A1约为：

A1≈g m1

g m5

≈

u N(W/L)1

u p(W/L)5

姨（2）

该值一般都在10以下，考虑到带宽要求和电容上失调电压饱和的问题，最终确定其取值约为5。同时，在输出端Out+与Out-之间加入复位开关，在每个比较周期的最初，由复位信号控制开关闭合，将预放级1复位，加快比较速度。2.3比较器第二、三级的结构

预放级2与预放级3采用相同的电路结构，为了增加放大器的增益，它在预放级1的电路基础上加入了2个交叉的PMOS管V M7、V M8，在电路中引入了弱正反馈机制，但缩减了带宽。由于预放级2的输入信号比预放级3小，设计时也可适当增大预放级2的电流，有助于提高比较速度。其电路如图3所示（后接的源随器未画出）。

图2预放级1的电路图3预放级2、3的电路结构

同样假设电路是完全对称的，则通过弱反馈补偿后，电路的增益约为[4]：

A2,3≈

u N(W/L)1

p5

姨(W/L)757（3）需要注意的是，迟滞比较器也是采用如图3所示的电路结构，所不同的是迟滞比较器使用了强正反馈机制。两者的区别就在于交叉的PMOS管V M7、V M8引入的电流相对于PMOS管V M5、V M6的电流的大小不同。当PMOS管V M7、V M8的电流大于PMOS管V M5、V M6的电流时，整个电路呈正反馈状态；反之，电路中的正反馈不足以抵消负反馈，整个电路呈负反馈状态。由于电路在大信号分析中PMOS管V M5～V M8的过载电压是相同的，因此它们的电流和宽长比成正比，故V M5的宽长比一定要大于V M7的宽长比才能实现弱正反馈。

2.4锁存比较器与数字触发电路

锁存器实际上就是2个反相器首尾互连，由于利用反相器的正反馈的机制，输出信号与时间呈正指数关系变化，因此可将输入的小信号差量迅速放大到数字可识别的电平。同时，锁存器具有低功耗特点，因为它在一段时间内是不工作的，此时干路的开关被切断，因此无电流，功耗降低。然而，正是由于这样的工作特点，使锁存器工作时的输出状态并未持续一个时钟周期，为了串行数字输出正确以及给D/A转换器提供正确的置位信号，再生放大器后面应加适当的触发电路，以便在再生放大器工作期间正确输出持续时间为一个周期的比较结果。因此，设计出如图4所示的电路[5-6]。

当准为低电平时，输入信号In+和In-与锁存器接通，而锁存器与电源、地相连的开关均断开，锁存器处于感应输入信号阶段；同时，在数字触发电路中，高电平准/使得开关管V MN7、V MN8导通接地，此时，低电平准//分别通过V MP4、V MN4组成的反向器和V MP6、V MN6组成的反向器分别到达2个与非门的输入端并将其值置为高电平1，使得后级的数字RS触发器呈保持状态，持续保持输出不变。

当准为高电平时，输入信号In+和In-与锁存器断开，而锁存器与电源、地相连的开关接通，锁存器处于正反馈工

作