《数字集成电路基础》试题D

合集下载

数字集成电路考题(2012)

集成电路考题一、填空题1、世界上第一个自动计算器是1832年。

2、Jack Kilby 提出IC 设想-—集成电路，由此获得诺贝尔奖,标志着数字时代的来临。

3、集成电路的发展按摩尔定律发展变化。

4、数字电路噪声进入的途径有电感耦合、电容耦合、电源和地的干扰。

5、N 型半导体的多子是自由电子，少子是空穴.6、P 型半导体的多子是空穴,少子是自由电子.7、二极管电流D I 与电压D V 的关系表达式为)1(/-=ΦT D V S D e I I 。

8、二极管的反向击穿类型有齐纳击穿和雪崩击穿。

9、互连线电容模型可用平行板电容模型等效，导线总电容的公式为10、互连线电容模型可用微带线模型等效，由平面电容和边缘电容构成。

11、导体为均匀的绝缘介质包围，可知一条导线的电容C 与电感L 的关系为u CL ε=。

12、CMOS 反相器噪声容限的定义有L NM 低电平噪声容限和H NM 高电平噪声容限.13、CMOS 反相器电路总功耗分为三部分,分别为dyn P 由充放电电容引起的动态功耗、dp P 直流通路电容引起的功耗、stat P 静态功耗。

14、静态CMOS 门由上拉网络PUN 和下拉网络PDN 构成。

15、CMOS 互补逻辑实现一个N 输入逻辑门所需MOS 管的个数为2N 个。

16、伪NMOS 逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+1个。

17、动态逻辑实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

18、动态逻辑电路工作过程分为预充电和求值两个阶段。

19、时序电路中与寄存器有关的参数分别为建立时间、维持时间、传播时间。

20、对于时钟偏差不敏感的触发器为Clocked CMOS （或为时钟控制CMOS ）。

21、2C CMOS 实现一个N 输入逻辑门所需MOS 管的个数为N+2个。

2223、半定制的电路设计方法分别是以单元为基础的设计方法和以阵列为基础的设计方法。

二、简答题1、画出双阱CMOS电路工艺顺序简化图.（P31)2、二极管的电流受工作温度的双重影响。

数字电子技术基础试题及答案

数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。

A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。

A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。

A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。

A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。

A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。

A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。

答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。

答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。

《数字集成电路》期末试卷(含答案)

浙江工业大学 / 学年第一学期《数字电路和数字逻辑》期终考试试卷 A姓名学号班级任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。

错填、不填均无分。

1．十进制数（68）10对应的二进制数等于；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中描述法是基础且最直接。

3．1A ⊕可以简化为。

4．图1所示逻辑电路对应的逻辑函数L 等于。

A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平）时，AB Y =。

6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。

7．Moore 型时序电路和Mealy 型时序电路相比，型电路的抗干扰能力更强。

8．与同步时序电路相比，异步时序电路的最大缺陷是会产生状态。

9．JK 触发器的功能有置0、置1、保持和。

10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要片这样的RAM 。

二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。

错选、多选或未选均无分。

11．十进制数（172）10对应的8421BCD 编码是。

【】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含个最小项。

【】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。

数字集成电路网络题库

第五章时序逻辑电路S13101B在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。

因此，在电路结构上一般由组合而成。

解：组合逻辑电路，门电路S13101I右图所示的波形是一个(同、异) 进制(加、减)法计数器的波形。

若由触发器组成该计数器，触发器的个数应为，它有个无效状态，分别为和。

解：同，六，加，3，2，110，111S13101N某计数器的状态转换图如图所示，试问该计数器是一个进制法计数器，它有个有效状态，个无效状态，该电路自启动。

若用JK触发器组成，至少要个。

解：七，减，七，1，能，3S13102B在任何时刻，输出状态仅仅决定于同一时刻各输入状态的组合，而与电路以前所处的状态无关的逻辑电路称为，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为。

解：组合逻辑电路，时序逻辑电路。

S13102I在同步计数器中，各触发器的CP输入端应接时钟脉冲。

解：同一S13201B有四个触发器的二进制计数器，它的计数状态有( )。

A. 8B. 16C. 256D. 64解：BS13201G当C r=0时，移位寄存器处于状态( )。

A. 保持B. 左移C. 右移D. 清除解：DS13201I下图所示波形是一个进制加法计数器的波形图。

试问它有个无效状态。

A. 二B. 四C. 六D. 八解：C、DS13202B二进制加法计数器，从0 计到十进制数12时，需要个触发器构成，它有个无效状态。

A. 4B. 3C. 8D. 16解：A 、BS13202G一个五位的二进制加法计数器，由0000状态开始，按自然态序计数，问经过75个输入脉冲后，此计数器的状态为( )。

A. 01011B. 11010C. 11111D. 10011解：AS13203B下列电路为时序电路的是( )。

A. 译码器B. 编码器C. 全加器D. 计数器解：DS13204B下列电路中，不属于组合电路的是( )。

2024年贵州铜仁技术学校数字集成电路基础综合模拟试卷含答案

《2024年贵州铜仁技术学校数字集成电路基础综合模拟试卷》一、单项选择题（每题2分，共30分）1.数字电路中，基本的逻辑关系不包括以下哪种？（）A.与B.或C.非D.乘2.在二进制数系统中，数字101对应的十进制数是（）A.4B.5C.6D.73.以下哪种门电路是实现“与”逻辑功能的？（）A.与门B.或门C.非门D.异或门4.一个8位二进制数能表示的最大无符号整数是（）A.255B.127C.256D.5115.数字集成电路按集成度可分为小规模、中规模、大规模和超大规模集成电路，其中中规模集成电路（MSI）包含的逻辑门数量范围大致是（）A.1-10个B.10-100个C.100-1000个D.1000-10000个6.在数字电路中，触发器的主要功能是（）A.实现逻辑运算B.存储一位二进制信息C.进行信号放大D.控制电路的时钟信号7.以下哪种计数器是按照二进制编码规律进行计数的？（）A.同步二进制计数器B.异步二进制计数器C.同步十进制计数器D.异步十进制计数器8.数字电路中，用来将并行数据转换为串行数据的电路称为（）A.编码器B.译码器C.数据选择器D.数据分配器9.对于一个3输入与门，当输入分别为1、0、1时，其输出为（）A.0B.1C.不确定D.以上都不对10.在数字电路的时序分析中，时钟信号的主要作用是（）A.提供稳定的电源电压B.确定电路的工作频率和各操作的先后顺序C.直接参与逻辑运算D.用于检测电路故障11.以下关于数字集成电路功耗的说法，正确的是（）A.功耗只与电路的工作电压有关B.功耗只与电路的工作频率有关C.功耗与工作电压和工作频率都有关系D.功耗与电路的逻辑功能有关，与电压和频率无关12.能够实现将输入的四位二进制代码转换为对应的十进制数字输出的电路是（）A.4-2编码器B.2-4译码器C.二进制-十进制译码器D.十进制-二进制编码器13.在数字电路中，当两个输入信号同时发生变化时，可能会导致输出出现短暂不稳定状态的现象称为（）A.竞争冒险B.电平转换C.信号延迟D.时钟偏移14.数字电路中常用的表示逻辑电平的标准有TTL和CMOS，其中CMOS电路的主要优点是（）A.速度快B.功耗低C.抗干扰能力强D.逻辑电平范围宽15.要实现一个简单的数字时钟功能，可能会用到以下哪种数字集成电路？（）A.计数器、译码器和显示器驱动电路B.编码器、数据选择器和放大器C.触发器、与门和非门D.数据分配器、异或门和振荡器二、多项选择题（每题3分，共30分）1.数字电路的特点包括（）A.信号在时间和数值上都是离散的B.抗干扰能力相对较强C.便于集成化D.易于进行逻辑设计和分析E.对电源电压要求不严格2.以下属于基本逻辑门电路的有（）A.与门B.或门C.非门D.与非门E.异或门3.在数字电路中，常用的数制转换方法有（）A.二进制转十进制B.十进制转二进制C.二进制转十六进制D.十六进制转二进制E.十进制转十六进制4.数字集成电路中的寄存器主要用于（）A.临时存储数据B.实现数据的移位操作C.进行逻辑运算D.作为计数器的一部分E.控制电路的时钟信号5.以下关于计数器的说法正确的有（）A.计数器可以用来统计输入脉冲的个数B.同步计数器中所有触发器的时钟信号是同步的C.异步计数器中各触发器的时钟信号是异步的D.十进制计数器是按照十进制编码规律进行计数的E.计数器的计数范围是固定的，不能改变6.以下哪些电路属于组合逻辑电路？（）A.编码器B.译码器C.数据选择器D.数据分配器E.触发器7.在数字电路设计中，为了避免竞争冒险现象，可以采取的措施有（）A.增加冗余项B.引入选通脉冲C.改变电路的逻辑结构D.降低电路的工作频率E.提高电路的工作电压8.以下关于数字电路中时钟信号的描述，正确的有（）A.时钟信号是周期性的脉冲信号B.时钟信号的频率决定了电路的工作速度C.不同的数字电路可能需要不同频率的时钟信号D.时钟信号在电路中起到同步各部分操作的作用E.时钟信号的占空比必须是50%9.数字电路中常用的显示器件有（）A.发光二极管（LED）显示器B.液晶显示器（LCD）C.阴极射线管（CRT）显示器D.等离子显示器E.有机发光二极管（OLED）显示器10.以下哪些因素会影响数字集成电路的性能？（）A.制造工艺B.工作温度C.电源电压D.逻辑设计E.封装形式三、填空题（每空1分，共20分）1.数字电路中，逻辑变量只有两种取值，通常用（）和1来表示。

数字集成电路测试题

A 衬底 B 扩散区 C 有源区 D 接触孔和通孔
© Digital Integrated Circuits2nd
提交
Inverter
单选题 1分最符合阈值电压定义的说法是。
A 漏端电流为1μA时的栅源电压
B 漏端电流10倍于泄露电流时的栅源电压
衬底载流子浓度和有源区载流子浓度相 C 等时的栅源电压
芯片中的金属线和PCB中的金属线一样， A 可以是多层的。
B
CMOS集成电路是在一块正方形的硅片上制造的。
光刻机的作用是通过激光在硅片上刻画 C 集成电路版图。
光刻胶的作用是将集成电路所需的不同 D 材料层胶合在一起。
© Digital Integrated Circuits2nd
提交
Inverter
D MOgrated Circuits2nd
提交
Inverter
单选题 1分电路互连线上的延时td 与长度L的关系是。
A
td L
B
td L2
C
td L3/2
D
td L3
© Digital Integrated Circuits2nd
数字集成电路 ch1-ch4习题集
Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic
© Digital Integrated Circuits2nd
Inverter
单选题 1分
在集成电路0.25μm工艺中，晶体管的最小沟道长度由决定。
A 光刻精度 B 消费者和代工厂 C 电路工程师 D 电源电压
C 无穷大的“断开”电阻和有限的“导通”电阻。
© Digital Integrated Circuits2nd

南京邮电大学大二微电子专业数字集成电路基础试卷及答案

得分
四、简答题(共10分)
555定时器的电气原理图如图4.1所示，当5脚悬空时，比较器C1和C2的比较电压分别为和。问：
（1）当vI1> ，vI2> 时，比较器C1输出低电平，C2输出高电平，基本RS触发器（置0\置1\状态不变），放电三极管T导通，输出端vO为低电平。
（2）当vI1< ，vI2< 时，比较器C1输出高电平，C2输出低电平，基本RS触发器（置0\置1\状态不变），放电三极管T截止，输出端vO为高电平。
写出反馈归零函数,
方法一:从0开始计数
方法二:从1000开始计数,取状态S15=1111时,QC=1,经非门得
画连线图
方法一:
方法二:
得分
二、单项选择题(共20分)
1.对于四位二进制译码器，其相应的输出端共有。
A．4个B.16个C.8个D.10个
2.要实现 ,JK触发器的J、K取值应为。
A．J=0，K=0 B.J=0，K=1C.J=1，K=0D.J=1，K=1
3.图2.1所示是触发器的状态图。
A.SR B.D C.T D.Tˊ
4．在下列逻辑电路中，不是组合逻辑电路的有。
南京邮电大学《数字集成电路基础》试题A
（考试时间：120分钟）
班级：姓名：学号：成绩：
得分
一、空题（共20分）
1.数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。
2.常用的BCD码有、、等，常用的可靠性代码有、等。
3.将十进制数45转换成8421码可得。
4.同步RS触发器的特性方程为Qn+1=__________；约束方程为。
×
1
1
×
0
×

数字集成电路设计专业考试试卷及答案

广东工业大学考试试卷答案（A卷）课程名称：数字集成电路设计试春满分100分考试时间：2014年1月13日（第19周星期二）一、名词释义（共20分）摩尔定律:当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会増加一倍，性能也将提fl—倍。

（4分）传播延时:tpHL,输岀由高变低翻转的响应时间，50%Vin->50%Vout5 tpLH,輸岀由低变高翩转的响应肘间，50%Vin->50%Vout^（4分）扇岀:连接到驱动门描岀端负載门的数目。

（4分）寄存器:存放二进制数据器件，由锁存器构成，一般为边沿触发。

（4分）时钟抖动:同一点上相继的时钟沿随时间的变动。

（4分）二、埴空（共40分）1.电感憫合噪声（2分）电容福合噪声（2分）电源地噪声（2分）2.扩散电容（2分）覆盖电容（2分）沟道电容（2分）3.全比例缩小（2分）电压恒定按比例缩小（2分）一般化缩小（2分）4.动态功耗（2分）短路功耗（2分）静态功耗（2分）5.2N （2分）N+1 （2分）N+2 （2分）6.同或F I~.IB^A3（2 分）异或Fl -.45-^5 （2分）7.全定制（2分）半定制（2分）8. a （2 分）三、分析设计（共40分）1.组合逻辑a. r = U*scD；b・若以最小尺寸反相器为参考，在该电路中，串联器件尺寸増大两倍，并联器件尺寸维持不变。

如图所示。

C.输入中最后穏定的信号为关铤信号，保证关键信号路径上的晶体管靠近输岀，可减小延时。

如图所示。

2.时序逻辑a.上升沿触发；工作原理：若理想时钟，当CLK=O时，T1导通，T2截止, 数据D通过T1保存到Ch当CLK=1时，T1截止，T2导通，数据D通过II, T2, 12传输到Q。

b.大于T1的传播延时；4：近似为0; ”切大于II, T2, 13的总传播延时。

3.系统时钟a.优点I H树时钟分布技术，理,想情况下的时钟偏差为零；缺点I易受工艺影响，实际几何形态不重要，电气上的对称更重要。

电子技术相关《数字集成电路基础》作业答案

《数字集成电路基础》作业答案第一次作业1、查询典型的TTL与CMOS系列标准电路各自的VIH、VIL、VOH和VOL，注明资料出处。

2、简述摩尔定律的内涵，如何引领国际半导体工艺的发展。

第二次作业1、说明CMOS电路的Latch Up效应；请画出示意图并简要说明其产生原因；并简述消除“Latch-up”效应的方法。

答：在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS 管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管(NPN 和PNP)，一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。

影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。

消除“Latch-up”效应的方法：版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。

为减小寄生PNP管的寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。

工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大。

2、什么是器件的亚阈值特性，对器件有什么影响？答：器件的亚阈值特性是指在分析MOSFET时，当Vgs<Vth时MOS器件仍然有一个弱的反型层存在，漏源电流Id并非是无限小，而是与Vgs呈现指数关系，这种效应称作亚阈值效应。

影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。

3、什么叫做亚阈值导电效应？并简单画出logI D-V GS特性曲线。

答：GS在分析MOSFET时，我们一直假设：当V GS下降到低于V TH时器件会突然关断。

(完整版)数字电路基础考试题(附参考答案)(可编辑修改word版)

数字电子技术-考试复习题一、单项选择题1．(195)H表示（ D ）。

(a) 二进制数(b) 十进制数(c)八进制数(d) 十六进制数2.在TTL 门电路中，能实现“线与”的门电路是（ B ）(a)与非门(b) 集电极开路门(c) 或非门(d) 或非门3.用不同数制的数字来表示2007，位数11.十进制数24 转换为二进制数，结果为。

（a）10100 （b）10010 （c）01100 （d）1100012．(a) 13．(c) 14．(c) 15．(d)最少的是。

(a)十六进制数(b) 十进制数(c) 八进制数(d) 二进制数4．十进制数36 转换为十六进制数，结果12．( )D，。

(275)O=为。

（a）275 (b) 629 (c) （a）26 （b）24（c）2750 (d) 220022 （d）20 13．三态门的第三态是。

5．8421BCD 码10000111 表示的十进制数是。

（a）131 （b）103 （c）87 （d）136.A/D 转换输出的二进制代码位数越多，其转换精度（）(a)越高(b) 越低(c)不变(d) 无法确定7.下列逻辑表示式正确的是（）（a）低电平（b）高电平（c）高阻（d）任意电平14.具有8 个触发器的二进制异步计数器最多可能有种状态。

（a）8 （b）128 （c）256 （d）51215.“或非”逻辑运算结果为“0”的条件是该或项的变量。

（a）全部输入“0”（b）全部输入“1”(a) A +B +AB = 1 (b)（c）任一个输入“0”（d）A +AB =A +B(c) AB +AB =AB +AB AB =A +B (d)任一个输入“1”16.当TTL 门电路输入端对地接电阻R=10k Ω时，相当于此端。

8.下列电路中，属于时序逻辑电路的是( ).(a)数据选择器(b) 编码器(c) 计数器(d) 译码器9.由8 位寄存器组成的扭环移位寄存器可以构成进制计数器。

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷（答案见尾页）一、选择题1. 数字电路中的基本逻辑门有哪些？A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制？A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中，输出与输入的关系是怎样的？A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用？A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件？A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么？A. 组合逻辑电路的输出与输入存在一对一的逻辑关系；时序逻辑电路的输出与输入之间存在时间上的依赖关系。

B. 组合逻辑电路只能处理数字信号；时序逻辑电路可以处理模拟信号。

C. 组合逻辑电路中没有存储单元；时序逻辑电路中存在存储单元（如触发器）。

D. 组合逻辑电路的响应速度较快；时序逻辑电路的响应速度较慢。

7. 在组合逻辑电路中，如果输入信号A和B都为，则输出F将是：A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中，触发器的时钟信号来自哪里？A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤？A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路？请列举几种常见的组合逻辑电路，并简述其工作原理。

2. 时序逻辑电路与组合逻辑电路有何不同？请举例说明。

3. 组合逻辑电路中的基本逻辑门有哪些？它们各自的功能是什么？4. 什么是触发器？它在时序逻辑电路中的作用是什么？5. 组合逻辑电路设计的基本步骤是什么？请简要说明。

数字集成电路试题及答案

北京大学信息学院考试试卷考试科目：数字集成电路原理考试时间姓名：学号：题号一二三四五六七八九十总分分数阅卷人以下为答题纸，共 6 页一、填空1、（4分）CMOS 逻辑电路中NMOS 管是（增强）型，PMOS 管是（增强）型； NMOS 管的体端接（地），PMOS 管的体端接（ VDD ）。

2、（8分）CMOS 逻辑电路的功耗由3部分组成，分别是（动态功耗）、（开关过程中的短路功耗）和（静态功耗）；增大器件的阈值电压有利于减小（短路功耗和静态）功耗。

3、（6分）饱和负载NMOS 反相器的3个主要缺点是：（输出高电平有阈值损失）,( 输出低电平不是0，与比例因子Kr 相关 ), ( 输出低电平时有静态功耗 ) 。

4、（3分）三态输出电路的3种输出状态是：（高电平），（低电平）和（高阻态）。

二、（12分）画出实现ABC D C B A Y +++=)(的静态CMOS 电路，如果所有MOS管的导电因子都是K ,分析几个输入同步变化的等效反相器的导电因子（K Neff 和K Peff ），在什么输入状态下电路有最小的低电平噪声容限。

Kneff = 1/(1/3k + 1/k) + k/3 = 3k/4 + k/3 = （13/12）K;Kpeff = 1/(1/3k + 1/k) + k/3 = （13/12）K;当 D = 1 ，A、B、C 同步变化时，上拉通路3个串联的PMOS 管起作用，下拉支路所有NMOS 都起作用，Kneff 最大， Kpeff 最小，传输特性曲线在最左边。

三、（12分）分析下面2个电路的逻辑功能，若所有输入高电平都是5V、输入低电平都是0V，电源电压是5V，所有MOS 管的阈值电压绝对值都是0.8V，分析2个电路的输出高、低电平和主要优缺点。

（1）（2）电路 1） ⎩⎨⎧=======+=VB A VB A Vol B A AB Y 2.4Voh 15Voh 0,0,时，时，，电路 2） B A B A B A AB Y +=++=，低电平0V ，高电平 4.2V 电路1）结构简单，节省面积，逻辑电平与输入状态相关，驱动能力差，噪声容限小。

数字集成电路习题

习题 1 习题 2 习题 3
试证明 1 阶 RC 网络的传播延时等于 0.69τ 。计算反相器在一个时钟周期内，从电源消耗的能量和负载电容消耗的能量。如图反相器链，画出图中各个节点一个周期的波形。
习题 4 估算宽长比为 10:1 的 NMOS 在以下两种情况下，漏源间电阻大小。
习题 5 以表 3.5 数据为例，估算 W/L=0.36um/0.24un，LD=LS=0.625um，NMOS 在以下情况的栅源、栅漏、源衬底和漏衬底结电容。
d． N 级反相器链，仅考虑负载电容充放电消耗的能量。其中，第 i 级反相器消耗的电源能量
2 Ei CiVDD f 01
其中，Ci 是每个节点的电容，在反相器输入端是反相器的栅电容，在末级反相器输出端是负载电容反相器链消耗的能量
2 2 2 E Ei (CiVDD f 01 ) VDD f 01 Ci VDD fP 01 Ci i 1 i 1 N 1 N 1
' kP (
1 1 VT , N VDSAT , N r VDD VT , P VDSAT , P 2 2 VM 1 r 1 1 0.4V 0.63V 1.38 [2.5V 0.4V 1V ] 2 2 1 1.38 1.23V
2

3410 fF * 6.25V 2 f
方案 b 的延迟时间是 2ns，则可处理的信号最短周期是 2*2ns，即最大频率 f=250MHz 则消耗的功率
E 3410 fF * 6.25V 2 250MHz 5.33mW
习题 10 思考题 6.2 重新考虑思考题 5.5，但这次用分支努力的方法来解题。思考题 5.5 确定反相器网络的尺寸确定图 5.22 电路中反相器的尺寸，使在节点 out 和 in 之间的延时最小。假设 CL=64Cg,1。

数电试题及答案(五套)

《数字电子技术基础》试题一一、填空题（22分每空2分）1、=⊕0A , =⊕1A 。

2、JK 触发器的特性方程为：。

3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态，施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。

5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。

若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。

6、一个四选一数据选择器，其地址输入端有个。

二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。

列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）A B C R Y G0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 00 1 01 0 00 1 01 0 0 1 0 0 0 0 11）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的状态，“1”表示亮，“0”表示灭。

数字电路试题

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

集成电路基础知识试题

集成电路基础知识试题### 集成电路基础知识试题#### 一、选择题（每题2分，共20分）1. 集成电路的英文缩写是：A. ICB. CPUC. RAMD. ROM2. 下列哪个不是集成电路的基本元件？A. 晶体管B. 电阻C. 电容D. 硬盘3. 集成电路的制造工艺中，光刻是用于：A. 形成电路图案B. 清洗硅片C. 检测电路D. 封装电路4. CMOS技术中，CMOS代表：A. 互补金属氧化物半导体B. 计算机操作与制造系统C. 复杂多输出系统D. 连续多输入系统5. 以下哪个是集成电路设计中的后端流程？A. 逻辑综合B. 电路仿真C. 布局与布线D. 原理图绘制#### 二、填空题（每空2分，共20分）6. 集成电路按照制造材料可以分为______和______两大类。

7. 集成电路的最小特征尺寸通常用______来表示。

8. 集成电路的功耗主要由______和______组成。

9. 在数字集成电路中，最基本的逻辑门是______、______、非门和或门。

10. 集成电路的封装类型包括DIP、BGA、______等。

#### 三、简答题（每题15分，共30分）11. 简述集成电路的发展历程及其对未来电子技术的影响。

集成电路自20世纪50年代诞生以来，经历了从小规模集成电路（SSI）到超大规模集成电路（VLSI）的快速发展。

这一过程不仅极大地推动了电子技术的革新，也为现代信息技术、通信技术、计算机技术等领域的发展奠定了基础。

集成电路的高集成度、低功耗、低成本等特点，使其成为现代电子设备不可或缺的核心组件。

未来，随着新材料、新工艺的不断涌现，集成电路将继续向着更高性能、更小尺寸的方向发展，为人类社会带来更多的便利和创新。

12. 解释什么是互补金属氧化物半导体（CMOS）技术，并简述其优缺点。

互补金属氧化物半导体（CMOS）技术是一种广泛应用于现代集成电路制造的工艺技术。

它利用了P型和N型MOSFET的互补特性，实现了低功耗、高集成度的电路设计。

数字电子技术基础题库及答案

试题库及答案试卷一一．基本概念题（一）填空题（共19分，每空1分）1．按逻辑功能的不同特点，数字电路可分为和两大类。

2．在逻辑电路中，三极管通常工作在和状态。

3．（406）10=（）8421BCD4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。

5．TTL集成JK触发器正常工作时，其d R和d S端应接电平。

6．单稳态触发器有两个工作状态和，其中是暂时的。

7．一般ADC的转换过程由、、和4个步骤来完成。

8．存储器的存储容量是指。

某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是。

（二）判断题（共16分，每题2分）1．TTL或非门多余输入端可以接高电平。

（）2．寄存器属于组合逻辑电路。

（）3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。

（）4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。

（）5．PLA 的与阵列和或阵列均可编程。

（）6．八路数据分配器的地址输入（选择控制）端有8个。

（）7．关门电平U OFF 是允许的最大输入高电平。

（）8．最常见的单片集成DAC 属于倒T 型电阻网络DAC 。

（）（三）选择题（共16分，每题2分）1．离散的，不连续的信号，称为（）。

A ．模拟信号 B.数字信号2．组合逻辑电路通常由（）组合而成。

A ．门电路 B.触发器 C.计数器3．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（）。

A ．111 B.010 C.000 D.1014．十六路数据选择器的地址输入（选择控制）端有（）个。

A ．16 B.2 C.4 D.85．一位8421BCD 码译码器的数据输入线与译码输出线的组合是（）。

A ．4:6 B.1:10 C.4:10 D.2:46．常用的数字万用表中的A/D 转换器是（）。

A ．逐次逼近型ADC B.双积分ADC C.并联比较型ADC7．ROM 属于（）。

数字集成电路习题答案PPT课件

(2) pmos :
VGT VGS VT 0 0.5 0.4 0.1 VDS
pmos处于饱和区,Vmin 0.1v
ID
kn'
(W L
)(VGTVmin
Vm2in 2
)(1 VDS )
30 (0.1 0.05) 0.1 (1 0.11.25)
0.169A
3.简述MOS管的电容分布，及其模型
的最小尺寸为(W=0.375m，L=0.25m，即W/L=0.375/0.25)
求出g,VIL,VIH,NML,NMH
NMOS PMOS
VT0(V) 0.43 -0.4
(V0.5) 0.4 -0.4
VDSAT(V) 0.63 -1
k’(A/V2) 115×10-6 -30×10-6
(V-1) 0.06 -0.1
CP D Q Q′
写在最后
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
Thank You
(5R R3)C R3 4R
8
DB Ck RBk k 1 R1C1 R1C2 (R1 R3 )C3 R1C4 (R1 R3 )C5 (R1 R3 R6 )C6 (R1 R3 )C7 (R1 R3 R6 R8 )C8 0.25* 250 0.25*750 (0.25 0.5) * 250 0.25* 250 (0.25 0.5) *1000 (0.25 0.5 1) * 250 (0.25 0.5) *500 (0.25 0.5 11000) * 250 62.5 187.5 187.5 62.5 750 437.5 375 250437.5 0.2525(ns)