构成任意进制计数器
任意进制计数器的设计
任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。
【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。
此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。
同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。
属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。
2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。
在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。
对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。
可见同步清零没有过渡状态。
利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。
异步清零方式利用状态sn，同步清零方式利用状态sn-1。
②写出反馈清零函数。
③画逻辑图。
例1 试用ct74ls160的异步清零功能构成六进制计数器。
解：①写出sn的二进制代码。
sn=s6=0110②写出反馈清零函数。
③画逻辑图。
如图1所示。
2023年数字电路题库最终版
第1章数字电路基础一．填空:1.数制是用一组固定的（）和一套统一的（）来表达数目的方法。
2.进制计数制的两个要素是（）和（）。
3.二进制数转换成八进制数时，应将（）位二进制数分为一组，代表（）位八进制数。
分组时整数部分从（）至（）。
4.二进制数转换成十六进制数时，应将（）位二进制数分为一组，代表（）位十六进制数。
分组时整数部分从（）至（）。
5.常用二-十进制编码有（）、（）、（）、（）、（）。
6.二-十进制编码分为有权码和无权码，其中（）、（）、（）是有权码，（）、（）是无权码。
7.逻辑函数的三种基本运算是（）、（）、（）。
8.所谓的真值表就是将逻辑变量的各种（）取值的组合及其相应的（）值列成的表格。
9.与运算的规则是（），逻辑表达式为（），逻辑符号为（）。
10.或运算的规则是（），逻辑表达式为（），逻辑符号为（）。
11.逻辑函数的五种表达方法是（）、（）、（）、（）、（）。
12.逻辑函数的表达式不是唯一的，可以互相转换，表达式有（）、（）、（）、（）、（）。
其中最基本表达式是（）。
13.逻辑函数的三个基本规则是（）、（）、（）。
14.对偶规则求的是原函数的（）式，当两个函数相等时，其（）也相等。
15.代数化简法的四种基本方法是（）、（）、（）、（）。
16.最小项是涉及所有变量的（）项，对于n个变量的函数，共有（）个最小项。
17.对于一个n个变量的函数，每个最小项有（）个最小项与之相邻。
18.全体最小项之和为（）。
19.卡诺图也叫（）方格图。
具有（）性和（）性。
20.4个1方格的卡诺圈可以消去（）个变量。
二．数制转换：1． 将十进制数159转换为二进制、八进制、十六进制数。
2． 将十进制数237转换为二进制、八进制、十六进制数。
3． 将十进制数325转换为二进制、八进制、十六进制数。
4． 将十进制数229转换为二进制、八进制、十六进制数。
5． 将十进制数357转换为二进制、八进制、十六进制数。
6． 将（）二进制数转换为十进制数、八进制数和十六进制数。
总结任意进制计数器的实现方法
总结任意进制计数器的实现方法在计算机科学中，计数器是一种用于记录和控制某种计数操作的设备或算法。
通常情况下，我们使用的是十进制计数器，即以10为基数的计数器。
然而，在某些应用中，需要使用其他进制的计数器，例如二进制、八进制或十六进制。
实现任意进制计数器的方法如下：1. 定义计数器的进制：首先，我们需要确定计数器的进制，例如二进制、八进制或十六进制。
进制的选择取决于具体的需求。
2. 确定计数器的位数：接下来，我们需要确定计数器的位数，即计数器可以表示的最大值。
位数决定了计数器可以表示的范围。
3. 初始化计数器：根据选择的进制和位数，初始化计数器。
对于二进制计数器，可以将所有位都设置为0；对于八进制和十六进制计数器，可以将每一位都设置为最小值。
4. 计数器递增：根据选择的进制，实现计数器的递增操作。
对于二进制计数器，可以通过反转位的方式进行递增；对于八进制和十六进制计数器，可以在每一位上递增，并在达到最大值时进位到高位。
5. 计数器输出：根据具体需求，将计数器的当前值以所选进制表示出来。
对于二进制计数器，可以直接输出每一位的值；对于八进制和十六进制计数器，可以将每一位的值转换为对应的字符表示。
拓展部分：1. 递减操作：除了递增操作，我们也可以实现计数器的递减操作。
递减操作的实现与递增操作类似，只是在达到最小值时需要进行借位操作。
2. 范围检查：在实现任意进制计数器时，需要进行范围检查，确保计数器的值在合法范围内。
如果计数器的值超过了最大值，可以选择将其重置为最小值或抛出异常。
3. 多进制切换：在某些情况下，我们需要在不同的进制之间切换计数器的表示。
可以实现一个函数或方法，用于将计数器的值在不同进制之间进行转换。
4. 高位补零：为了使计数器的输出结果具有固定的位数，可以在输出时进行高位补零。
补零操作可以保证计数器的输出结果具有统一的格式。
总的来说，实现任意进制计数器需要确定进制、位数，初始化计数器，实现递增、递减操作，并进行范围检查和输出。
4.2.3 任意进制计数器
&
74LS290
CP1CP0
S91 S92R01R02
CP
VCC
~
4器置数端的置数功能。
取N
1
~N
之间的
2
N个有效状态构成N
进制计数器，将
置数端数据输入置成 N 1状态，N 2 状态为置数指令。当计
数器的状态循环到 N 2 时置数指令到来，计数器输出端
置为 N 1 ，计数器由N 1 开始计数直到 N 2 止，又开始新的 置数循环。
4.2.3 任意进制计数器
1.由触发器直接构成的任意进制计数器 2.利用集成计数器来构成的任意进制计数器
复习
如果计数脉冲CP的频率为f0，希望得到八分 频的输出波形，需几进制计数器？
异步二进制计数器的构成方法？
重点： 1．实现任意进制异步计数器的脉冲反馈法。 2．同步计数器的分析方法。
4.2.3 任意进制计数器
LD 1
CP
CCPP1CP0 A B CS9D1 S92R01RC02R
谢谢观赏！
4.2.3 任意进制计数器
2.利用集成计数器来构成的任意进制计数器
利用集成计数器可以很方便地构成任意进制计数器， 其关键点就是利用集成计数器的清零功能和置数功能。 1）利用计数器清零端的清零功能。
取计数过程中某一中间状态通过门电路控制清零端， 使计数器由此状态返回到0000状态。
Q3 Q2 Q1 Q0
4.2.3 任意进制计数器
2）控制各触发器的输入端。该方法是将二进制计数器 中某些触发器的输入端用反馈线和门电路进行控制， 以消去无效状态，构成任意进制计数器。
4.2.3 任意进制计数器
4个触发器的输入端输入信号不同，时钟控制信号 也不同。根据时序逻辑电路的分析方法，可以列出其 驱动方程、输出方程、状态方程根据状态方程还可以 列出其状态转换表，进而画出如图4-23所示的状态转 换图
任意进制计数器的构成方法
之前例子中，如果74LS160芯片是 同步清零功能，异步预置功能呢，该如 何实现？状态也采8421码编码。
同步清零：6进制，第6个有效边沿清零0
同步 ，RD/ 应在状态5时有效
M=6，在SM-1=S5=0101时反馈使 RD 0，待第6个
上升沿到来时复位至0000态， RD 1。
异步预置：6进制，逢6预置0
异步 ，LD/ 在状态6时有效
M=6，当为SM=S6=0110时反馈使 LD0， 立刻预置成0000态，LD1 。
跳至 跳至
0态（跳转目标 只有一个：0，
不可设置）
0态或其它状态—由数 据输入端D的值决定，
即可设置。
异步：一有效立刻执行; 同步：有效后待有效边沿到时执行。
用74LS160 实现6进制计数器
方法一：置零法 利用74LS160的异步置零功能来实现
逢6清零 R D ( Q 3 Q 2 Q 1 Q 0 ) ,L D 1 ,E E P 1 P
有四种功能：异步置零、同步预置、 保持和计数,四种功能优先级别是异步置 零>同步预置>保持>计数。
三、M<N的实现方法
实 现 方 法
置零功能
置数功能
置零法（复位法）：利用置零功能 分异步和同步
置数法（置位法）：利用预置数功能 分异步和同步
可从N个循 环状态的中 任一状态
可从N个循 环状态的中 任一状态
提示：同时使用置零和置数功能
任意进制 计数器的构成方法
任意进制计数器的构建
② 其反魄 日 零函数为 ＝Ｑ１ ＇ ＱＯ ＇ Ｑ１ ③ 画图ｉ 圭 璺 ‰ 如图｝１ 所示
①ｃ Ｔ ７ ４ Ｌ Ｓ １ ６ ｏ 带有异步清写端，因此 位片（ ２ ） 接成＝ 进％ ｝ 数， 低位片（ １ 艟成九 进 汁女 ② 写出 ￥ ２ Ｓ ９ 所对应的二进朱 【 码： Ｓ ２ Ｓ ９ ￣ ０ ０ １ ０ １ ０ ０ １ ， 即 当 蚩 髂ｉ 十 至 ０ ０ ０ １ ０ １ ０ ０ １ ｊ 好 冬 时产 生 馈渭写信号。 ③ 写出反豌静 函数。＝ Ｑ１ Ｑ３ Ｑ０ ④ 画图连线 用并行连接方式将地 片 （ １ ） （ ２ ｂ 鸯 成—个一 百进 十 数器。 并通过—个与非门相当于分别将片（ １ ） 片（ ２ 片 接成九揣 匕进制， 目 将反馈漓写 唁 号ｇ Ｉ ＾ 数输 ＾ 端。 如图
时， 只需要通过改 变外部控制电路 即可得到。除 了可用常规 的 串行进位连接 和并行进位连接 ， 本文提
出了整体置零 法、 整体置数法 ， 可将集成二 、 十进制计数器变为所需的任意进 制大容量计数 器。 关键词 ： 计数 器； 整体置零法 ； 整体置数法 ； 串行进位 连接方式； 并行进位 连接 方式
例 利用 ｃ Ｔ ７ ４ Ｌ Ｓ １ ６ １ 置数功能完成五十七进制计数 器的 构眈
图２ ＿ ３ 整体置写法构成的二 十九进静 数器 方法二： 采用整体置数法具体 步骤 ① 状态 姻导 莉 嗷 ｆ 透吓所列应的十进带 Ｉ ｌ ！ 故 是 Ｍ１ ） 。 ② 若选用集成计数器的异步置数功能做反 馈端． 令 Ｙ Ｉ Ｙ ２ －Ｍ＋ ＝ Ｍ１ 相当于高度片 接成Ｙ１ 进制． Ｔ 氐 位片接成Ｙ２ 进制； 若选用同步置数功能做反馈端。 则令 Ｙ Ｉ Ｙ ２ ＝ Ｍ＋Ｍ１ — １ ． 相当 于高位片接成 Ｙ １ 进制。 低位片接成Ｙ ２ 进制。要获得 Ｙｎ ＂ ……・ ＇ Ｙ２ Ｙ１ 方 亦如此。 ③ 写出Ｍ 进带 圾 Ｙ ｌ Ｉ Ｙ ２
总结任意进制计数器的设计方法
总结任意进制计数器的设计方法一、引言计数器是数字电路中常见的组合逻辑电路，其作用是在一定范围内对输入的信号进行计数。
而进制计数器则是在特定进制下进行计数的计数器，如二进制计数器、十进制计数器等。
本文将总结任意进制计数器的设计方法。
二、基本概念1. 进位：当某一位达到最大值时，需要向高位进位。
2. 借位：当某一位减法结果为负时，需要向高位借位。
3. 余数：在除法中，被除数除以除数所得到的余数即为该数字的个位数字。
4. 商：在除法中，被除数除以除数所得到的商即为该数字的十位以及更高位数字。
三、二进制计数器设计方法1. 同步二进制计数器同步二进制计数器又称为并行加法器或者锁存式加法器。
其实现原理是将多个全加器连接起来，并且每一个全加器都接收同样的时钟信号。
当时钟信号发生变化时，所有全加器同时进行运算。
2. 异步二进制计数器异步二进制计算机又称为Ripple Counters或者Clock-Triggered Flip-Flops。
其实现原理是通过多个D触发器连接起来，每个D触发器都接收上一个触发器的输出信号。
当时钟信号发生变化时，第一个D触发器会先被触发，然后它的输出信号会传递到下一个D触发器中。
四、十进制计数器设计方法1. 二进制编码计数器二进制编码计数器是一种使用二进制代码表示数字的计数器。
其实现原理是通过将BCD码转换成二进制来实现计数。
2. BCD码计数器BCD码计数器是一种使用BCD码表示数字的计数器。
其实现原理是通过多个BCD加法器连接起来，每个加法器都接收同样的时钟信号。
当时钟信号发生变化时，所有加法器同时进行运算。
五、任意进制计数器设计方法1. 基于同步电路设计方法任意进制计算机可以通过同步电路来实现。
其实现原理是将多个全加器连接起来，并且每一个全加器都接收同样的时钟信号。
当时钟信号发生变化时，所有全加器同时进行运算。
2. 基于异步电路设计方法任意进制计算机也可以通过异步电路来实现。
其实现原理是通过多个D触发器连接起来，每个D触发器都接收上一个触发器的输出信号。
实验六 任意进制计数器的构成
实验六任意进制计数器的构成设计性实验一、实验目的1、学习用集成触发器构成计数器的方法；2、掌握中规模集成计数器的使用及功能测试方法；3、运用集成计数计构成N分频器，了解计数计的分频作用。
二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加／减计数器图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图6－1 四位二进制异步加法计数器若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。
图中LD—置数端CP U—加计数端CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q 0、Q 1、Q 2、Q 3 —数据输出端 CR图6－2 CC40192引脚排列及逻辑符号CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下：当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
六步搞定——任意进制任意起始值计数器
六步——任意进制，任意起始值计数器的设计
计数器的介绍课本介绍了三种方法：
反馈清零法：起始值二进制数每一位都为０；
反馈置数法：任意起始值；
ＴＣ反馈置数法：输出置数态限制每一位都为１，也就是说起始值也是固定的；
以下选择反馈置数法较为灵活，但是做法相对比较固定。
例如，设计一个32进制，初态为180计数器
第一步：固定图
不管什么进制什么起始值下面的接法是固定的。
第二步：置数端电平
左边为低位片，右边为高位片
32进制，初态为180
初态=输入置数端=180=1011 0100=高位片的DCBA 低位片的DCBA 接入置数端的电平：
第三步：接入与非门
输出置数态=180+32-1=211=1101 0011=
高位片QD QC QB QA 低位片QD QC QB QA
也就是说计数器从１８０开始计数到２１１又转回１８０；
把所有1找出来，得高位片QD QC QA和低位片QB QA共有五个一；接入六个端口输入的与非门nand6(因为没有奇数个输入端的与非门)多余端接ＶＣＣ
第四步：把五个输出为一的Ｑ接入与非门
整体图样
第五步：加入波形
ＣＬＫ为时钟
Ａ为控制立刻进入初态１８０
32进制，初态为180仿真波形。
任意进制计数器的构成方法
任意进制计数器的构成方法从降低成本的角度考虑，集成电路的定型产品必须有足够大的批量。
因此，目前常见的计数器芯片在计数进制上只做成应用较广的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。
在需要其他任意一种进制的计数器时识能用已有的计数器产品经过外电路的不同连接方式得到。
假定已有的是N进制计数器，而需要得到的是M进制计数器。
这时有M<NN和M>N两种可能的情况。
下面分别讨论两种情况下构成任意一进制计数器的方法。
1. M<N的情况在N进制计数器的顺序计数过程中，若设法使之跳越N一M个状态，就可以得到M 进制计数器了。
实现跳跃的方法有置零法(或称复位法)和置数法(或称置位法)两种。
置零法适用于有置零输人端的计数器。
对于有异步置零输人端的计数器，它的工作原理是这样的:设原有的计数器为N进制，当它从全0状态S。
开始计数并接收了M个计数脉冲以后，电路进人S}状态。
如果将SM状态译码产生一个置零信号加到计数器的异步置零输人端，则计数器将立刻返回S。
状态，这样就可以跳过N一M个状态而得到M进制计数器(或称为分频器)。
图6. 3.犯(e)为置零法原理示意图。
由于电路一进人s，状态后立即又被置成S。
状态，所以礼状态仅在极短的瞬时出现，在稳定的状态循环中不包括SM状态。
而对于有同步置零输人端的计数器，由于置零输人端变为有效电平后计数器并不会立刻被置零，必须等下一个时钟信号到达后，才能将计数器置零，因而应由sM _,状态译出同步置零信号。
而且，s},;状态包含在稳定状态的循环当中。
例如同步十进制计数器74162、同步十六进制计数器74163就都是采用同步置零方式。
置位法与置零法不同，它是通过给计数器重复置人某个数值的方法跳越N一M个状态，从而获得M进制计数器的，如图6. 3. 32助所示。
置数操作可以在电路的任何一个状态下进行。
这种方法适用于有预置数功能的计数器电路。
对于同步式预置数的计数器(如74160,74161) ,LD' -0的信号应从S‘状态译出，待下一个CGK信号到来时，才将要置入的数据置入计数器中。
构成任意进制计数器的两种方法
构成任意进制计数器的两种方法任意进制计数器是一种能够在任意进制下进行计数的设备或程序。
在日常生活中，我们所用到的计算机、手机、电子表等设备中，均包含了进制转换的功能，了解如何构建任意进制计数器是非常重要的。
在本文中，我们将介绍构成任意进制计数器的两种方法。
一、基于加法器的方法1. 原理基于加法器的方法是最常见的构成任意进制计数器的方法之一。
其原理是利用加法器进行进制转换，实现任意进制下的计数功能。
2. 实现步骤（1）确定计数器的进制：首先需要确定所要实现的任意进制数，比如二进制、十进制、十六进制等。
（2）设计加法器：根据所选进制的位数，设计相应的加法器，例如对于n位的二进制，需要设计n位的二进制加法器。
（3）连接加法器：将各个位的加法器进行连线，形成一个完整的计数器电路。
（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于加法器的方法实现简单，可扩展性强，能够实现任意进制的计数功能。
缺点：需要设计繁琐的加法器电路，占用较多的硬件资源。
二、基于状态机的方法1. 原理基于状态机的方法是另一种构成任意进制计数器的常用方法。
其原理是利用状态机进行状态转移，实现任意进制下的计数功能。
2. 实现步骤（1）确定计数器的进制：同样需要确定所要实现的任意进制数，如二进制、十进制、十六进制等。
（2）设计状态转移图：根据所选进制的位数，设计状态转移图，确定每个状态之间的转移关系。
（3）编写状态机控制逻辑：根据状态转移图，编写状态机的控制逻辑，实现状态的转移和计数功能。
（4）输入输出控制：设计输入和输出控制电路，用于控制计数器的输3. 优缺点优点：基于状态机的方法逻辑清晰，占用硬件资源较少，易于实现复杂的计数功能。
缺点：需要设计状态转移图和状态机的控制逻辑，相对复杂一些。
总结基于加法器的方法和基于状态机的方法是构成任意进制计数器的两种常用方法。
基于加法器的方法实现简单，但所需硬件资源较多；基于状态机的方法逻辑清晰，占用硬件资源较少。
数字电路第6章习题参考答案
电路 如图
1010
1001
1000 0111 0110 (b)
19
利用后十一个态，反馈置位信号直接由进位端Oc=QDQCQBQA 引 入，预置数为16-11=5=0101，状态迁移关系如下：
QDQCQBQA 0101
0110 0111
1000
1001 1010 电路 如图
1111
1110
1101
1100
励议程和时钟议程为：F1:(LSB) CP1=CP,J1=Q4,K1=1（书上有错）
F2:
CP2=Q1,J2=K2=1
F3:
CP3=Q2,J3=K3=1
F4:(MSB) CP4=CP,J4=Q1Q2Q3,K4=1
要求：（1）画出该计数器逻辑电路图；
（2）该计数器是模几计数器；
（3）画出工作波形图（设电路初始状态为0000）。
01 01 01 01
00 00 10 10
00 00
3
1001
1010
1111
0000 0001 0010 0011
1000
1011
1100
0100
1101
1110
0111 0110 0101
（3）画出工作波形图（设电路初始状态为0000）。
4
6.3 设计一个计数电路，在CP脉冲作用下，3个触发器QA,QB,QC 及输出C的波形图如图所示（分别选用JK触发器和D触发器）。 QC为高位， QA为低位。
00 1 1 X 0 01 0 0 X X
11 0 0 X X 10 1 1 X X
Q 2n1Q 1nQ 2nQ 1nQ 2n
J 4 Q3nQ2 nQ1n K 4 1 J 3 Q2 nQ1n K 3 Q2 nQ1n J 2 K 2 Q1n
第六章计数器任意进制计数器的构成
第六章计数器：任意进制计数器的构成引言在计算机系统中，计数器是一种常见且重要的电子组件。
计数器的作用是用于记录和控制某种事件的次数。
我们通常所说的计数器是指二进制计数器，也就是使用二进制进行计数的设备。
不过，在实际应用中，有时候需要使用其他进制进行计数，例如十进制、八进制、十六进制等。
因此，在本章中，我们将探讨任意进制计数器的构成方法。
1. 二进制计数器二进制计数器是最常见的计数器类型，它由一组触发器（Flip-flop）组成，并采用二进制位表示法。
每个触发器代表一个二进制位，其输出可以是0或1。
当触发器从0到1的状态变化时，表示计数器的值加1。
二进制计数器的位数决定了其能够表示的最大值。
2. 任意进制计数器的构成原理任意进制计数器的构成相较于二进制计数器稍微复杂一些，但原理是相似的。
其主要构成部分包括触发器数组、加法器、编码器和显示器。
2.1 触发器数组触发器数组是任意进制计数器的核心部分。
和二进制计数器类似，触发器数组代表了计数器能够表示的位数，并负责记录每个位的值。
每个触发器表示一个进制位，其状态的变化将导致对应位的值加1。
2.2 加法器加法器用于将触发器的输出进行加法运算。
在任意进制计数器中，加法器的输入不仅仅是相邻两位的值，还需要考虑进位的影响。
因此，加法器的设计相对复杂一些。
它将多个进制位的值相加，并将结果输出给编码器。
2.3 编码器编码器将加法器的输出转换为可显示的格式。
它将数值表示转换为对应的进制字符，例如十进制计数器将数值转换为0-9的数字字符。
编码器还负责控制数值位数的循环，即当计数器的值达到最大值时重新从最小值开始计数。
2.4 显示器显示器用于将编码器输出的结果显示给用户。
它可以是数码管、液晶屏或其他合适的显示设备。
显示器将编码器输出的进制字符转换成相应的显示，并实时更新显示的数值。
3. 任意进制计数器的应用举例任意进制计数器的应用非常广泛，下面我们将以十进制计数器和八进制计数器为例，介绍其在实际应用中的用途。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
异步复位法 同步复位法
异步复位法
--利用计数器的复位端实现。 设原有的计数器是N进制的，共有S0~SN-1个状态。 从S0开始计数，接收M个计数脉冲后进入SM状态。如 果这时候利用SM状态产生一个复位信号将计数器复位 （置成S0状态），即可跳过N-M个不需要的状态。由于 这时的计数器在SM状态上停留时间非常短，可把SM看 成是暂态，其稳定的状态只有S0~SM-1共M个。所以是 一个M进制计数器。原理如下图所示：
同步复位法
Rd=0的信号应从Si的状态译出， 待下一个CP到来时，才将计数器复位。
74163构成 构成2~16进制计数器 构成 进制计数器
置 数 法
异步置数法
同步置数法
异步置数法 利用计数器的置数端实现。 置数法与复位法不同，它是利用给计数器重复置入某个数 值的方法跳过（N-M）个不需要的状态，从而获得M进制计 数器的。置数操作可在任何状态下进行。原理如下图所示：
例2：试用两片74162（同步清零）设计一个24进制的 ：
计数器， 计数状态为：00 01 02 02 · · · · · · 23 解1：分析：由于所要求的计数顺序是从00到23，所以必 须 先把两片74162连成一个100进制计器。 再 在100进制计数器基础上联成24进制计数器。 两片162连成100进制计数器的方法： 低位计数器进位输出作为高位计数器的控制信 号S1和S2。
利用置数法，不附加任何门电路，用7490也 可实现2至10进制计数器，实现方法如下：
同 步 ቤተ መጻሕፍቲ ባይዱ 数 法
用同步置数法将74160接成六进制计数器 a.置入0000 b.置入1001
例1：74290构成60进制计数器
解：先用74290构成100进制计数器，在100进制计数器 的基础上用异步复位法实现60进制。如图所示， 计 数到60时R1、R2有效（高电位），使两片7490都复 位。计数器的稳定状态为：0~59，共60个。
异步复位法
例1：7490构成6进制计数器。
解：根据异步复位法，利用0110状态产生复位信 号R1、R2,使计数器状态返回到0000。
例2：7490构成任意进制计数器。
解：如下图所示，把A、B、C分别接Q0、Q1、Q2、Q3 即可实现2至10进制计数器，如下表。
利用复位法，不附加任何门电路， 用7490也可实现2至10进制计数器，实 现方法如下：
同步扩展
三片4位同步二进制计数器构成的16x16x16计数器
74191扩展成8位可逆计数器： 74191扩展成8位可逆计数器： 扩展成
复
位
法
如果已有N进制计数器，要得到一个 如果已有 进制计数器，要得到一个M 进制计数器 进制计数器，只要N>M，令N进制计数器在 进制计数器，只要 ， 进制计数器在 计数过程中，计满M个状态后 跳过剩余N个状态后， 计数过程中，计满 个状态后，跳过剩余 M个状态，即可得到 进制计数器。 个状态， 进制计数器。 个状态 即可得到M进制计数器 实现状态跳跃的方法一般有两种：
解2：
另 解 ：
先把两片74162分别接成四进制和六进制计数器，然后级联。
练习
下表为C180十进制计数器的功能表，图(a)为简化逻辑图，若 用该电路和与非门构成一个计数器，其输入V2和V0波形如图b所示， 试问：该计数器为几进制，并画出它的电路图。
下表为C180十进制计数器的功能表，图(a)为简化逻辑图，若 用该电路和与非门构成一个计数器，其输入V2和V0波形如图b所示， 试问：该计数器为几进制，并画出它的电路图。
计数器之三
计数器的级联 复 位 法 置 数 法 综合应用 学生练习
计数器的级联
计数器级联的原因 异步扩展 同步扩展 74191扩展成8 74191扩展成8位可逆计数器 扩展成
计数器级联的原因
从降低成本考虑，集成电路的成本必须 有足够大的批量。目前生产销售的定型集成 电路中，仅有应用最多的4位二进制、十进 制、8位二进制等几种计数器。在需要其他 进制计数器时，只能用现有的计数器产品经 过外电路连接得到。
异步扩展
用74290构成100进制计数器。
Q3Q2Q1Q0：个位数的8421BCD码； Q7Q6Q5Q4：十位数的8421BCD码。 个位数每计满10个脉冲， Q3输出一个下降沿，使T4290（2）CP0有 效，Q7Q6Q5Q4加1。Q7Q6Q5Q4计满10个脉冲，整个计数器回零，并从 Q7端输出一个下降沿，可作为进位输出。