数字电路期末知识点复习题
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。
数字电路-期末考试复习题及答案
数字电路-期末考试复习题及答案题目1题目描述请简要解释什么是布尔代数。
答案布尔代数是一种数学结构和符号系统，用来分析和操作逻辑表达式和逻辑函数。
题目2题目描述请说明什么是逻辑门。
答案逻辑门是用来实现布尔代数运算的电子元件，根据输入信号的不同组合产生不同的输出信号。
题目3题目描述请列举并解释四种常见的逻辑门。
答案1. 与门 (AND Gate)：输出为真仅当所有输入都为真。
2. 或门 (OR Gate)：输出为真当至少有一个输入为真。
3. 非门 (NOT Gate)：输出为真当输入为假，反之亦然。
4. 异或门 (XOR Gate)：输出为真当输入中只有一个为真。
题目4题目描述请简述卡诺图的作用。
答案卡诺图是一种通过绘制格子状图表来简化逻辑函数的工具。
它可以帮助找到最简约的逻辑表达式，并减少数字电路的复杂性。
题目5题目描述请解释什么是时序逻辑和组合逻辑。
答案时序逻辑是一种根据输入信号的不同时间顺序产生不同输出的逻辑电路。
组合逻辑是仅根据输入信号的当前状态产生输出的逻辑电路。
题目6题目描述请说明同步电路和异步电路的区别。
答案同步电路中的各个部件在时钟信号的控制下按照一定的顺序工作。
异步电路中的各个部件则不受时钟信号的控制，可以独立工作。
题目7题目描述请列举至少三个常见的数字电路应用。
答案1. 计算机内存2. 数字时钟3. 数据传输和存储系统以上是数字电路期末考试复习题的部分内容，希望能帮助你进行复习。
数电期末考试试题及答案
数电期末考试试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是以下哪三种？A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案：A2. 下列哪个不是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案：A3. 触发器的主要用途是什么？A. 存储信息B. 放大信号C. 转换信号D. 滤波答案：A4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案：D5. 一个4位二进制计数器的最大计数范围是多少？A. 8B. 16C. 32D. 64答案：B6. 以下哪个是同步时序逻辑电路的特点？A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案：C7. 一个D触发器的输出Q与输入D的关系是？A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案：A8. 以下哪个是数字电路设计中常用的优化方法？A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案：B9. 布尔代数的基本运算有哪些？A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案：A10. 以下哪个是数字电路中常用的存储元件？A. 电容B. 电感C. 电阻D. 二极管答案：A二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，可靠性高，易于集成，功耗相对较低。
模拟电路则在信号处理方面更为灵活，但容易受到噪声干扰，集成度相对较低。
2. 解释什么是时序逻辑电路，并给出一个例子。
答案：时序逻辑电路是一种具有存储功能的数字电路，其输出不仅取决于当前的输入，还取决于电路的历史状态。
数字电路期末考试题及答案
数字电路期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑（AND）B. 或逻辑（OR）C. 非逻辑（NOT）D. 异或逻辑（XOR）答案：C2. 下列哪个不是数字电路的特点？A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案：C3. 一个简单的触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B5. 在数字电路中，同步计数器与异步计数器的主要区别是：A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案：A6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 8D. 4答案：B7. 以下哪个是数字电路中常用的存储元件？A. 电阻B. 电容C. 电感D. 晶体管答案：D8. 以下哪个不是数字电路中的逻辑门？A. NANDB. NORC. XORD. TRIAC答案：D9. 一个完整的数字电路设计流程包括以下哪些步骤？A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案：D10. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案：B二、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。
答案：数字电路主要处理离散的数字信号，具有逻辑功能，而模拟电路处理连续的模拟信号，主要用于信号放大、滤波等。
2. 解释什么是触发器，并说明其在数字电路中的作用。
答案：触发器是一种具有记忆功能的逻辑电路，能够存储一位二进制信息。
在数字电路中，触发器用于存储数据，实现计数、定时等功能。
3. 什么是组合逻辑电路？请举例说明。
答案：组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前的输入状态，不具有记忆功能。
数字电子技术基础期末复习试题
数字电子技术基础期末复习试题一、填空题:1、（48）10=（）16=（）2。
2、对于ttl与非门的闲置输入端可接，ttl或非门不使用的闲置输入端应接。
3、格雷码的特点是任意两组相邻代码之间有位不同。
4、在以下jk触发器、rs触发器、d触发器和t触发器四种触发器中，同时具备维持、复置1、复置0和滑动功能的触发器就是。
5、oc门可以实现功能，cmos门电路中的门也可以实现该功能。
6、一只四输入端与非门，使其输出为0的输入变量取值组合有种。
7、常见的组合逻辑电路有编码器、和。
8、逻辑函数f?ab?ac?bd的反函数为，对偶函数为。
9、一个同步时序逻辑电路可以用、、三组函数表达式叙述。
10、加法器的位次方式存有和两种。
11、16挑选1的数据选择器有个地址输出端的。
12、存储器的种类包括和。
13、在时钟脉冲cp促进作用下，具备和功能的触发器称作t触发器，其特性方程为。
14、三态门输入的三种状态分别为：、和。
15、用4个触发器可以存储位二进制数。
16、逻辑电路中，高电平用1表示，低电平用0表示，则成为逻辑。
17、把jk触发器改成t触发器的方法是。
18、女团逻辑电路就是指电路的输入仅由当前的同意。
19、5个地址输出端的译码器，其译码输入信号最多理应个。
20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做。
21、一个rom存有10根地址线，8根数据输入线，rom共计个存储单元。
22、n个触发器共同组成的计数器最多可以共同组成十进制的计数器。
23、基本rs触发器的约束条件就是。
24、逻辑代数中3种基本运算就是、和。
25、逻辑代数中三个基本运算规则、和。
26、如果对键盘上108个符号展开二进制编码，则至少必须位二进制数码。
27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的rom。
该rom有根地址线，有根数据输出线。
28、74ls138是3线―8线译码器，译码输出低电平有效，若输入为a2a1a0=110时，输出y7'y6'y5'y4'y3'y2'y1'y0'y1=。
数电期末复习题答案
数电期末复习题答案一、选择题1. 在数字电路中，最基本的逻辑关系包括：A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、或、同或、非答案：D2. 下列哪个不是基本的逻辑门：A. NOT门B. NAND门C. NOR门D. XOR门答案：B（NAND门是基本逻辑门的一种）3. 在一个二进制系统中，3位二进制数的最大值是：A. 7B. 8C. 15D. 16答案：C二、填空题1. 数字电路中，逻辑“1”通常代表_______电平，逻辑“0”通常代表_______电平。
答案：高；低2. 一个4位二进制计数器的最大计数值为_______。
答案：153. 一个D触发器的特性方程是_______。
答案：Q(t+1) = D三、简答题1. 简述什么是时序逻辑电路，并给出一个常见的时序逻辑电路的例子。
答案：时序逻辑电路是一类包含存储元件的数字电路，其输出不仅取决于当前的输入信号，还取决于电路的当前状态。
一个常见的时序逻辑电路的例子是计数器，它可以按照输入的脉冲信号进行计数。
2. 解释什么是布尔代数，并给出一个布尔代数的基本运算规则。
答案：布尔代数是一种数学逻辑运算，用于处理二进制值的逻辑运算。
布尔代数的基本运算规则包括：与（AND）、或（OR）、非（NOT）、异或（XOR）和同或（NAND）等。
四、计算题1. 使用卡诺图化简以下逻辑表达式：F(A, B, C) = Σ(1, 3, 4, 5)答案：首先绘制卡诺图，然后圈出最小项1, 3, 4, 5，化简得到F(A, B, C) = A'B + AC。
2. 设计一个2位二进制加法器，并给出其真值表。
答案：设计一个2位二进制加法器需要使用全加器。
真值表如下：| A1 A0 | B1 B0 | S1 S0 | Cout ||-|-|-|-|| 0 0 | 0 0 | 0 0 | 0 || 0 0 | 0 1 | 0 1 | 0 || 0 0 | 1 0 | 1 0 | 0 || 0 0 | 1 1 | 1 1 | 1 || 0 1 | 0 0 | 0 1 | 0 || 0 1 | 0 1 | 1 0 | 0 || 0 1 | 1 0 | 1 1 | 0 || 0 1 | 1 1 | 0 0 | 1 || 1 0 | 0 0 | 1 0 | 0 || 1 0 | 0 1 | 1 1 | 0 || 1 0 | 1 0 | 0 0 | 1 || 1 0 | 1 1 | 0 1 | 1 || 1 1 | 0 0 | 1 1 | 0 || 1 1 | 0 1 | 0 0 | 1 || 1 1 | 1 0 | 0 1 | 1 || 1 1 | 1 1 | 1 0 | 1 |五、论述题1. 论述数字电路与模拟电路的区别，并举例说明。
数字电子期末考试题及答案
数字电子期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系有几种？A. 2种B. 3种C. 4种D. 5种答案：B2. 以下哪个不是基本的逻辑门？A. AND门B. OR门C. NOT门D. XOR门答案：D3. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态只与过去输入状态有关答案：A5. 以下哪个是时序逻辑电路的特点？A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态与当前输入状态和过去输入状态都有关答案：D二、填空题（每空2分，共20分）6. 数字电路中，最基本的信号类型是______和______。
答案：数字信号；模拟信号7. 一个完整的数字系统通常由______和______两部分组成。
答案：硬件；软件8. 在数字电路中，常用的计数器类型有二进制计数器、______计数器等。
答案：十进制9. 一个8位的寄存器可以存储______个二进制位。
答案：810. 在数字电路中，信号的频率越高，其传输的______也越高。
答案：数据量三、简答题（每题10分，共30分）11. 简述数字电路与模拟电路的主要区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，且易于实现大规模集成。
模拟电路则在信号处理的精度和连续性上有优势。
12. 解释什么是触发器，并简述其在数字电路中的作用。
答案：触发器是一种具有记忆功能的电路元件，可以存储一位二进制信息。
在数字电路中，触发器常用于存储中间结果，实现寄存器、计数器等功能。
13. 描述数字电路中同步计数器和异步计数器的区别。
答案：同步计数器的时钟信号同时控制所有触发器的时钟输入，而异步计数器的触发器时钟输入是独立控制的。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态，存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。
12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输入情况下，“与非”运算的结果是逻辑0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子电路复习练习题一、填空题1．半导体具有三种特性，即：热敏性、光敏性和_________性。
2．集电极反向饱和电流I CBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。
3．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数⎺F 。
4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。
5．从TTL 反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。
6． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。
7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。
8． 时序电路除了包含组合电路外，还必须包含具有记忆功能的_________电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D =___________，⎺S D =___________。
10．JK触发器当J =K =________时，触发器Q n+1=⎺Q n 。
11．n 位二进制加法计数器有_________个状态，最大计数值为_________。
12．用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R 、C 表示，则该单稳态触发器形成的脉冲宽度t w ≈____________。
13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。
14．组成ROM 电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。
15．当RAM 的字数够用、位数不够用时，应扩展位数。
其方法是将各片RAM的____________端、R/⎺W 端 和CS 端并联起来即可。
二、选择题1．与晶体三极管组成的电路相比，MOS 管组成电路的主要特点是 _________ 。
a ．电流控制；b ．输入电阻高；c ．带负载能力强2．下列数码均代表十进制数6，其中按余3码编码的是_________。
a ．0110；b ． 1100；c ．10013． 已知逻辑函数Y=AB+A ⎺B+⎺A ⎺B ，则Y 的最简与或表达式为____________。
a ．A ；b ．A+⎺A ⎺B ；c ． A+⎺B ；d ．⎺A+B4．TTL 与非门扇出系数的大小反映了与非门___________能力的大小。
a ．抗干扰；b ．带负载；c ． 工作速度5． 如果采用负逻辑分析，正或门即____________。
a ．负与门；b ．负或门；c ．或门 6．七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为____________。
a．0011；b．0110；c．0101；d．01007．一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是_________个。
a．2；b．3；c．4；d．88．要实现输入为多位、输出为多位的功能，应选用中规模集成___________组件。
a．编码器；b．译码器；c．数据选择器；d．数值比较器9．对于J-K触发器，若J=K，则可完成_________触发器的逻辑功能。
a．R-S；b．D；c．T；d．J-K10．3个移位寄存器组成的扭环形计数器，最多能形成____________个状态的有效循环。
a．3；b．4；c．6；d．811．555定时器输入端U I1端（管脚6）、U I2端（管脚2）的电平分别大于32U DD和31U DD时（复位端⎺R D=1），定时器的输出状态是_________。
a．0 ；b．1 ；c．原状态12．555定时器构成的单稳态触发器的触发电压u i应____________U DD。
a．大于；b．小于；c．等于；d．任意13．只读存储器ROM的功能是____________。
a．只能读出存储器的内容且断电后仍保持；b．只能将信息写入存储器；c．可以随机读出或写入信息；d．只能读出存储器的内容且断电后信息全丢失14．用_________片1k⨯4 的ROM可以扩展实现8k⨯4 ROM的功能。
a．4；b．8；c．16；d．32三、简述题。
1．最小项的性质。
2．组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。
3．用中规模集成计数器构成任意进制计数器的三种方法及各自的原理。
四、分析、设计、化简题4．1将下列逻辑函数化简成最简与或表达式。
（1）Y1=A⎺B⎺C+⎺A⎺B+⎺AD+C+BD（用公式法）（2）Y2=AB⎺C+AB⎺D+⎺ABC+AC⎺D（⎺B⎺C+⎺BD=0）（3）Y3（A，B，C，D）=∑m（2，3，7，8，11，14）+∑ d（0，5，10，15）4．2TTL电路如图4．2 (a)所示，写出输出Y的逻辑表达式，试根据图（b）的波形画出输出Y的波形。
（a ） （b ）图4．24．3 试用以下几种组件分别实现逻辑函数F = AB + AC + BC（1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）； （2）3线－8线译码器T4138（逻辑功能见式4.3.2）；数据选择器和译码器的外部引线排列示意图分别见图4.3.1和图4.3.2， T4138选通时，S 1＝1，⎺S 2＝⎺S 3＝0。
Y=（D 10⎺A 2⎺A 1+ D 11⎺A 2A 1+ D 12A 2⎺A 1+ D 13A 2A 1）S （ 式4.3.1）（ 式4.3.2）图4.3.1 图4.3.24．4 分析图4.4电路，2线—4线译码器的功能表达式见式4.4。
（1）写出输出F 的表达式； （2）填表4.4；（3）说明图4.4电路的功能。
Y 0=⎺A 1⎺A 0， Y 1=⎺A 1A 0， Y 2=A 1⎺A 0， Y 3=A 1A 0 （式4．4）图4.44．5 两片3线－8线译码器连成的电路如图4.5所示。
3线－8线译码器T4138逻辑功能表达式见式4.5，正常工作时S 1＝1，⎺S 2＝⎺S 3＝0。
分析电路，填写真值表（见表4.5），说明电路功能。
A 1 A 0 F 0 0 0 1 1 0 1 1表4.4图 4.5（式4.5）表4.5输入输出输入输出D3D2 D1 D0⎺Y0⎺Y1⎺Y2⎺Y3⎺Y4⎺Y5⎺Y6⎺Y7D3D2 D1 D0⎺Y8⎺Y9⎺Y10⎺Y11⎺Y12⎺Y13⎺Y14⎺Y150 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 14．6 电路如图4.6所示，图中① ~ ⑤均为2线—4线译码器。
1．欲分别使译码器① ~ ④处于工作状态，对应的C、D应输入何种状态（填表4.6.1）；2．试分析当译码器①工作时，请对应A、B的状态写出⎺Y10 ~ ⎺Y13的状态（填表4.6.2）；3．说明图4.6电路的逻辑功能。
2线—4线译码器的功能见式4.6，工作时⎺S = 0。
（式4. 6）图4.6表4.6.1 表4.6.2处于工作状态的译码器C D应输入的状态C DA B ⎺Y10⎺Y11⎺Y12 ⎺Y13①②③④0 00 11 01 14．7 触发器电路如图4.7 (a) 所示，写出触发器输出端Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
（a）（b）图4.74．8触发器电路如图4.8(a) 所示，写出触发器输出Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
（a）(b)图4.84．9 触发器电路如图4.9 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形，对应画出各输出端Q 的波形。
设各触发器的初始状态均为“0”。
(a)（b ） 图4. 94．10 十进制计数器T4160构成的计数器电路如图4. 10所示。
T4160的功能见表4. 10。
（1）分析该电路是几进制计数器，画出状态转换图； （2）若改用复位法，电路该如何连接，画出连线图。
表4.10 CP ⎺R D ⎺LD S 1 S 2 工作状态 图4. 10⨯ ↑⨯ ⨯ ↑ 0 ⨯ 1 01 1 1 1 1 1⨯ ⨯ ⨯ ⨯ 0 1 ⨯ 0 1 1 清 零 预置数 保持(包括C) 保持(C ＝0) 计 数4．11 电路如图4.11所示。
3线-8线译码器的功能表达式参见式4．5，十进制计数器的功能参见表4．10。
（1）说明虚线框内的电路为几进制计数器，画出状态转换图； （2）说明整个电路实现什么功能。
图4.114．12 由4位同步二进制计数器T4161组成的电路如图4.12，T4161的功能参见表4. 10。
试求：（1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？（2）画出两种情况下的状态转换图。
图4.124．13分析图4.13计数器电路的功能，分别写出M =1和M =0时 LD的表达式，说明当M =1和M =0时电路的进制。
T4161为四位二进制加法计数器，其功能参见表4.10。
图4.134．14试用四位二进制加法计数器T4161芯片构成十三进制加法计数器，其状态转换图见图4.14（a），T4161的外部引线排列见图4.14（b）、功能参见表4.10。
（a）（b）图4.144．15电路如图4.15所示。
分析电路，说明它是几进制加（减）法计数器，画出状态转换图。
如果要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。
T4191是四位同步可逆计数器，其功能见表4.15所示。
表4.15⎺S ⎺LD M CP 工作状态图4.150 1 0 ↑0 1 1 ↑⨯0 ⨯⨯1 1 ⨯⨯加法计数减法计数预置数保持4．16 555定时器见图4.16（a）所示。
（1）试用图（a）所示的555定时器构成一个施密特触发器，画出连线图；（2）定性画出该施密特触发器的电压传输特性；（3）若电源电压U cc=6V，输入电压为图（b）所示的三角波，对应画出输出u o的波形。
（a）（b）图4.164．17试用图4.17 的ROM设计一个全加器，全加器的真值表见表4.17，写出输出F1 F0的表达式，并在其输出交叉点上标出连接状态图。