[计算机硬件技术基础][机械工业出版社]第8章_中断技术习题答案(2021整理)

本文为网上收集整理，如需要该文档得朋友，欢迎下载使用第八章习题参考答案8.1 什么是中断？采用中断技术有哪些好处？答：中断是指由CPU内／外部事件引起或由程序的预先安排，使CPU中断正在运行的正常程序〔主程序〕，而转到为该内部／外部事件或预先安排的事件效劳程序，待效劳完毕，再返回被暂时中断的正常程序处继续执行正常程序的过程。

采用中断技术，可以使计算机方便地实现如下一些操作：〔1〕分时操作。

有了中断系统，CPU可以命令多个外部设备同时工作，CPU分时控制这些外设，大大提高了CPU的吞吐率。

〔2〕实现实时处理。

当计算机用于实时控制，系统要求计算机为它效劳的时间是随机的，而中断系统中这种请求--响应模式正好迎合了实时系统的需求。

〔3〕故障处理。

计算机在运行过程中，往往会出现一些故障，如电源掉电、存储出错、运算溢出等。

有了中断系统，当出现上述情况时，CPU可以随时转去执行故障处理程序，自行处理故障而不必停机。

随着微型计算机的开展，中断系统不断增加新的功能，中断系统甚至可以实现计算机系统中软硬件资源的自动管理。

8.2 什么叫中断系统？它具备哪些功能？答：把能够实现中断全部功能的软件、硬件的总称称为中断系统。

不同计算机的中断系统，其具体实现可能不尽一样，但中断系统的根本功能是相同的。

中断系统的根本功能如下：1．能实现中断响应、中断处理〔效劳〕、中断返回和中断屏蔽。

这是中断系统最根本的功能。

2．能实现中断优先级排队〔管理〕。

即当有多个中断源同时申请中断时，CPU如何能够优先响应最紧急的中断申请。

3．能实现中断嵌套。

即当CPU正在为优先级较低的中断源效劳时，具有较高优先级的中断源提出中断申请，此时中断系统应当允许较高优先级的中断源中断较低优先级的中断源，待较高优先级的中断处理完成后，再接着处理较低优先级的中断，这种中断效劳程序再被中断的过程称为中断嵌套。

8.3 何谓非屏蔽中断和可屏蔽中断？答：非屏蔽中断是指用户不能用软件屏蔽的中断。

它是通过8086的NMI引脚进入。

非屏蔽中断不受中断允许标志IF的影响，当NMI线上一旦有请求时，CPU便在执行完当前指令后，立即予以响应。

所以，这种中断通常用来处理系统的紧急事件和重大故障，如系统的掉电处理、内存或I/O总线的奇偶错误等。

可屏蔽中断是指用户可以用指令禁止和允许的中断。

它是来自CPU的INTR端的中断。

当CPU收到可屏蔽中断请求信号时，是否予以响应取决于中断允许标志IF的状态。

假设IF=1，那么CPU在执行完当前指令后，响应中断请求；假设IF=0，那么禁止可屏蔽中断。

精品文档，word文档可屏蔽中断通常用于各种外部设备的中断。

微型计算机配置的外部设备一般有硬盘、软盘、键盘、显示器和打印机等。

这些外部设备通过8259A可编程中断控制器与CPU相连，8259A 接收来自外设的中断请求，由8259A向CPU发出中断请求。

8.4 CPU在什么情况下才响应中断〔可屏蔽〕？答：一个可屏蔽中断假设想得到CPU的响应，必须同时满足以下所有条件：首先，CPU应收到一个可靠的中断请求信号，且该中断请求信号应一直保持到它被响应为止。

其次，在中断请求的同时，没有更高级的请求信号发生。

即这个中断请求应该是当前申请中断的、且没有被屏蔽的、优先级最高的中断源。

第三，CPU内部应处在开中断〔允许中断〕状态。

对8086CPU，应设置IF=1。

第四，CPU至少要在当前指令执行完成时才可能响应中断。

事实上，CPU只在特定的时刻〔当前指令周期最后一个总线周期的最后一个时钟周期〕才采样有无中断申请。

第五，如果遇到CPU正在执行中断返回指令〔IRET〕，或CPU正在对中断资源进行操作〔如执行STI指令〕，那么要在现行指令执行完后接着再执行一条其他指令，此后才能响应新的中断。

这么做的目的是为了隔离两个中断。

8.5 什么叫中断优先权〔级〕？有哪些解决中断优先权〔级〕的方法？答：大多数的处理机系统都是多中断源—单申请线的系统，即多个中断源共用同一条中断申请线向CPU申请中断。

因此首先要解决系统中有两个或两个以上中断源同时申请中断时CPU优先响应哪个中断源的中断申请问题，即让哪个中断源的中断申请优先通过唯一的中断申请线向CPU申请中断。

为此，提出了中断优先级的概念。

CPU总是首先响应当前申请中断的、最高优先权的请求。

软件查询中断源及优先级排队方法。

该方法的主要思想是：多个中断源的中断申请通过一个“或〞逻辑后由同一引脚向CPU申请中断，同时在中断接口电路中设置一个中断请求锁存器，以保存各个中断源的中断申请。

CPU中断响应，在关闭中断、保护断点和标志存放器内容后，转入系统唯一的、为所有中断源所共用的中断效劳程序入口执行中断效劳程序，在中断效劳程序中用软件查询的方法查找中断源，从而将程序转向相应的中断效劳程序。

显然，按照先查到的先效劳的思想，软件查询的顺序就是中断优先级的顺序。

实现这种软件查询中断源及优先级排队方法所需的硬件接口逻辑非常简单，改变各中断源的优先级次序也非常方便，但缺点是软件查询所需的时间较长。

因此这种方法主要用于系统规模较小、对响应时间要求不太高的场合。

链式优先权排队逻辑。

多个中断源的中断申请通过一个“或〞逻辑后由同一引脚向CPU 申请中断，同时设置中断请求触发器以保存各个中断源的中断申请。

各中断源还需准备一个唯一标识该中断源的的标识码—中断矢量，已备CPU在响应中断时根据此标识码来判断中断的来源以及将要转入的中断效劳程序入口。

来自CPU的中断响应信号INTA通过多个与门逐次向后传送，形成一个传送INTA信号的链条，称为菊花链。

每个中断源的中断优先级由它们在链条中的位置来决定。

处于链首的中断源具有最高的优先级，链尾中断源的优先级最低。

在当前申请中断的中断源中，只有收到有效INTA信号的中断源，才有资格翻开三态缓冲器向本文为网上收集整理，如需要该文档得朋友，欢迎下载使用精品文档，word 文档数据总线释放其中断矢量。

处在链条前端的中断源，可以中断处于链条后端正在进行效劳的中断源。

链式优先权排队逻辑电路比拟简单，中断响应速度快〔只取决于门电路的延迟时间〕，但随着中断源个数的增加链条的长度也随之增加，中断源个数过多时也影响中断响应速度并且电路也显庞大，此外，调整中断源的优先级次序也比拟麻烦。

编码器和比拟器优先级排队逻辑。

具有中断请求存放、中断屏蔽、中断嵌套、自动对中断源进行编码并输出中断矢量等功能。

编码器和比拟器优先级排队逻辑功能齐全、中断响应速度较快，但硬件比拟复杂。

8.6 中断处理过程一般包括哪些步骤？中断处理过程主要包括中断申请、中断响应、中断源识别、中断效劳和中断返回等几个阶段。

图8-3示出了中断处理的一般过程。

主程序中断服务程序8.7 什么是中断类型号？简述其作用。

答：中断类型号〔码〕是系统为每个中断源分配的、唯一标识该中断源的编码。

当一个中断被CPU 所响应时，中断逻辑应将该中断的中断类型码〔中断向量〕自动送给CPU ，CPU 根据该中断类型号根据一定方法找到相应的该中断源的中断效劳程序的入口地址，并将程序转向中断效劳程序。

8.8 什么是中断响应周期？简述在中断响应周期中CPU 和8259A 一般需要完成的工作。

答：CPU 只有在响应外部可屏蔽中断时，才执行2个连续的中断响应周期，其目的是：第1个中断响应周期，外部中断逻辑准备中断类型码，此时CPU 使数据总线AD 0-AD 7浮空，第2个响应周期，CPU 通过数据总线AD 0-AD 7接收中断类型号，得到中断向量表地址。

8.9 8259A的主要功能是什么？内部主要的有哪些存放器？分别完成什么功能？答：Intel8259A是一片可编程中断控制器集成电路芯片。

可编程是指用户可以用软件编程的方法来设定芯片的工作环境和工作方式，使之芯片适应于各种应用需求。

一片8259A可以管理8级中断，多片8259A级联可使中断最大扩展至64级，每一级中断都可以屏蔽或允许，8259A在中断响应周期，可提供相应的中断类型号，从而迅速转至中断效劳程序，8259A设计有多种工作方式，可以通过编程来选择，以适应不同的应用场合。

内部存放器：中断清求存放器IRRIRR〔Interrupt Request Register〕是与外部接口的中断请求线相连的存放器，请求中断处理的外部中断源通过IR0-IR7向8259A申请中断，并把中断请求信号锁存在中断请求存放器中。

中断屏蔽存放器IMRIMR〔Interrupt Mask Register〕是一个8位存放器，用来设置中断请求的屏蔽信息。

当IMR 中第i位被屏蔽时〔即IMR i=1〕，禁止IR i发出的中断请求信号。

中断效劳存放器ISR〔Interrupt Service Register〕用于存放当前正在进行处理的中断源。

ISR的置位是在中断响应周期，由优先权电路〔PR〕根据IRR中各申请中断位的优先级别和IMR中屏蔽字的状态，选取允许中断的最高优先级请求位，选通到ISR中。

当中断处理完毕，ISR的复位由中断结束方式决定。

初始化命令字〔ICW1-ICW4〕存放器和操作命令字OCW1-OCW3存放器。

8.10 简述8086CPU的中断结构及中断处理过程。

答：8086具有强有力的中断系统，可以处理256种不同的中断。

如果将这些中断进行分类，那么可以分为两大类：外部中断和内部中断。

外部中断是由外部硬件的请求产生的中断，所以又称为硬件中断。

内部中断是由指令的执行或者软件对标志存放器中某个标志的设置产生的中断，所以又称为软件中断。

8086CPU响应中断的处理过程如图8-25所示。

从图中可以看出，对于类别不同的中断，CPU的响应次序是不同的。

CPU首先响应内部中断，其次是非屏蔽中断和可屏蔽中断，最后才响应单步中断。

CPU只有在响应外部可屏蔽中断时，才执行2个连续的中断响应周期，其目的是：第1个中断响应周期，外部中断逻辑准备中断类型码，此时使数据总线AD0-AD7浮空，第2个响应周期，CPU通过数据总线AD0-AD7接收中断类型号，得到中断向量表地址。

对于其他类别的中断，由于其类型号是固定的或由指令的操作数指定，故不经过这一步骤。

以下步骤和操作是各类中断共有的：1．执行—个总线写周期，将标志存放器的内容压入堆栈。

2．保存单步标志。

将标志存放器中IF标志和TF标志置0，从而禁止在中断响应过程中其他可屏蔽中断进入，禁止单步中断。

3．执行2个总线写周期。

在这2个写周期内，分别将CS和IP的内容压入堆栈。

4．执行一个总线读周期。

在这个周期中，从向量地址的前两个字节中读取中断处理程序入口地址的偏移量送IP存放器。

5．执行一个总线读周期。

在这个周期中，从向量地址的后两个字节中读中断处理程序段基址送CS存放器。