2006~2010数字逻辑试卷及答案
数字逻辑期试题及答案讲课讲稿
一、填空题(20分，每空2分)1. （2010）D =（）B = （）H = （）8421BCD答案：（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为。
答案：与逻辑3. 逻辑函数式F=AB+AC的对偶式为，最小项表达式为∑F( )。
=m答案：)F D++=∑A)((CABF(5，6，7)=m2.逻辑函数D''''+=的最简与或式++++'CF'CDACABAABCABDCD是。
答案：'DA+4. 从结构上看，时序逻辑电路的基本单元是。
答案：触发器5. JK触发器特征方程为。
答案：Q'+JQ'K6.A/D转换的一般步骤为：取样，保持，，编码。
答案：量化二、选择题(20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（）位。
A) 6 B) 7 C) 8 D) 51答案：B2. 在函数F=AB+CD的真值表中，F=1的状态有（）个。
A) 2 B) 4 C) 6 D) 7答案：D3. 为实现“线与”逻辑功能，应选用（）。
A) 与非门B) 与门C) 集电极开路（OC）门D) 三态门答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
图2 A) 上升沿D 触发器 B) 下降沿D 触发器 C) 下降沿T 触发器 D) 上升沿T 触发器答案：D7. 寄存器要存放n 位二进制数码时，需要( )个触发器。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
2010数字逻辑期末试卷(B卷)试题及答案
一、填空题 (20分，每空2分)1. （2010）D =（ ）B = （ ）H = （ ）8421BCD 答案：（111 1101 1010）B = （7DA ）H = （0010 0000 0001 0000）8421BCD2. 仓库门上装了两把暗锁，A 、B 两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。
这种逻辑关系为 。
答案：与逻辑3. 逻辑函数式F=AB+AC 的对偶式为 ，最小项表达式为∑=m F ( )。
答案：))((C A B A F D ++= ∑=m F (5，6，7)2.逻辑函数D AC CD A C AB D C ABD ABC F ''''''+++++=的最简与或式是 。
答案：'D A +4. 从结构上看，时序逻辑电路的基本单元是 。
答案：触发器5. JK 触发器特征方程为 。
答案：Q K JQ ''+6.A/D 转换的一般步骤为：取样，保持， ，编码。
答案：量化二、选择题 (20分，每题2分)1. 计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。
A) 6 B) 7 C) 8 D) 51 答案：B2. 在函数F=AB+CD 的真值表中，F=1的状态有（ ）个。
A) 2 B) 4 C) 6 D) 7 答案：D3. 为实现“线与”逻辑功能，应选用（ ）。
A) 与非门 B) 与门 C) 集电极开路（OC ）门 D) 三态门 答案：C4. 图1所示逻辑电路为( )。
A) “与非”门B) “与”门C)“或”门 D) “或非”门图1答案：A5. 在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A) 计数器 B) 数据选择器 C) 寄存器 D) 触发器 答案：B6. 已知某触发器的时钟CP ，异步置0端为R D ，异步置1端为S D ，控制输入端V i 和输出Q 的波形如图2所示，根据波形可判断这个触发器是（ ）。
数字逻辑技术试卷及解析
3.试用 74LS161 集成芯片构成十二进制计数器。要求采用反馈预置法实现。
解：利用反馈预置法图如下： &
1
P QAQBQCQDCO
T 74161 LD
CP
CPDADBDCDDCr 1
输出 方程和 次态 方程，若所分析的电路属于 异 步时序逻辑电路，则还要写出各 位触发器的 时钟脉冲 方程。
10.在分频、控制和测量等电路中，计数器应用得非常广泛。构成一个六进制计数器最 少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。
11.寄存器可分为 数码 寄存器和 移位 寄存器，集成 74LS194 属于 双向 移位 寄存器。移位寄存器除了具有 存储代码 功能外，还具有 移位 功能。
3.时序逻辑电路中，若输出仅与存储电路的输出状态 Q 有关，则一定是 莫尔 型时 序逻辑电路；如果时序逻辑电路中不仅有存储记忆电路，而且还有逻辑门电路时，构成的电 路类型通常称为 米莱 型时序逻辑电路。
4.计数器的基本功能是 计数 和 分频 。计数器电路中的 无效码 在开机时出现， 不用人工或其它设备的干预，能够很快自行进入 有效循环体 ，使 无效 码不再出现的能 力称为 自启动 能力。
（2）各触发器的驱动方程：J1=D K1= D J2=Q1n K2= Q1n J3=Q1n K3= Q2n 把驱动方程代入各 JK 触发器的特征方程，可得到它们的次态方程如下：
Q n+1 1
=
Dn
Q n1 2
Q1n
Q n1 3
Q2n
（3）根据上述方程，写出相应的逻辑功能真值表：
最新2006~2007第一学期《数字逻辑》考试试题(a卷)
assign WR_C=A==8'B11110100 & !n_IORQ & !n_WR?0:1;
endmodule
可以有其它描述方ቤተ መጻሕፍቲ ባይዱ。
8
可口可乐 激励制度
考核激励制度
• (1)考核 • 人才的健康成长，离不开公司的考核激励。
在可口可乐公司，这种考核激励机制是十 分健全而丰富多彩的。
职责工作描述及岗位责任书
kpi考核制度，可口可乐公司已经创造了引人注目的管理
绩效和经济绩效。
•
当每个员工每天的工作进程、每个客户的拜访、每件
产品的销售、每个促销活动的执行、每天的销售业绩、每
月的市场开发状况、每个客户的帐款等等均被主管时时刻
刻跟踪，并且被明确为每天的责任，同时可用量化的指标
来考核和跟踪时，这产生的工作效果是非常显著的。
2. 依照以下波形，试画出上升边沿触发的JK触发器和高电平使能的JK 锁存器的输出端波形，设初态为“0”，/RD为异步清0端。
CP/ EN
/RD
J
K
Q(触发器） 3
Q (锁存器）
2
（空翻） （空翻）
（每沿1分）
3. 已知格雷码（G3 G2 G1 G0）转换为二进制自然代码（F3 F2 F1 F0）的 逻辑电路如下，请直接画出二进制自然代码转换为格雷码的逻辑电路。
何为k p i考核
• 定义：KPI（Key Performance Indication）即关键业绩指标，指的是通过对组织内部 某一流程的输入端、输出端的关键参数进行设置、取样、计算、分析，衡量流程绩效 的一种目标式量化管理指标，是把企业的战略目标分解为可运作的远景目标的工具， 是企业绩效管.
2006~2010数字逻辑试卷及答案解读
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷A卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x=-，则[]x补=（）3、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()=+⋅+的反函数是（）F A B C D8、与非门扇出系数N O的含义是（）9、若要消除函数(,,)=+对应的逻辑电路可能存在的险象，则应增加F A B C AB AC的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00 B．01 C．10 D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2 B．4 C．5 D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290 B．寄存器74194C．三一八译码器74138 D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4 B．5 C．6 D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8=（10.BC）162、(63.25)10=(111111.01)23、（FF）16=(255)104、[X]原=1.1101，真值X=-0.1101，[X]补=1.0011。
5、[X]反=0.1111，[X]补=0.1111。
6、-9/16的补码为1.0111，反码为1.0110。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为110001018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_、_或__、_非_。
10、FAB1，其最小项之和形式为_。
FA B AB11、RS触发器的状态方程为_Q n1SRQ n_，约束条件为SR0。
12、已知F1AB、F2ABAB，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简FABABCA(BAB)（5分）答：F03、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添*，设计出FAB函数。
（5分）15分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解：XY m(3,5,6,7)m(1,2,4,7)2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
（10分）解：FXA B C XABCXABCXABCXABCXABC4分FX(ABC)X(A B C ABC)4分所以：X=0完成判奇功能。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑 2006试题及答案(A)
……………………………… 装 ……………………………… 订 ………………………………… 线 ………………………………课程________________________班级________________________姓名__________________________学号________________________……………………………… 密 ……………………………… 封 ………………………………… 线 ………………………………安 徽 工 业 大 学 试 题 纸2006~2007学年第一学期期末考试《数字逻辑》试卷（A ）一、填空题。
请在每小题的空格中填上正确答案。
错填、不填均无分。
(本大题共10小题，每空1分，共10分) 1．基本逻辑运算有________、或、非3种。
2．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫________。
3．函数Y=AB+AC 的最小项表达式为________。
4．数字用________码表示，零的表示唯一。
5．3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y =________。
6．能够将1个输入数据，根据需要传送到m 个输出端的任何一个输出端的电路叫________。
7．对于T 触发器，当T=________时，触发器处于保持状态。
8．某计数器的输出波形如图1所示，该计数器是________进制计数器。
图19．Mealy 型时序逻辑电路的输出是________的函数。
10．EDA 软件Max+plusII 提供了三种描述电路的方式，分别是：原理图描述、波形描述和 。
二、单项选择题。
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
(本大题共15小题，每小题2分，共30分)11．下列各组数中，是8进制的是( )。
A ．27452 B ．63957 C ．47EF8 D ．37481 12．用0、1两个符号对100个信息进行编码，则至少需要( )。
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分）答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分）答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
数字逻辑考题与答案
数字逻辑试题 1 答案一、填空：（每空 1 分，共 20 分）1、（ 20.57）8 =（ 10.BC）162、 (63.25) 10= ( 111111.01)23、（ FF）16= ( 255 ) 104、 [X] 原 =1.1101，真值 X= -0.1101 ， [X] 补 = 1.0011。
5、 [X] 反 =0.1111， [X] 补 = 0.1111。
6、 -9/16 的补码为 1.0111，反码为 1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与 _ 、_或 __、_非 _ 。
10、F A B 1，其最小项之和形式为_ 。
F AB AB11、RS 触发器的状态方程为_ Q n 1S RQ n_，约束条件为SR0 。
12、已知F1 A B 、 F 2 AB AB ，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异 _步时序逻辑电路。
二、简答题（20 分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（ 1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简F AB ABC A(B AB ) （5分）答：F03、分析以下电路，其中RCO 为进位输出。
（ 5 分）答： 7 进制计数器。
4、下图为PLD 电路，在正确的位置添* ，设计出F A B 函数。
（5分）5 分注：答案之一。
三、分析题（30 分）1、分析以下电路，说明电路功能。
（10分）解：X m(3,5,6,7)2 分Y m(1,2,4,7)A B Ci X Y0000000101010010111010001101101101011111该组合逻辑电路是全加器。
《数字逻辑》总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通 过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器 会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位 错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条 件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方 式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信 号中至少有一个为高电平时，输出信号为高 电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析
数字逻辑考题及答案
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（）8 =（ ）16 2、 10= ( )23、（FF ）16= ( 255 )104、[X]原=，真值X= ，[X]补 = 。
5、[X]反=，[X]补= 。
6、-9/16的补码为，反码为 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F +=11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分） 解：∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 18分2、分析以下电路，其中X 为控制端，说明电路功能。
《数字逻辑》题库及答案
《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。
8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要 。
A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。
A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字逻辑期末考试题
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（ ） D =（ ）H 2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（ ）。
A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（ ）。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。
数字逻辑试卷2006下参考答案(B)
电子科技大学二零零六至二零零七学年第1学期期末考试数字逻辑设计 课程考试题 B 卷 （ 120 分钟） 考试形式： 闭卷 考试日期 2007年 月 日课程成绩构成：平时 20 分， 期中 10 分，期末 70 分一、单项选择题，下列每题的四个选项中有一个正确的，请把正确选项的编号填入括号内（每小题2分，共10分）1、已知某符号二进制数的补码为1.0110，则其原码为( B )。
A. 1.0110B. 1.1010C. 1.0101D. – 0.1010 2、将8421BCD 码为01000101的数转换成其十进制描述为( A )。
A. 45 B. 69 C. 37 D. 543、当描述同步时序逻辑电路时，有6个状态的最简状态图需要( C )个触发器。
A. 1 B. 2 C. 3 D. 44、TTL 集成电路的电源电压V CC =( 2 )。
(1)—5V (2) +5V (3) +10V (4) —10V5、设i M 和j M 是n 个变量构成的两个最小项，若j i ≠，则（ A ）。
A. 0=∙j i M MB. 0=+j i M MC. 1=∙j i M MD. 1=+j i M M二、填空题（每小题2分，共10分）1AC D C B A F )(++=的反函数为))((C A D C B A F +++=。
2、函数))((C A B A F ++=可能会产生险象，可以通过增加冗余项（C B +）的方法消除。
3、函数==∏)7,6,5,4,3,2,1,0(),,(M C B A F 0。
4、若121=⊕⋅⋅⋅⊕⊕n X X X ，则i X =1的个数必须为（奇）数。
5、(53.69)10的余3码表示为1000 0110.1001 1100。
三、判断题，请在下面正确描述的前面打√，在错误描述前面打×（每小题2分，10分）（×）1、CMOS电路的空闲输入端可以悬空，悬空时相当于逻辑“1”。
数字逻辑试卷(B)
数字逻辑试卷(B)1.十六进制数的基数是( 18 )。
2．N进制数具有两个特点，一是(逢N进一)，二是有( N )个计数符号。
3．(4321)8=( 100011010001 )2=( 8D1)164．(0001 0010 0011)8421BCD=( 0100 )余3BCD5．(1111.11)2=( 15.75 )106．N变量任意两个不同的最小项的乘积为( 0 )。
7．三态门的输出可能出现三种状态：高电平，低电平和(输出高阻态 )。
8．约束项和任意项统称为( 无关项 )。
9．同步RS触发器R和S不能同时为( 1 )。
10．时序电路是由组合电路和( 触发器 )两部分组成的。
二、判断（正确判断划√，否则划×。
每小题1分，本大题10分）1．BCD码只有一种即8421BCD码。
( × )2．正逻辑的与非门也是负逻辑的与非门。
( × )3．每一个最小项只有相对应的一组逻辑变量取值使该最小项的值为1。
√4二进制译码电路输出可以得到输入变量的全体最小项(或最小项相反)。
√5．边沿触发器有效地解决了空翻问题。
( √ )T触发器和D触发器都有两个逻辑功能，所以它们的逻辑功能是相同的。
×7．计数过程的基本特点是单向循环。
( √)8．移位寄存器可以实现数据的串行输入和串行输出。
(√ )9．串行加法运算速度比并行加法器快。
( × )10．单稳态触发器的暂稳态时间仅决定于电路本身的参数。
(√ )三、单项选择1．卡诺图上几个相邻的小方格合并消去2个变量。
( C．4个 )2．逻辑函数的哪种表示方式不是唯一的？（ B．表达式）3．挂在同一总线上的三态门任何时候只允许几个门处在工作状态？B．一个4．下列电路哪个不是组合电路？（ C．计数器）5．三输入的二进制译码器有几个输出？（Ｃ.8个 ） 6．哪种触发器只有一种逻辑功能？（ C.T ′触发器） 7.组合电路的输出（A.仅与当时输入有关）8.异步时序电路中各触发器（ C.无统一的时钟）9.并行加法器实现两个N 位二进制数的加法需要（ A.N 个全加器） 10.下列哪种电路不需要触发信号（ B.多谐振荡器 ） 四、逻辑运算（每小题3分，本大题1５分）1．连续2000个1异或结果是( 0 )2.若AC AB =，B 是否一定等于C ？（ 不一定 ）3.用公式法证明C B A C AB B A ⋅⊕=++)(4.用公式法化简A C C B B A F ++=答：ABC C B A A C C B B A A C C B B A +=+++=++))()(( 5．用图形法化简)7,5,2,1,0()15,13,6,4(∑∑+=d m F五、组合电路分析设计（本大题18分） 1． 比较图示两电路的逻辑功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉大学计算机学院2006~2007学年第二学期2006级《数字逻辑》期未考试试卷 A 卷学号 班级 姓名 成绩一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若0.1101x =-，则[]x 补=（ ）3、十进制数809对应的8421BCD 码是（ ）4、若采用奇校验，当信息位为10011时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）7、函数()()F A B C D =+⋅+的反函数是（ ）8、与非门扇出系数N O 的含义是（ ）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
五、设计题（每小题10分，共20分）1、作出“1101”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端x ，一个输出端z 。
当x 输入的序列中出现“1101”时，输出z 为1，否则z 为0，其典型输入输出序列如下： 输入x ***********输出z 0 0 0 0 0 0 1 0 0 0 02、用D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路图11x图2A1&≥1B ≥1 C&FD六 综合应用题（每小题10分，共20分）1、用三一八译码器74138和适当的逻辑门设计一个三变量 “多数表决电路”2、用四位二进制同步可逆计数器74193和八选一数据选择器74152设计一个“10010010”序列发生器，循环产生该序列。
序列中的最高位“1”是序列的第一位。
（提示：首先把74193设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号现态 y 2 y 1 次态/输出1121/n n y y z ++x =0 x =1 00 01 11 1001/0 11/0 01/0 00/010/0 10/0 00/0 11/1D 触发器激励表如下Q →Q n+1 D 0 0 0 1 1 0 1 10 1 0 1A 1 A 2A 0GD 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7F 八选一MUX 74152武汉大学计算机学院2006-2007学年第二学期2006级《数字逻辑》期末考试试题A卷参考答案一、填空题（每空1分，共14）解答：1.（21.5）10=（10101，1）2=（25.4）8=（15.8）162. [x]补=1.00113. 1000000010014. 05. 组合逻辑电路，时序逻辑电路6. 逻辑表达式，流程表，总态图7. F AB CD=+8. 指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。
9. BC二、选择题（每空2分，共16分）解答1. D2. D3. B4. C5. B6. B7. A8. A三、逻辑函数化简（6分）解答先画出函数F（A.B.C.D）的卡诺图四、分析题（每小题12分，共24分）1. 解答①逐级写出输出函数表达式②列真值表121323()P ABP P D AB DP B C F P P AB D B C AB D B CAB D B C B C ==+=+=+=⋅=+⋅+=+++=⋅++=+ ③功能说明由真值表可知，当输入ABCD 取值为0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、1110、1111时输出F 为1，否则F 为0。
或者说当输入ABCD 中B 或C 为1时，F 为1,否则F 为0。
2. 解答 ① 输出函数和激励函数表达式 21Z xy y = 电路属Mealy 模型22212111111()1()J k c y cp y J k c xcp x ========② 列次态真值表，作状态表和状态图状态表③ 电路功能：异步模4加1计数器，输出Z 表示进位④ 时间图五、设计题（每小题10分，共20分） 1. 解答 设初态为原始状态图如下原始状态表2. 解答（1）作输出函数和激励函数真值表xy 2 y 1 Z1 2 3 4（2）确定输出函数和激励函数212112121D xy y y D x y xy xy y =+=++ 21Z xy y =（3）画逻辑电路图注：D 2、D 1亦可化成与非 与非的形式。
六、综合应用题（每小题10分，共20分） 1. 解答 ① 列其值表设输入为A ，B ，C ：1：赞同 0：反对 输出为F ：1：通过 0：否决 列其值表如下：CP输入 ABC 输出 F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 0 1 0 1 1 12. 解答① 把74193设计成8进制计数器，计数规律为Q D Q C Q B Q A ： 0000→0001→0010→0011 ↑ ↓ 0111←0110←0101←0100当Q D Q C Q B Q A 向1000进位时，强迫计数器产生清0信号，所以CLR=Q D ② 用Q C Q B Q A 作八选一数据选择的地址选择端③ 数据选择器的输入端D 0~D 7依次接入待产生序列的各位10010010 ④ 设置工作启动按钮，提供清0脉冲，CPu 外接工作脉冲，CP D 按“1” ⑤ 逻辑图如下② 输出函数表达式 F=∑m(3,5,6,7)③ 变换表达式形式35673567F m m m m m m m m =+++=⋅⋅⋅④画逻辑图&FA BC1 0 0CLRQ DQ CCP U Q B CP D Q ALD≥1“1” A 2A 1 八选一MUX A 0G D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7“0”F启动脉冲P “1”CP1 0 0 1 0 0 1 0武 汉 大 学 计 算 机 学 院 《数字逻辑》期末考试试题（A 卷） 2007—2008学年第二学期（闭卷考试）班号： 学号： 姓名： 成绩：（注：答案全部写在答题纸上）一、填空题（每空1分，共16分）1、（27.5）10=（ ）2=（ ）162、已知x =-0.1011，则[x ]补=（ ）3、奇偶校验码可检测（ ）位错，但不能定位和纠错4、每个双稳态触发器可记录（ ）位二进制码5、十进制数347对应的8421BCD 码是（ ）6、三态门的三种输出状态是（ ）、（ ）、（ ）7、有两个相同型号的TTL 与非门，甲的开门电平为1.6V , 乙的开门电平为1.7V ，试问在输入相同高电平时，（ ）的抗干扰能力强。
8、F AB CD =+的反函数是（ ），对偶函数是（ ）9、组合逻辑电路的竞争可分为（ ）竞争和（ ）竞争两种类型。
10、用5G555构成的单稳触发器的暂稳态持续时间t w 的宽度与（ ）有关。
11、脉冲异步时序逻辑电路的状态（ ）同时变化的。
二、单项选择题（每空2分，共14分）1、能够直接将输出端相连实现“线与”的逻辑门是（ ） A. 与门 B. 或门 C. OC 门 D. 与或非门2、三一八译码器74138能够正常工作的条件是使能端123122()A B S S S G G G 或为必须为（ ）A.100B.011C.101D.1103、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（ ）A.CP 为0时B. CP 由0到1时C. CP 由1到0时D. CP 为1时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（ ） A.减少触发器个数 B.提高电路可靠性C.提高电路工作速度D.减少电路中的逻辑门，使电路结构最简 5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（ ） A.同时为1 B. 同时为0 C. 同时改变 D.同时出现 6、对完全确定原始状态表中的5个状态A 、B 、C 、D 、E 进行化简，若有（B 、C ）、（B 、D ）等效，则最简状态表中只有（ ）个状态A. 2B. 3C. 4D. 57、某同步时序逻辑电路的最简状态表中有11个状态，则设计该电路最少需要（ ）个触发器。
A. 3B. 4C. 5D. 15 三、化简逻辑函数（每小题5分，共10分）1、用代数法把函数F AB AB ABCD ABCD =+++化成最简与一或式2、用卡诺图法把函数(...)(2,5,7,8,10,13)(0,3,14,15)F A B C D m d =∑+∑化成最简或—与式四、分析题（每小题10分，共20分）1、分析图1所示组合逻辑电路 ① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能图12、分析图2所示脉冲异步时序逻辑电路 ① 写出激励函数表达式 ② 作出状态表和状态图③ 作出时间图并说明电路功能（设初态y 2y 1=00）11AB11&F 12F 3F 4&&&y 2 y 1图2五、设计题（每小题10分，共20分）1、作出“1111”序列检测器的Moore模型原始状态图和状态表，电路有一个串行输入端x，一个输出端z。