2017年数字IC设计工程师招聘面试笔试100题附答案
IC验证工程师招聘笔试题及解答(某大型央企)
招聘IC验证工程师笔试题及解答(某大型央企)(答案在后面)一、单项选择题(本大题有10小题,每小题2分,共20分)1、在数字逻辑设计中,下列哪个术语描述的是电路在输入信号改变之后,输出信号稳定地反映输入信号变化所需的时间?A. 建立时间B. 保持时间C. 传播延迟D. 竞争冒险2、在IC设计流程中,用于检查设计是否符合预定功能规范的步骤被称为?A. 仿真B. 物理设计C. 逻辑综合D. DFT(Design for Testability)3、以下关于集成电路(IC)验证的描述,正确的是:A. IC验证主要是针对硬件描述语言(HDL)的仿真过程B. IC验证只关注电路功能的正确性,不考虑时序问题C. IC验证过程不包括测试向量生成D. IC验证是设计阶段和制造阶段之间的唯一接口4、在IC验证中,以下哪种技术用于检测设计中的时序错误?A. Functional CoverageB. Formal VerificationC. Power-aware VerificationD. Static Timing Analysis5、在IC验证流程中,哪一种验证方法主要用于确保设计符合规范并且功能正确?A. 代码覆盖率分析B. 功能仿真C. 时序分析D. 物理验证6、下列哪种语言不是专门用来编写硬件描述模型的语言?A. VerilogB. VHDLC. C++D. SystemVerilog7、以下哪种技术不属于IC验证中的仿真技术?A、模拟仿真B、时序仿真C、功能仿真D、形式化验证8、在IC验证中,以下哪个工具主要用于验证组合逻辑电路?A、VCSB、VerilatorC、FormalD、ModelSim9、题干:以下哪种类型的设计是IC验证工程师最常遇到的?A. 组合逻辑电路设计B. 数字模拟混合电路设计C. 数字信号处理电路设计D. 集成电路芯片设计二、多项选择题(本大题有10小题,每小题4分,共40分)1、以下哪些工具或技术通常用于IC(集成电路)验证?()A、VerilogB、VHDLC、SystemVerilogD、Formal验证工具E、仿真软件F、脚本语言(如Perl、Python)2、以下哪些概念或方法在IC验证过程中是非常重要的?()A、功能覆盖率B、时序分析C、逻辑综合D、静态时序分析E、随机测试F、断言(Assertion)3、以下哪些是IC验证中常用的验证方法?()A. 仿真验证B. 形式验证C. 动态验证D. 静态验证E. 硬件在环验证4、以下哪些是IC验证中常用的验证语言?()A. SystemVerilogB. VerilogC. VHDLD. C/C++E. Python5、以下哪些是IC验证工程师在验证过程中常用的验证方法?A. 功能验证B. 性能验证C. 时序验证D. 功耗验证E. 安全验证6、在Verilog或SystemVerilog中,以下哪些是用于描述组合逻辑的语句?A. always_combB. always_ffC. alwaysD. initial7、以下哪些是IC验证中常见的验证方法?()A. Functional VerificationB. Structural VerificationC. Coverage-driven VerificationD. Formal VerificationE. Power Verification8、在IC验证过程中,以下哪些是常用的验证语言或工具?()A. SystemVerilogB. VerilogC. VHDLD. UVM (Universal Verification Methodology)E. assertion-based verification9、以下哪些是IC验证工程师在验证过程中常用的验证方法?()A. 仿真验证B. 硬件加速验证C. 验证语言(如SystemVerilog、Verilog)D. 设计实现E. 动态测试三、判断题(本大题有10小题,每小题2分,共20分)1、IC验证工程师在验证过程中,需要确保所有设计时考虑的时序约束都得到了正确的实现和测试。
招聘面试IC设计面试笔试题目
招聘面试 IC设计面试笔试题目笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
IC笔试题大全(部分含答案)
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
2017年数字IC设计工程师招聘面试笔试100题附答案
2017年数字IC设计工程师招聘面试笔试100题附答案1:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x 有无变化,状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。
2:同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4:建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。
保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。
5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。
(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。
数字IC找工作常考笔试题
数字IC找工作常考笔试题1、状态机要注意的是状态机采用的编码、组合逻辑与时序逻辑的编写规则;2、分频器偶数分频、奇数分频以及小数分频;3、时序分析会分析时序逻辑电路的时序,计算关健路径的slack,包括存在锁存器的情况下的时序分析,metastability、竞争冒险以及这些现象的解决方法;4、perl编程比如perl统计出一段字母中每个字母的重复次数;5、小题一般都是IC方面的基本常识,比如棍图,systemverilog的优点,ASIC与FPGA之间代码如何移植等等。
6、国民的面试题:给出一个配置信号C,范围是0~15。
同时给出一个待毛刺的信号A和时钟信号clk。
毛刺的定义是持续时间小于等于C拍。
要求是滤掉毛刺,设计一个系统,要求细化到能写verilog的程度,并说明优缺点。
比如C=3,即是滤掉持续时间小于等于3拍的突变信号7、同步电路和异步电路的区别是什么?(仕兰微电子)8、什么是同步逻辑和异步逻辑?(汉王笔试)9、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)10、setup time和hold time(1)什么是Setup和Holdup时间?(汉王笔试)(2)setup和holdup时间,区别.(南山之桥)(3)解释setup time和hold time的定义和在时钟信号延迟时的变化。
(4)解释setup和hold time violation,画图说明,并说明解决办法。
(威盛VIA2003.11.06上海笔试试题)(5)给了reg的setup,hold时间,求中间组合逻辑的delay范围。
(飞利浦-大唐笔试)(6)时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。
组合逻辑电路最大延迟为T2max,最小为T2min。
问,触发器D2的建立时间T3和保持时间应满足什么条件。
(华为)(7)给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素,同时给出表达式。
IC笔试题大全(部分含答案)
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
IC笔试题大全(部分含答案)
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
IC设计基础笔试面试常见题目(含详细答案)
提高稳定性; 但要注意米勒补偿电容的引入会导致产生一个右半平面的零点,
若设置不当该零点可能
会导致稳定性问题,可以通过调零电阻( nulling resistor)、消除前馈路径或者前馈补偿等方法控制这
个右半平面的零点;
通过负反馈能够扩展增益幅度的平坦范围,也即扩展
-3dB 带宽,但要注意深度的负反馈可能会带来
EE 笔试 / 面试题目集合分类 --IC 设计基础
模拟电路
1、基尔霍夫定理的内容是什么?(仕兰微电子) ( 1 ) 基尔霍夫电流定律 ,简记为 KCL ,是电流的连续性在 集总参数电路 上的体现,其物理背 景是电荷守恒公理。基尔霍夫电流定律是确定电路中任意节点处各支路电流之间关系的定律, 因此又称为 节点电流定律 ,它的内容为:在任一瞬时,流向某一结点的电流之和恒等于由该结 点流出的电流之和;
在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对
该节点的关系(是 “流入 ”还是 “流出 ”);而各电流值的正、负则反映了该电流的实际方向与参考
方向的关系(是相同还是相反) 。通常规定,对参考方向背离(流出)节点的电流取正号,而
对参考方向指向(流入)节点的电流取负号。
( 2 )第二定律又称 基尔霍夫电压定律 ,简记为 KVL ,是 电场 为位场时 电位 的单值性在集总参
FET 与 BJT 的比较:
FET 是电压控制型器件,输入阻抗高; BJT 是电流控制型,输入阻抗相对较低;
FET 的 D 、S 可以互换;耗尽型 MOS 的 VGS 可正可负,使用比 BJT 灵活;
FET 仅利用多数载流子导电; BJT 既使用多数载流子又使用少数载流子导电; 射性均优于 BJT ;
间的约束关系,沿选定的回路方向绕行所经过的电路电位的升高之和等于电路电位的下降之和
数字IC类笔试面试题
威盛logic design engineer考题1。
一个二路选择器,构成一个4路选择器,满足真值表要求、2。
已知A,B,C三个信号的波形,构造一个逻辑结构,使得从AB可以得到C,并且说明如何避免毛刺3。
一段英文对信号波形的描述,理解后画出波形,并采用verilog实现。
4。
169.6875转化成2进制和16进制5。
阐述中断的概念,有多少种中断,为什么要有中断,举例6。
这道比较搞,iq题,5名车手开5种颜色的车跑出了5个耗油量(milespergallon),然后就说什么颜色的车比什么车手的耗油量多什么的,判断人,车,好油量的排序ft致死,看了一堆FSM和数字电路没啥用,结果基本的冬冬把自己搞死了。
不过mixedsignal里的数字部分到是很全的考察了数字的冬冬(转)几道威盛电子的FPGA工程师试题7、解释setup和hold time violation,画图说明,并说明解决办法.17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素,同时给出表达式.18、说说静态、动态时序模拟的优缺点.19、一个四级的Mux,其中第二级信号为关键信号如何改善timing22、卡诺图写出逻辑表达使.23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和28Please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input h as faster response for output rising edge.(less delaytime).30、画出CMOS的图,画出tow-to-one mux gate.45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之.68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之.80、Please draw schematic of a common SRAM cell with 6 transistors,point outwhich nodes can store data and which node is word line control? (威盛笔试circuit design)(转)VIA数字IC笔试试题1。
IC笔试、面试题库(含答案)
2、FPGA和ASIC的概念,他们的
区别。(未知)
ASIC:专用集成电路,它是面向专门用
途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,
短、交货周期供货的全定制,半定制集成电
路。与门阵列等其它ASIC (Application
Specific IC)相比,它们又具有设计开发周期
量产的电子产品。
14
熔丝型开关
PLICE(可编程逻辑互连电路单元)
熔丝断开为1
01
A1 A 0
0 0
0 1
1 0
1 1
1
0
10 00 00 1
0
Y1
0
0
0
1
Y2 Y3 Y4
0 0 0
0 0 1
1 0 0
0 0 1
十进制
0
1
4
9
用高压将PLICE
介质击穿。
反熔丝型开关
15
在反熔丝PROM中,各连接点放的不是熔丝,而
单片微型计算机(Single Chip
Microcomputer),是指随着大规模集成
电路的出现及其发展,将计算机的
CPU、RAM、ROM、定时数器和多种
I/O接口集成在一片芯片上,形成芯片
级的计算机。
4
设计方法上从CISC结构演变到RISC结构
通常将采用英特尔处理器的服务器称为
IA (Intel Architecture)架构服务器,由于
Logic
0.35/0.3µm 3.3V/5V
Mix Mode
NVM
Hi-Voltage
CIS
Rtn
0.15µm
IC笔试题大全(部分含答案)
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
IC设计基础笔试面试常见题目(含详细答案)
EE 笔试/面试题目集合分类--IC 设计基础模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)(1)基尔霍夫电流定律,简记为KCL ,是电流的连续性在集总参数电路上的体现,其物理背景是电荷守恒公理。
基尔霍夫电流定律是确定电路中任意节点处各支路电流之间关系的定律,因此又称为节点电流定律,它的内容为:在任一瞬时,流向某一结点的电流之和恒等于由该结点流出的电流之和;在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对该节点的关系(是“流入”还是“流出”);而各电流值的正、负则反映了该电流的实际方向与参考方向的关系(是相同还是相反)。
通常规定,对参考方向背离(流出)节点的电流取正号,而对参考方向指向(流入)节点的电流取负号。
(2)第二定律又称基尔霍夫电压定律,简记为KVL ,是电场为位场时电位的单值性在集总参数电路上的体现,其物理背景是能量守恒公理。
基尔霍夫电压定律是确定电路中任意回路内各电压之间关系的定律,因此又称为回路电压定律,它的内容为:在任一瞬间,沿电路中的任一回路绕行一周,在该回路上电动势之和恒等于各电阻上的电压降之和;KVL 定律是描述电路中组成任一回路上各支路(或各元件)电压之间的约束关系,沿选定的回路方向绕行所经过的电路电位的升高之和等于电路电位的下降之和2、平板电容公式(C=εS/4πkd)。
4r o r SS SC ddkdξξξξπ===, 其中,14o kξπ=为真空中的介电常数;r ξ为相对介电常数;S 为平行板的面积; d 为平行板之间的距离;3、最基本的三极管曲线特性。
4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)负反馈种类:(电压并联反馈(shunt-shunt feedback),电流串联反馈(series-series feedback),电压串联反馈(series-shunt feedback)和电流并联反馈(shunt-series feedback);负反馈的优点:4.1降低放大器的增益灵敏度,因此广泛应用在放大器的设计中(amplifier design);4.2改变输入电阻和输出电阻;4.3改善放大器的线性和非线性失真,因此高质音频放大器通常在power output stage采用负反馈;4.4有效地扩展放大器的通频带,因此负反馈广泛应用在broadband amplifiers中。
IC设计基础笔试面试常见题目(含详细答案)
位裕度;米勒补偿属于这种补偿方式;极 补偿的频带宽。
-零点补偿同样会使基本放大电路的频带变窄,但比主极点
6.2 超前补偿
引入相位超前网络, 产生额外的零点 fz 和极点 f2,用其产生的零点 fz 去抵消原系统的次极点 P2,
而 f2 则成为新的次极点(注意 f2>P2),在补偿的过程中原系统的主极点 f1 保持不变;通过这种方式
(1 o) f
f (1 o ) f
f 三者之间的大小比较:
f T f f ,其中 T f
o
f
fT
o
f
5.2 MOSFET transistor
gm 2 I
2I Vov Vov ; Vov
2I ;I
1 Vov2 2
Vt Vt 0
2 F VSB 2 F (体效应); gmb gm ( 0.01~ 0.3)
Vb 需要复杂的电路;
9.1.5 source degeneration 的共源级放大电路
Gm
gm 1 gm RS ,如果 Rs 很大,则 Gm 很稳定,增益 Av 也很稳定;代价是 Av 的减小。
9.2 共漏极放大电路(源跟随器)
AV
gm RS
1 ( gm gmb )RS
上图中 M1 的漏电流受输入直流电平
在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对
该节点的关系(是 “流入 ”还是 “流出 ”);而各电流值的正、负则反映了该电流的实际方向与参考
方向的关系(是相同还是相反) 。通常规定,对参考方向背离(流出)节点的电流取正号,而
对参考方向指向(流入)节点的电流取负号。
( 2 )第二定律又称 基尔霍夫电压定律 ,简记为 KVL ,是 电场 为位场时 电位 的单值性在集总参
面试笔试题目IC设计基础(流程、工艺、版图、器件)(小编整理)
面试笔试题目IC设计基础(流程、工艺、版图、器件)(小编整理)第一篇:面试笔试题目 IC设计基础(流程、工艺、版图、器件) IC设计基础(流程、工艺、版图、器件)1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识。
(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程。
(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具。
(未知)8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的design flow。
(威盛VIA 2003.11.06 上海笔试试题)10、写出asic前期设计的流程和相应的工具。
(威盛)11、集成电路前段设计流程,写出相关的工具。
(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic(viewdraw)2.)电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正确数字电路仿真工具:Verolog: CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具:***ANTI HSpice pspice,spectre micro microwave: eesoft : hp3.)逻辑综合(synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。
数字IC后端设计工程师面试真题·1(含参考答案)
数字IC后端设计工程师面试真题·1(含参考答案)1.1.请说一下标准单元的延迟与哪些因素有关?此题经常容易被作为笔试题,考察学生的时序基础理解能力本质上,standard cell delay由cell的input transition和output load决定PVT作为外部条件,也会影响到cell的delay。
应该理解到PVT与delay的关系是怎么样?建议: 比较全面的回答是在同一种PVT条件下,cell delay由input transition和 output load决定。
2.2.请列举几个你知道的sdc命令,并说出它的用途?回顾常见的sdc命令:描述芯片的工作速度,即时钟的频率,包括create_clock, create_generated_clock等 2描述芯片的边界约束,包括set_input_delay, set_output_delay等,描述芯片的一些设计违反rule(DRV),包括set_max_fanout, set_max_capacitance, set_max_transition等描述设计中一些特殊的路径,包括set_false_path, set_multicycle_path等 5描述设计中一些需要禁止的timing arc,例如set_disable_timing3.3.请说一下drv的概念,主要包含哪些内容?Max transition, max capacitance, max fanout 为什么优先修复,课上提过多次,需要记牢可以特意和面试官指出:max fanout不需要修复4.4.请写一下setup, hold slack的计算公式5.5.列举你知道的几种修复setup timingviolation的方法,该优先使用哪一种?1.减小data path的delay Vt Swap, HVT>RVT, RVT>LVT 插入BUF (线太长,fanout过大) Size up cell(增强驱动) 走高层线2.增加capture clock path delay 需要注意:加buf在capture clock endpoint前面并且检查:下一级path是不是有setup slack margin 该级register的input pin上的有没有hold margin6.6.列举一下你知道的修复hold timing violation的方法? 经典必问题增加data path上的delay Endpoint上***uffer/delay cell讲师建议:面试官一般会引申出去,接着问你buffer插在什么位置优先采用delay cell还是buffer, 这两者的优缺点7.7.在修复hold violation时,delay cell和buffer该优先使用哪一种,各有什么优缺点?Violation较大时,优先使用delay cell;较小时,优先使用buffer。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2017年数字IC设计工程师招聘面试笔试100题附答案1:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x 有无变化,状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。
2:同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4:建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。
保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。
5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。
(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。
6:什么是亚稳态?为什么两级触发器可以防止亚稳态传播?这也是一个异步电路同步化的问题。
亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。
使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”,他只能用来对一位异步信号进行同步。
两级触发器可防止亚稳态传播的原理:假设第一级触发器的输入不满足其建立保持时间,它在第一个脉冲沿到来后输出的数据就为亚稳态,那么在下一个脉冲沿到来之前,其输出的亚稳态数据在一段恢复时间后必须稳定下来,而且稳定的数据必须满足第二级触发器的建立时间,如果都满足了,在下一个脉冲沿到来时,第二级触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间。
同步器有效的条件:第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。
更确切地说,输入脉冲宽度必须大于同步时钟周期与第一级触发器所需的保持时间之和。
最保险的脉冲宽度是两倍同步时钟周期。
所以,这样的同步电路对于从较慢的时钟域来的异步信号进入较快的时钟域比较有效,对于进入一个较慢的时钟域,则没有作用。
7:系统最高速度计算(最快时钟频率)和流水线设计思想:同步电路的速度是指同步系统时钟的速度,同步时钟愈快,电路处理数据的时间间隔越短,电路在单位时间内处理的数据量就愈大。
假设Tco是触发器的输入数据被时钟打入到触发器到数据到达触发器输出端的延时时间(Tco=Tsetpup+Thold);Tdelay是组合逻时序约束主要包括周期约束,偏移约束,静态时序路径约束三种。
通过附加时序约束可以综合布线工具调整映射和布局布线,使设计达到时序要求。
附加时序约束的一般策略是先附加全局约束,然后对快速和慢速例外路径附加专门约束。
附加全局约束时,首先定义设计的所有时钟,对各时钟域内的同步元件进行分组,对分组附加周期约束,然后对FPGA/CPLD输入输出PAD附加偏移约束、对全组合逻辑的PAD TO PAD路径附加约束。
附加专门约束时,首先约束分组之间的路径,然后约束快、慢速例外路径和多周期路径,以及其他特殊路径。
9:附加约束的作用?1:提高设计的工作频率(减少了逻辑和布线延时);2:获得正确的时序分析报告;(静态时序分析工具以约束作为判断时序是否满足设计要求的标准,因此要求设计者正确输入约束,以便静态时序分析工具可以正确的输出时序报告)3:指定FPGA/CPLD的电气标准和引脚位置。
10:FPGA设计工程师努力的方向:SOPC,高速串行I/O,低功耗,可靠性,可测试性和设计验证流程的优化等方面。
13:锁存器(latch)和触发器(flip-flop)区别?电平敏感的存储器件称为锁存器。
可分为高电平锁存器和低电平锁存器,用于不同时钟之间的信号同步。
有交叉耦合的门构成的双稳态的存储原件称为触发器。
分为上升沿触发和下降沿触发。
可以认为是两个不同电平敏感的锁存器串连而成。
前一个锁存器决定了触发器的建立时间,后一个锁存器则决定了保持时间。
14:FPGA芯片内有哪两种存储器资源?FPGA芯片内有两种存储器资源:一种叫BLOCK RAM,另一种是由LUT配置成的内部存储器(也就是分布式RAM)。
BLOCK RAM由一定数量固定大小的存储块构成的,使用BLOCK RAM资源不占用额外的逻辑资源,并且速度快。
但是使用的时候消耗的BLOCK RAM资源是其块大小的整数倍。
15:什么是时钟抖动?时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化,也就是说时钟周期在不同的周期上可能加长或缩短。
它是一个平均值为0的平均变量。
16:FPGA设计中对时钟的使用?(例如分频等)FPGA芯片有固定的时钟路由,这些路由能有减少时钟抖动和偏差。
需要对时钟进行相位移动或变频的时候,一般不允许对时钟进行逻辑操作,这样不仅会增加时钟的偏差和抖动,还会使时钟带上毛刺。
一般的处理方法是采用FPGA芯片自带的时钟管理器如PLL,DLL或DCM,或者把逻辑转换到触发器的D输入(这些也是对时钟逻辑操作的替代方案)。
17:FPGA设计中如何实现同步时序电路的延时?首先说说异步电路的延时实现:异步电路一半是通过加buffer、两级与非门等来实现延时(我还没用过所以也不是很清楚),但这是不适合同步电路实现延时的。
在同步电路中,对于比较大的和特殊要求的延时,一半通过高速时钟产生计数器,通过计数器来控制延时;对于比较小的延时,可以通过触发器打一拍,不过这样只能延迟一个时钟周期。
18:FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?三种资源:BLOCK RAM,触发器(FF),查找表(LUT);注意事项:1:在生成RAM等存储单元时,应该首选BLOCK RAM 资源;其原因有二:第一:使用BLOCK RAM等资源,可以节约更多的FF 和4-LUT等底层可编程单元。
使用BLOCK RAM可以说是“不用白不用”,是最大程度发挥器件效能,节约成本的一种体现;第二:BLOCK RAM是一种可以配置的硬件结构,其可靠性和速度与用LUT和REGISTER构建的存储器更有优势。
2:弄清FPGA的硬件结构,合理使用BLOCK RAM资源;3:分析BLOCK RAM容量,高效使用BLOCK RAM资源;4:分布式RAM资源(DISTRIBUTE RAM)19:Xilinx中与全局时钟资源和DLL相关的硬件原语:常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG,IBUFGDS,BUFG,BUFGP,BUFGCE,BUFGMUX,BUFGDLL, DCM等。
关于各个器件原语的解释可以参考《FPGA设计指导准则》p50部分。
20:HDL语言的层次概念?HDL语言是分层次的、类型的,最常用的层次概念有系统与标准级、功能模块级,行为级,寄存器传输级和门级。
系统级,算法级,RTL级(行为级),门级,开关级21:查找表的原理与结构?查找表(look-up-table)简称为LUT,LUT本质上就是一个RAM。
目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写入RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可22:IC设计前端到后端的流程和EDA工具?设计前端也称逻辑设计,后端设计也称物理设计,两者并没有严格的界限,一般涉及到与工艺有关的设计就是后端设计。
1:规格制定:客户向芯片设计公司提出设计要求。
2:详细设计:芯片设计公司(Fabless)根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。
目前架构的验证一般基于systemC语言,对价后模型的仿真可以使用systemC的仿真工具。
例如:CoCentric和Visual Elite等。
3:HDL编码:设计输入工具:ultra ,visual VHDL等4:仿真验证:modelsim5:逻辑综合:synplify6:静态时序分析:synopsys的Prime Time7:形式验证:Synopsys的Formality.23:寄生效应在IC设计中怎样加以克服和利用(这是我的理解,原题好像是说,IC设计过程中将寄生效应的怎样反馈影响设计师的设计方案)?所谓寄生效应就是那些溜进你的PCB并在电路中大施破坏、令人头痛、原因不明的小故障。
它们就是渗入高速电路中隐藏的寄生电容和寄生电感。
其中包括由封装引脚和印制线过长形成的寄生电感;焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容;通孔之间的相互影响,以及许多其它可能的寄生效应。
理想状态下,导线是没有电阻,电容和电感的。
而在实际中,导线用到了金属铜,它有一定的电阻率,如果导线足够长,积累的电阻也相当可观。
两条平行的导线,如果互相之间有电压差异,就相当于形成了一个平行板电容器(你想象一下)。
通电的导线周围会形成磁场(特别是电流变化时),磁场会产生感生电场,会对电子的移动产生影响,可以说每条实际的导线包括元器件的管脚都会产生感生电动势,这也就是寄生电感。
在直流或者低频情况下,这种寄生效应看不太出来。
而在交流特别是高频交流条件下,影响就非常巨大了。
根据复阻抗公式,电容、电感会在交流情况下会对电流的移动产生巨大阻碍,也就可以折算成阻抗。
这种寄生效应很难克服,也难摸到。
只能通过优化线路,尽量使用管脚短的SMT元器件来减少其影响,要完全消除是不可能的。