数字逻辑电路设计(第二版 鲍可进)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
10、分析图示求补电路。要求写出输出函数表达式,列出
真值表 。 • 验证性分析题 • 求补概念(第一章) • 注意高低位顺序
作业点评
习题3
11、图示为两种十进制代码的转换器,输入为余3码,分
析输出是什么代码 。
• 列出真值表可知输出为8421BCD码
作业点评
习题3
12 、分析图3-58所示的组合逻辑电路,假定输入是一位十进
解:程序清单如下。
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY above5 IS PORT(bcd_in: IN STD_LOGIC_VECTOR(3 DOWNTO 0); f:OUT STD_LOGIC); END above5; ARCHITECTURE behave OF above5 IS
1.8 将下列BCD码转换成十进制数和二进制数:
• (1) (011010000011)BCD =(683)10=(1010101011)2 • (2) (01000101.1001)BCD =(45.9)10=(101101.1110)2
1.9 试写出下列二进制数的典型Gray码:
• (1) (111000)Gray=100100 • (2) (10101010)Gray=11111111
习题3
LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; entity above5_1 is port(bcd_in:in std_logic_vector(3 downto 0); f:out std_logic); end above5_1; architecture behave of above5_1 is begin process(bcd_in) begin if (bcd_in>=5 and bcd_in<10)then f<='1'; else f<='0'; end if; end process; end behave;
作业点评
习题3
解:由电路图直接写出输出表达式:
当M=1时,输出表达式为:
• Y3=X3,Y2=X3⊕X2 ,Y1= X2⊕X1,Y0=X1⊕X0
当M=0时,输出表达式为:
• Y3=X3,Y2=X3⊕X2 • Y1= X3⊕X2⊕X1,Y0= X3⊕X2⊕X1⊕X0
可见,当M=1时电路确实能完成二进制自然码至Gray码的转
作业点评
习题1
4、进行下列数制的转换 解:
• (3) (65634)8 (6B9C)16 • (4) (121.02)3 (100.032)4
5 、写出下列各数的原码、反码和补码: 解:(略)
作业点评
习题1
6、已知下列机器数,写出它们的真值。 解:
• [X1]原=11011,X1= -1011 • [X2]反=11011,X2= -0100 • [X3]补=11011,X3= -0101 • [X4]补=10000。X4= -10000
0
0 0
0
0 0
0
1 1
1
0 1
0
0 0
1
1 1
0
0 0
0
1 1
1
0 1
1
d d d d d
0
0 0 0
1
1 1 1
0
0 1 1
0Байду номын сангаас
1 0 1
0
1 1 1
1
1 1 1
1
1 1 1
0
0 1 1
0
1 0 1
d
作业点评
习题3
13、 图3-59是一个受M控制的4位二进制自然码和Gray码相
互转换的电路。M=1时,完成二进制自然码至Gray码的转换; 当M=0时,完成相反的转换。请说明之。
• 可见,此时与(1)相同,实现全减器的功能。
因此(3)的功能是实现可控的全加、全减器功能,控制变量M=0时
为全加器,M=1时为全减器。
作业点评
习题3
3.16 设A,B,C为某密码锁的3个按键,当A键单独按下时,
锁既不打开也不报警;只有当A,B,C或者A,B或者A,C分别 同时按下时,锁才能被打开;当不符合上述条件时,将发 出报警信号,试用“与非”门设计此密码锁的逻辑电路。
解:设按键按下的状态为1,没按下为0;F为锁是否打开
信号,打开时F为1,否则为0;G为是否报警信号,输出1
时报警,输出0时不报警。根据题意列真值表如下表所示。
作业点评
习题3
16题真值表
A 0
0 0 0 1 1 1 1
B 0
0 1 1 0 0 1 1
C 0
1 0 1 0 1 0 1
F 0
0 0 0 0 1 1 1
作业点评
习题1
2、将下列二进制数转换成十进制数、八进制数和十六进
制数。
解:
• (1) (1101)2 (13)10 (15)8 (D)16
• (3)(0.101)2 (0.625)10 (0.5)8 (0.A)16 • (5) (10101.11)2 (21.75)10 (25.6)8 (15.C)16
作业点评
习题3
BEGIN
WITH bcd_in SELECT f<='1' WHEN "0101", '1' WHEN "0110", '1' WHEN "0111", '1' WHEN "1000", '1' WHEN "1001", '0' WHEN OTHERS; END behave;
作业点评
F2 A B C D E
作业点评
习题2
• 同样,根据二极管与门、或门电路,可知:
F3 ABC DEF F4 A B C D E F
作业点评
习题2
9、写出下图所示电路输出端的逻辑表达式。 解:本题中集电极开路的OC门实现线与功能和电平转换
的功能。
作业点评
4、分别列出3输入异或F= A B C 和3输入同或
F=A⊙B⊙C的真值表。
习题2
解:根据异或和同或运算的关系列表如下
A B C A B ( A B ) C C ( A B ) ( A B ) C C A B C
A 0 0 0 0 1 1 B 0 0 1 1 0 0 C 0 1 0 1 0 1
作业点评
习题3
3.29 图3-64所示电路有无险象?若有,请说明出现险象的
输入条件,经修改设计后画出无险象的电路图。
作业点评
习题3
解:(a)由电路图可直接写出输出函数表达式为:
F A B C AD B D
由表达式可知,A、D的变化存在产生险象的可能性,进一 步用代数法验证可知: • 当BCD=001时,F A A ,可能产生1型险象。
其他方法?
作业点评
习题3
3、将下列函数转换为由“标准积之和”及“标准和之积”
形式表示的函数 • 代数法(公式法) • 表格法(真值表) • 1、F=m2+ m3+ m5+ m6+ m7=∑m(2,3,5,6,7)
= ∏M(0,1,4)
• 3、F=∏M(0,1,2,3,4,5,6,7) =∑m()=0
作业点评
习题1
1.7 完成下列代码之间转换:
• (1) (0001100110010001.0111)BCD=(1991.7 )10; • (2) (137.9)10=( 0100 0110 1010.1100)余3 • (3) (1011001110010111)余3=( 1000 0000 0110 0100 )BCD。
位为C,和/差为F、向高位的进位/借位为F,据题意列真
值表如下表所示。
作业点评
习题3
M 0 0 0 A 0 0 0 B 0 0 1 C 0 1 0 F 0 1 1 G 0 0 0
0
0 0 0 0 1 1 1 1
0
1 1 1 1 0 0 0 0
1
0 0 1 1 0 0 1 1
1
0 1 0 1 0 1 0 1
制数的8421码,试说明该电路的功能。
解:由电路图直接写出输出表达式:
F=A+BC+BD
作业点评
习题3
表达式:F=A+BC+BD 真值表如下表所列,由真值表可知该电路实现的功能是:判断输入的十
进制数是否对于或等于5,可以实现4舍5入功能。
A 0 B 0 C 0 D 0 F 0 A 1 B 0 C 0 D 0 F 1
换;当M=0时,完成相反的转换。
作业点评
习题3
14 分析图3-60 所示的组合逻辑电路,回答以下问题:
• 假定电路的输入变量A,B,C和输出函数F,G均代表1位二 进制数,请问该电路实现什么功能? • 若将图中虚线框内的反向器去掉,即令X点和Y点直接 相连,请问该电路实现什么功能?
• 若将图中虚线框内的反向器改为异或门,异或门的另
A B C
0 1 1 0 1 0
A⊙B⊙C 0 1 1 0 1 0
1
1
1
1
0
1
0
1
0
1
作业点评
习题2
8、写出图2-50中各电路输出与输入之间的逻辑表达式,
所有门电路都是CMOS电路。
解:
• 参考P29图2-18 ,二极管与门,可知:
F1 ABCDE
作业点评
习题2
• 参考P29图2-18 ,二极管或门,可知:
作业点评
习题2
3、下图所示电路,试问输入信号A、B、C不同组合时,电
路中P点和输出端F的状态。
解:
• 当C=1时,三态门输出(P点)为高阻状态。从TTL与非 门电路可知,输入为高阻态(等同于悬空)时,相当于
输入为高电平。
• C=0时, AP AAB AB F • C=1时, F A • 根据表达式,列出真值表即可 (列真值表时请按二进制顺序表)
作业点评
习题1
3、将下列十进制数转换成二进制数、八进制数和十六进
制数。
解:
• (1) (27)10 (11011)2 (33)8 (1B)16
• (3) (0.375)10 (0.011)2 (0.3)8 (0.6)16 • (5) (174.25)10 (10101110.01)2 (256.2)8 (AE.4)16
F AB CD
作业点评
2
• (1)
习题3
• (2)
F ( A B C )( A B)( A B C ) ( A B C )( A B C )( A B ) ( A B)( A B) B 交换律 常见公式( A B)( A B)=A
全加器
列出真值表如下表所示。
作业点评
习题3
(3)若将图中虚线框内的反向器改为异或门,异或门的另一个输入
端与输入控制变量M相连,则函数表达式变为: • F=A⊕B⊕C、G=(A⊕M)B +(A⊕M)C+BC • 当M=0时,表达式为 • F=A⊕B⊕C、G=AB +AC+BC • 可见,此时与(2)相同,实现全加器的功能。 • 当M=1时,表达式为 • F=A⊕B⊕C、G= A B + A C+BC
作业点评
习题3
4、用卡诺图化简法求出下列逻辑函数的最简“与或”表
达式和最简“或与”表达式 • (1)
F(A,B,C,D)
其它解法?
作业点评
习题3
• (3)
作业点评
习题3
5、用卡诺图化简法求下列逻辑函数的最简“与或”表达
式 • (4)
其它解法?
作业点评
习题3
• (5)
其它解法?
作业点评
习题3
G 0
1 1 1 0 0 0 0
作业点评
习题3
根据真值表可以画出F和G的卡诺图如下图所示,由卡诺
图的输出表达式为:
电路图略
作业点评
习题3
3.21 设计一个1位二进制加/减法器,该电路在M的控制下
进行加、减运算。当M=0时,实现全加器功能;当M=1时, 实现全减器功能。
解:设被加/被减数为A、加数/减数为B、低位来的进位/借
0
1 0 0 1 0 1 1 0
1
0 1 1 1 0 1 1 1
1
1 1 1
1
1 1 1
0
0 1 1
0
1 0 1
1
0 0 1
0
0 0 1
作业点评
习题3
由真值表画出卡诺图如下图所示,可得输出表达式为:
电路图略
作业点评
习题3
3.27 用VHDL语言描述一个1位十进制数的数值范围指示
器。电路的输入为一位十进制数的8421码,当输入的十进 制数大于或等于5时,输出为1,否则为0。
一个输入端与输入控制变量M相连,请问该电路实现什 么功能?
作业点评
习题3
解:由电路图直接写出输出表达式:
• F=A⊕B⊕C、G= A B + A C+BC
全减器
(1) 列出真值表如下表所示。
作业点评
习题3
(2)若将图中虚线框内的反向器去掉,即令X点和Y点直
接相连,则函数表达式变为: • F=A⊕B⊕C、G=AB +AC+BC