赛灵思 ISE 设计套件 11.1 为客户量身打造四种工具流程

赛灵思ISE 设计套件11.1 为客户量身打造四种工具流程作者：Michael Santarini随着Xilinx® ISE® 设计套件11.1 的推出，赛灵思在优化设计方法、更好地满足不同技能客户的多样化需求，以及帮助客户利用赛灵思FPGA 目标设计平台进行创新设计方面迈出了一大步。

赛灵思ISE 设计套件11.1同时推出四种全新的工具流程，专为逻辑设计人员、嵌入式开发人员、DSP算法开发人员以及系统集成人员量身定制，以满足他们的不同要求。

© 2009 年赛灵思版权所有。

Xilinx、Xilinx 徽标、Virtex、Spartan、ISE、以及本文涉及的其它指定品牌均为赛灵思公司在美国及其它国家的商标。

MATLAB 以及Simulink 均为The MathWorks 公司的注册商标。

PCI、PCle 以及PCI E 为PCI-SIG 的商标，须得到许可后才可使用。

PowerPC 名称及徽标为IBM 公司的注册商标，须得到许可才可使用。

所有其它商标均归其各自所有者所有。

此前，赛灵思的客户主要是逻辑设计人员，他们是精通硬件设计和硬件描述语言 (HDL) 的电气工程师。

不过，在过去 8 年间，随着各代 Virtex® 和 Spartan® FPGA 产品的推出，逻辑单元以及 MPU 和 DSP 等嵌入式软硬件处理器呈指数级增长。

在此情况下，赛灵思的客户中迅速增加了大量嵌入式软硬件工程师、DSP 算法开发人员和系统集成人员，他们都使用赛灵思的器件来构建高级片上系统。

也就是说，不仅多领域的设计团队在使用赛灵思的器件，而且很多情况下，就连对 HDL 设计不了解或了解甚少的人如今也都在用赛灵思 FPGA 开展系统设计工作。

在推出 ISE 设计套件 11.1之前，赛灵思为所有客户提供了一套完整的工具和 IP 。

每个用户可以根据 FPGA 编程的需要选择使用不同的工具。

不过，如果客户对逻辑／连接设计不熟悉的话，可能会对众多工具和IP 的选择感到无所适从。

举例来说，如果客户不熟悉硬件调试，可能就不了解 ChipScope™ Pro 分析器的优点，不知道这款工具能自动完成调试任务，可以帮助用户简化设计工作。

为了帮助不同设计领域的用户在熟悉的可定制环境中更高效地开展设计工作，赛灵思现在推出了四种全新的ISE 设计套件配置版本：逻辑版本、嵌入式版本、DSP 版本和系统版本（见图 1）。

图 1：全新工具流程赛灵思对不同领域的客户进行了认真地调查，了解其设计方法，看看他们会使用赛灵思和第三方合作伙伴提供的哪些工具成功进行赛灵思 FPGA 设计工作。

赛灵思的软件设计部根据上述调查研究推出了四种全新的ISE 设计套件配置版本。

这四种配置版本既能帮助经验丰富的客户优化工具选购，也能帮助FPGA设计新手轻松确定哪些工具最适合他们的设计需求。

每个配置版本都配套提供全面的设计创建、验证和实施工具以及针对特定领域的IP。

上述四种新版本都可以定制，因此用户能根据设计流程的需要选择添加赛灵思或第三方合作伙伴提供的其他工具。

赛灵思不会规定用户的设计流程，而是创建了可扩展、可定制的基础流程。

此外，设计经理可根据设计团队的需求和每名设计团队成员的实际技能选择最适当的许可证数量和类型。

举例来说，新推出的四种配置版本允许客户为设计团队添加诸如赛灵思软件开发套件(SDK) 等额外的许可证选项，这样设计团队就能让数名软件开发人员为单个FPGA 编写代码，而不必像过去那样购买整套嵌入式开发套件(EDK)。

全新ISE 设计套件配置版本的推出是赛灵思目标设计平台战略的关键部分，可帮助赛灵思集中精力推出市场上最佳的FPGA硅芯片，并配套提供业界一流的软硬件设计工具、IP、开发板以及技术支持，帮助客户取得成功，并让客户集中精力开展增值设计工作，尽快向市场推出创新设计。

参见：WP306，赛灵思目标设计平台：推动“可编程技术势在必行”之趋势。

全新ISE 设计套件配置版本赛灵思ISE 设计套件11.1提供了四种全新的不同配置版本：逻辑版本、嵌入式版本、DSP 版本和系统版本。

每种版本都提供完整的设计流程，包括相关工具、针对特定领域和应用的IP，以及参考设计。

除了提供上述四种全新的ISE 设计套件配置版本外，赛灵思还继续推出ISE WebPACK™软件（赛灵思工具流程的限定器件版）、SDK、ChipScope Pro 分析器、EDK和DSP（AccelDSP™综合工具和System Generator for DSP），作为独立的产品供用户添加到自己的流程中。

逻辑版本全新逻辑版本是面向RTL设计的完整流程，其特性有助于缩短运行时间，提高存储器利用率、可用性、精确度，以及优化功耗等，相对于前一版本而言，不仅能将动态功耗降低高达10%，存储器利用率提高28%，而且还可将布局和布线编译时间缩短1/2。

逻辑版本既可作为所有赛灵思设计人员所选版本流程的基础，也可作为一个独立的套件，其包括所有赛灵思老客户熟悉的工具。

逻辑版本包括ISE Foundation™软件、PlanAhead™设计分析工具、带SerialI/O工具包的ChipScope Pro 分析器、ISE Simulator 以及CORE Generator™工具IP。

逻辑版本：创建设计方案在逻辑版本流程中，用户可在ISE Foundation 中打开ISE Project Navigator以启动项目。

利用该工具，用户可启动CORE Generator 界面并选择最适合设计需要的IP 核。

随后用户可用Project Navigator 中的HDL 编辑器来编写设计方案的HDL 表示。

CORE Generator 软件包括数百个针对专门领域和应用的内核，允许用户快速将预定义的功能添加到设计方案中，从而集中主要精力创建设计方案的增值部分。

在ISE 设计套件11.1 工具中，赛灵思针对视频市场需求增加了新的IP，也为所有赛灵思内核提供了版本数据，使用户全面监控内核情况。

设计人员随后可用ISE 设计套件软件中的赛灵思存储器接口生成器(MIG)工具生成适用于赛灵思FPGA 的存储器控制器和接口。

MIG 工具还可生成未加密的Verilog 或VHDL 设计文件、UCF 约束文件、仿真文件和实施脚本文件，以简化设计流程。

在上一版本的ISE 设计套件软件中，MIG 用户在修改存储器模块的引脚分配时必须了解布局、布线和时序限制情况。

在ISE 设计套件11.1 中，赛灵思对相关工具进行了改进，布局和布线引擎在存储器接口的引脚分配发生变动时能自动实施设计方案（用户不必手动改变布局和布线限制）。

此外，在将功能集成到设计方案中时，用户还能获得PCIe® 接口内核的可预见时序功能。

ISE 设计套件11.1 工具目前支持DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、QDRII SRAM、DDRII SRAM以及RLDRAM II。

用户选定模块并创建HDL 表达后，即可综合设计方案，执行平面规划，并前瞻性地进行引脚分配。

针对逻辑综合，ISE 设计套件软件提供了内置的XST 综合引擎。

在ISE 设计套件11.1 中，XST 综合的运行速度比上一版本平均提高 1.6 倍。

所有ISE 软件版本的捆绑（包括ISE WebPACK 工具）都免费配套提供PlanAhead 软件的完整版。

PlanAhead 工具是一款功能齐全的设计分析驾驶舱，提供了高级FPGA 实施管理的关键特性，如I/O引脚分配、平面规划、设计分析和实施等功能。

现在，我们可从Project Navigator 中调用PlanAhead 工具，执行引脚规划和平面规划等工作。

此外该工具也可作为独立的可执行文件使用，提供高级实施和调试功能。

在ISE 设计套件11.1 中，用户能通过PlanAhead 工具获得ChipScope Pro 调试工具内核插入功能，其中包括全新向导功能，能帮助用户在所有设计方案中方便地插入测试监控逻辑，从而更方便地监控信号，随后还能通过ChipScope Pro 工具查找错误。

设计人员可用PlanAhead 软件的引脚布局功能来进行引脚分配，再将引脚布局信息发送给PCB 设计人员，从而尽早启动PCB 开发工作。

逻辑版本用户还能在设计流程的各个环节利用PlanAhead 软件中的TimeAhead 功能来获得实施布局和布线估算，了解给定的平面规划安排对时序预算会产生什么影响。

用户获得大致的平面规划后，就能利用实施运行功能。

该功能驱动ISE 软件的布局和布线引擎创建一种或多种不同设计实施方案，以及尝试多种不同的布局方案，并最终确定在单元利用率、节能和设计性能等方面表现最出色的布局方案。

在布局过程中，用户可发现出现时序违规的区域，然后对功能和模块调整修改，优化设计方案，解决时序问题，并快速再次运行实施方案来比较结果。

逻辑版：采用ISE 设计套件验证设计方案逻辑版还包含广泛系列的分析与测试工具，可帮助用户验证其设计方案的功能性、时序与功耗。

逻辑版针对逻辑仿真提供了ISim 仿真器。

此外也可使用Mentor Graphics ModelSim Xilinx Edition (MXE-III)、Cadence NCSim 以及Synopsys VCS 仿真器。

在ISE 11.1 软件中，ISim的运行速度比此前版本10.1 (service pack 3) 快 2 倍。

ISE 软件的逻辑版还集成了更快速的SecureIP 仿真模型，能对专用模块进行建模。

此外，ISim 现在还提供了类似于示波器的波形察看器和导航功能，能编写Switching Activity Interchange Format (SAIF) 以支持赛灵思XPower工具的功率估算，同时还能导入和导出用户波形设置。

逻辑版针对功耗分析提供了XPower Estimator 和Analyzer 工具。

用户首先通过输入频率、器件利用率以及I/O 类型等数据完成XPower Estimator 的数据表单，明确其设计方案的功耗目标。

设计方案的放置和布线完成后，用户可使仿真器生成VCD 文件，并用XPower Analyzer 确保设计方案能够满足其功耗目标。

在逻辑版中，ChipScope Pro 工具使用户能直接在其设计方案中插入逻辑分析器、总线分析器以及虚拟I/O 低规范软件内核(Low-profile software core)。

用户插入分析器IP 后，即可查看嵌入式或软处理器等所有内部信号或节点，如同使用了外接示波器。

ISE 11.1软件还提供了ChipScope Pro Serial I/O 工具套件作为ISE 设计套件各版本的标准特性。