太原科技大学2011三本数字电子技术试卷A(附答案)
2010-2011数字电子技术A卷及答案
2011～2012学年度第二学期《数字电子技术基础》试卷（A 卷）适用年级专业：2010级电子信息工程、自动化 考 试 形 式：（ ）开卷、（√）闭卷二级学院： 行政班级： 学 号：教 学 班： 任课教师： 姓 名：注：学生在答题前，请将密封线外各项内容准确填写，填写不清者，将不计成绩。
一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．对于十进制数83，它对应的十六进制数表示是。
2．逻辑代数的基本逻辑运算有 、或、非3种。
3．将变量的全部最小项分别用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列在一起而得到的图形称为 。
4．现有一个存储容量为256k ×4位的RAM 存储器，则该存储器RAM 的地址线有 根。
5．图1所示为某计数器的时序图，由此可判定该计数器是 进制计数器。
FAB CPQ 0Q 1Q 2图1 图26．某一门电路的工作波形如图2所示，其中A 、B 是输入端，F 是输出端。
则F 的逻辑表达式为 。
7． 可编程阵列逻辑PAL 是一种与阵列可编程、或阵列 的可编程逻辑器件。
8．将模拟信号转化为数字信号，需要采用A/D 转换器。
实现A/D 转换一般要经过采样、保持、量化和 等4个过程。
9．如果用ROM 实现将8位二进制数转换成十进制数（用BCD 码表示）的转换电路，其所需容量为。
10．图3所示的门电路为集电极开路的TTL 电路，则可写出输出信号的表达式Y = 。
A +0.3VB+3.6VY图3二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数87所对应的十六进制数和8421BCD 码分别为 。
【 】A ．87H ，(10000111)8421BCDB ．57H ，(10000111)8421BCDC ．A7H ，(10100111)8421BCD D ．57H ，(01010111)8421BCD12．设某函数的表达式为）（E D C B A F+=，则F= 。
太原科技大学电子技术期末考试试卷
一、填空题1、本征半导体中掺入5价元素，成为型半导体；本征半导体中掺入3价元素，成为型半导体。
2、晶体管三极管的输出特性有三个区域：_____、______和______。
3、CW7805的输出电压为，额定输出电流为。
4、晶体三极管有个PN结，晶闸管有个PN结。
5、集成运放有两个输入端，称为输入端和输入端。
二、判断题（在你认为正确的说法后面打√，错误的打×）1、串联型稳压电路中调整管与负载相串联。
（）2、静态工作点选择不适当的话，可能造成放大信号的截止失真或饱和失真。
（）3、在三极管放大电路的三种基本组态中，共集电极放大电路带负载的能力最强。
（）4、差动放大电路抑制零点漂移的效果取决于两个晶体管的放大倍数。
（）5、某学生做放大电路实验时发现输出波形有非线性失真，后引入负反馈，发现失真被消除了，这是因为负反馈能消除非线性失真。
（）6、桥式整流电路中，交流电的正、负半周作用时在负载电阻上得到的电压方向相反。
（）7、晶体二极管内是一个ＰＮ结，所以具有单向导电性。
（）8、P型半导体带正电，N型半导体带负电。
（）9、双极性三极管由两个PN结组成，因此可以用两个二极管背靠背相连构成一个三极管。
（）10、“虚短”就是两点并不真正短接，但具有相等的电位。
（）三、选择题（把正确的答案写在题目后的括号里）。
1、整流电路的目的是（）。
A．直流电变交流电B．电压放大C．交流电变直流电D．功率放大2、如图由运放构成的运算电路，则u。
=（）。
A ．15VB ．-15VC ．7．5VD ．-7．5V3、硅管和锗管正偏导通时，其管压降分别约为（ ）。
A ．0.1V/0.2VB ．0.2V/0.7VC ．0.1V/0.5VD ．0.7V/0.2V4、晶体管工作在放大区的条件是（ ）。
A ．发射结正向偏置，集电结反向偏置B ．发射结反向偏置，集电结正向偏置C ．发射结正向偏置，集电结正向偏置D ．发射结反向偏置，集电结反向偏置5、集成运算电压跟随器A uf 应是（ ）。
数字电子技术参考答案
数字电子技术试卷（1）参考答案一．填空1． 1111011，7B2． 8613． 与，或，非 4． 0，1，高阻5． 真值表，逻辑图，逻辑表达式，卡诺图，波形图（时序图） 6． 波形的整形 7． 20伏8． 并行A/D ，串并行A/D ，逐次比较A/D ，双积分A/D （写出三种） 二．判断题1．× 2．√ 3．× 4．√ 5．√三．化简逻辑函数1．D B A Y +=-2．--+=D B A Y四．C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．AQ Q Qn +=-+1，A Q n =+1六．采用D 触发器，-=122Q Q D ，--=231Q Q D ，1230Q Q Q D -+=电路图略。
将非工作状态101，110，111带入方程得次态，101→001，110→101→001， 111→001，电路可以自启动。
七．f =65Hz数字电子技术（2）参考答案 一．填空题（16）1． 100011.110，23.C 2． 0，13． 当前输入，原状态4． 0，1，高阻；任何时候，只能有1个三态门被选通。
5． 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能 6． 延时 7． 5.5v 8． 13二．判断题（10）1．√ 2．× 3．×4．√ 5．√三．化简题（14）1． B Y =2． -++=D A C B Y 四．（15）CD A B A Y --+= 五．（15）--+=B A Qn 11， Q B Q A Qn ---++=21六．（15）驱动方程：1,121=⊕=-K Q X J ，1,212=⊕=K Q X J逻辑功能：X=0时，同步三进制计数器；X ＝1时，同步三进制减法计数器。
该电路为同步三进制可逆计数器，并且能自启动。
七．(15)数字电子答案3 一．填空题（16）1． 1010110，100001102． 7 3． 16，64． 状态转换表，状态转换图，特性方程5． 06． 256×4bit 7． 5.275伏8． 转换精度，转换速度二．回答问题（10）1． 不正确。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术课后习题答案（全部）
第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3.011111110.011.3.4.521.3.5.1BD.A81.3.6.1110101111.11101.3.7.38551.3.8.28.3751.3.9.100010.111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6.011001111001.10001.4.7.111111101.4.8.101010001.4.9.111111011.4.10.61.051.4.11.01011001.011101011.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16.1001100000111.4.17.521.4.18.110101.4.19.0101111.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.10010111.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.110111011.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略1.5.2 11011101 1.5.3 010001011.5.4 11100110 补码形式 1.5.5 011111011.5.6 10001000 补码形式 1.5.7 11100010 补码形式习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量 1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+， （b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+ 1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯,210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）100110,（c ）110010, （d ）1011 1.7 （a ）1001010110000, （b ）10010111111.8 110102 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.81835937510， 76.EB 16= 118.91796875101.9 1101010010012 = 65118 = D4916，0.100112 = 0.468 = 0.9816，1011111.011012 = 137.328 = 5F.68161.10 168 = 1410，1728 = 12210，61.538 = 49.671875， 126.748 = 86.9375101.11 2A 16 = 4210 = 1010102 = 528， B2F 16 = 286310 = 1011001011112 = 54578， D3.E 16= 211.87510 = 11010011.11102 = 323.78， 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.76281.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15（a ）23, （b ）440, （c ）27771.16 198610 = 111110000102 = 00011001100001108421BCD ， 67.31110 = 1000011.010012 =01100111.0011000100018421BCD ， 1.183410 = 1.0010112 = 0001.00011000001101008421BCD ，0.904710 = 0.1110012 = 0000.10010000010001118421BCD1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray， 6.2510 = 0110.001001018421BCD=1001.01011000 XS3 = 0101.01Gray，0.12510= 0000.0001001001018421BCD= 0011.010*********XS3 = 0.001 Gray1.18 101102 = 11101 Gray，0101102 = 011101 Gray1.19 110110112 = 0010000110018421BCD，45610 = 0100010101108421BCD，1748=0010011101008421BCD，2DA16 = 0111001100008421BCD，101100112421BCD = 010*********BCD， 11000011XS3 = 100100008421BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 010100原= 010100补，101011原= 110101补，110010原= 101110补，100001原=111111补1.22 1310 = 00001101补，11010 = 01101110补，-2510 = 11100111补，-90 =10100110补1.23 01110000补= 11210，00011111补= 3110，11011001补= -3910，11001000补= -56101.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 01000001001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 11001011.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 101100101000101.26 BEN SMITH1.27 00000110 100001101.28 01110110 10001110第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习=⋅2.2.1. F A B2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD2.4 （a ）0 （b ）1 （c ）0 （d ）0 2.5 （a ）0 （b ）0 （c ）1 （d ）0 2.6 （a ）1 （b ）1 （c ）1 （d ）1 2.7 （a ）4 （b ）8 （c ）16 （d ）32 2.8 （a ）3 （b ）4 （c ）5 （d ）62.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 011A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 11110 1 1 11 0 0 01 0 1 11 1 0 01 1 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。
数字电子技术试卷和问题详解
数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．100001100001是8421BCD 码，其十进制为 861 。
3．逻辑代数的三种基本运算是 与 ， 或 和 非 。
4．三态门的工作状态是 0 ， 1 ， 高阻 。
5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。
6．施密特触发器的主要应用是 波形的整形 。
7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D 转换的主要方法有 ， ， 。
二．判断题（10）1．BCD 码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。
（ 对 ）3．TTL 与非门与CMOS 与非门的逻辑功能不一样。
（ ）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对 ）5．计数器可作分频器。
（ 对 ）三．化简逻辑函数（14）1．用公式法化简--+++=A D DCE BD B A Y ，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)解；（1）AQ Q Q n +=-+1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
数字电子技术试卷试题答案汇总
数字电子技术基础试卷试题答案汇总一、填空题（每空1分，共20分）1、逻辑代数中3种基本运算是（与运算、或运算、非运算）2、逻辑代数中三个基本运算规则 （代入规则、反演规则、对偶规则）3、逻辑函数的化简有 公式法 ， 卡诺图 两种方法。
4、A+B+C= A ’B ’C ’ 。
5、TTL 与非门的u I ≤U OFF 时，与非门 关闭 ，输出 高电平 ，u I ≥U ON 时，与非门 导通 ，输出 低电平 。
6、组合逻辑电路没有 记忆 功能。
7、竞争冒险的判断方法 代数方法 ， 卡诺图法 。
8、触发器它2 稳态,主从RS 触发器的特性方程Q ’’=S+RQ ’ SR=0 ，主从JK 触发器的特性方Q ’’=JQ ’+K ’Q ，D 触发器的特性方程 Q ’’=D 。
二、选择题（每题1分，共10分）1、相同为“0”不同为“1”它的逻辑关系是 （ C ） A 、或逻辑 B 、与逻辑 C 、异或逻辑2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ C ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A （A)3、A 、Y=AB B 、Y 处于悬浮状态C 、Y=B A +4、下列图中的逻辑关系正确的是 （ A ）A.Y=B A +B.Y=B A +C.Y=AB5、下列说法正确的是 （ A ）A、主从JK触发器没有空翻现象B、JK之间有约束C、主从JK触发器的特性方程是CP上升沿有效。
6、下列说法正确的是（ C ）A、同步触发器没有空翻现象B、同步触发器能用于组成计数器、移位寄存器。
C、同步触发器不能用于组成计数器、移位寄存器。
7、下列说法是正确的是（ A ）A、异步计数器的计数脉冲只加到部分触发器上B、异步计数器的计数脉冲同时加到所有触发器上C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是（A ）A、施密特触发器的回差电压ΔU=U T+-U T-B、施密特触发器的回差电压越大，电路的抗干扰能力越弱C、施密特触发器的回差电压越小，电路的抗干扰能力越强9、下列说法正确的是（ C ）A、多谐振荡器有两个稳态B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是（ A ）A、555定时器在工作时清零端应接高电平B、555定时器在工作时清零端应接低电平C、555定时器没有清零端三、判断题（每题1分，共10分）1、A+AB=A+B （错）2、当输入9个信号时，需要3位的二进制代码输出。
数字电子技术试题含答案(题库)
《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分一、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。
ABY 1 Y 2 Y 312. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
太原科技大学2011三本数字电子技术试卷A(附答案)
太原科技大学数字电子技术 课程试卷 A 卷一、选择1、下列几种TTL 电路中，输出端可以实现线与功能的电路是（ ）。
A 、与非门B 、或非门C 、OC 门D 、同或门2、在下列逻辑电路中，属于时序电路的是（ ）。
A 、译码器 B 、编码器 C 、全加器 D 、寄存器3、电路如图题1.1所示，此电路是由555定时器构成的（ ）。
A 、施密特触发器 B 、T 触发器C 、多谐振荡器D 、单稳态触发器图题1.1 4、六个D 触发器构成环形计数器，其计数长度为（ ）。
A 、6 B 、12 C 、25 D 、32 5、一个容量为512K ×1的RAM 具有（ ）。
A 、地址线9根，数据线512根B 、地址线1根，数据线19根C 、地址线512根，数据线9根D 、地址线19根，数据线1根 6、下列A/D 转换器中，转换速度最快的是（ ）。
A 、逐次比较式A/D 转换器B 、并行A/D 转换器C 、双斜率A/D 转换器 D 、计数型A/D 转换器 7、（ ）电路任何时刻只能有一个输出端有效。
A 、二进制译码器B 、 二进制编码器C 、七段显示译码器D 、十进制计数器 8、要构成256K ×8的RAM 需要（ ）片128K ×4的RAM 芯片。
A 、2 B 、4 C 、1 D 、89、一个八位D/A 转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V 。
A 、 1.28 B 、1.54 C 、1.45 D 、1.56 10、要将一个方波脉冲的周期扩展10倍，可采用（ ）。
A 、10级施密特触发器 B 、十进制计数器 C 、10位二进制计数器 D 、10位D/A 转换器 二、填空题：（每空1分，共10分）1、具有8个地址输入端和4个并行数据输入/输出端的存储器容量为 1024 位。
2、DAC 是将 数字 量转换成 模拟 量的器件。
3、设计一个20进制计数器，至少需用 5 个触发器。
2011数字电子技术试题A
专业：班级：
图1 图2
计数器和八选一数据选择器74LS152一起构成序列脉冲发生器，图3产生的脉冲序列为________
图3
，其余位均为0，在输出端测得电压
03.125
u=
………………………………装………………………………
图4
反相器的电路结构和工作原理，说明二极管D1，D2的作用
实现的功能，并说明与非门
图5 图7
三、分析题(第1小题12分，第2小题)
、分析如图8所示电路的逻辑功能，并分析原电路图设计是否合理，若不合理请作出改进。
图10
专业：班级：
图1 图2
计数器和八选一数据选择器74LS152一起构成序列脉冲发生器，图3产生的脉冲序列为________
图3
，其余位均为0，在输出端测得电压
03.125
u=
………………………………装………………………………
图4
反相器的电路结构和工作原理，说明二极管D1，D2的作用
实现的功能，并说明与非门
图5 图7
三、分析题(第1小题12分，第2小题)
、分析如图8所示电路的逻辑功能，并分析原电路图设计是否合理，若不合理请作出改进。
图10。
(完整word版)数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术习题答案
习题答案第一章数制和码制1.数字信号和模拟信号各有什么特点？答：模拟信号一一量值的大小随时间变化是连续的。
数字信号一一量值的大小随时间变化是离散的、突变的(存在一个最小数量单位△)。
2.在数字系统中为什么要采用二进制？它有何优点？答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1;四进制：0、1、2、3 ;八进制：0、1、2、3、4、5、6、7;十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)花=(0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100) 2=( 88.4) 16。
5. B E6.ABCD7.(432.B7) 16=( 010*********. 10110111) 2=(2062. 556) 8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A :(+1011)2的反码、补码与原码均相同：01011;B: (-1101)2的原码为11101,反码为10010,补码为10011.14.A: (111011)2的符号位为1，该数为负数，反码为100100,补码为100101. B: (001010)2的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（3）在图题 7.2 上画出 DAC0832 输出电压VO 的波形，并计算输出电压的周期 T。（5 分）
共 5页 第 4页
图题 7.1 表题 7.1 74LS161 的功能表
解：电路如图题 4.2 解：
图题 4.2 解
五、（15 分）设计一个奇偶检测电路，输入为 3 位二进制代码 A、B、C，输出为 Y。输入代码中有奇数个 1 时输出为 1，而当输入 代码中有偶数个 1 或者没有 1 时输出为 0。按如下要求完成电路设计。 （1）写出奇偶检测电路的真值表，写出输出表达式；（5 分）
8、函数 Y ( A B)( A B C) 的反函数 Y AB ABC 。
9、用 555 定时器组成的施密特触发器，当电源电压 VCC=9V，外接控制电压 VCO=4V 时，其回差电压UT= 10、三态门的三个输出状态是指 低电平 、高电平 、 高阻态 。 三、逻辑函数化简：（每小题 5 分，共 10 分）要求有详细的解题步骤
Y ABC ABC ABC ABC AB C AB C AB C AB C =
由此可得数据选择器的数据输入为： D0 C ， D1 C ， D2 C ， D3 C
电路的接法如图题 5.1 解所示。 （3） 用 74LS138 译码器实现奇偶检测电路：
9、一个八位 D/A 转换器的最小电压增量为 0.01V,当输入代码为 10010001 时，输出电压为（
A、 1.28 B、1.54
C、1.45
D、1.56
10、要将一个方波脉冲的周期扩展 10 倍，可采用（ ）。
A、10 级施密特触发器
B、十进制计数器
C、10 位二进制计数器
D、10 位 D/A 转换器
太原科技大学
数字电子技术 课 程 试 卷 A 卷
一、选
择
题：（每题 2 分，共 20 分）请将本题答案全部写在下表中
题号 1
2
3
4
5
6
7
8
9
10
答案 C
D
A
A
D
B
A
B
C
B
1、下列几种 TTL 电路中，输出端可以实现线与功能的电路是（ ）。
vCC
A、与非门
B、或非门
C、OC 门 D、同或门
2、在下列逻辑电路中，属于时序电路的是（ ）。
DAC0832 的输出电压为 vo
VREF 28
Dn
8 28
(d
7
27
d6 26
d5 25
d 4 24 ) ，当 d7、d6、d5、d4 每位分别为 1 时，产生
的模拟电压分别为+4V、+2V、+1V、+0.5V。输出电压的波形如图题 7.2 解所示。 输出电压的周期 T=10ms。
（2）用公式法化简函数 F2 为最简与或式： F2 AD( A D) ABC CD(B C) ABC
F2 AB CD AB CD （本题如果没有化简到最简与或式，但结果正确，扣 1 分） AC AD BC BD
四、分析画图题：（共 10 分） 1、指出图题 4.1 中所示门电路的输出状态（高电平、低电平或高阻态），其中图（a）(b)电路为 CMOS 电路，图（c）（d）电路为
）V。
5、对于 T 触发器，欲使 Q n1 Q n ，则输入 T＝ 0 。
6、(152)10=( 10011000 )2=( 98 )16=( 101010010 )8421BCD。 7、一个 A/D 转换器的输出为 8 位二进制数，最大输入信号为 5V，那么这个转换器能够分辨输入电压的最小值是 19.53mV 。
解：（1）555 定时器构成的多谐振荡器产生的 CP 脉冲周期为：
TCP (R1 2R2 )Cln2 （4.3103 2 5.1103） 0.110 6 0.7 1ms
（2）电路中由 74LS161 构成的计数电路是 10 进制,状态转换图如图题 7.1 解所示。
（3）
Y ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7 令 74LS138 译码数据输入端 C＝A； B＝B；A＝C；使能端工作在有效状态，即 G1 1 、 G2 A G2B 0 ，可以利用与非门实现逻
辑函数。电路的接法如图题 5.2 解所示。
TTL 电路。（4 分）
（a）
(b)
Y1=(
)
Y2=(
)
解：Y1=( 高阻态 ) Y2=( 高电平 ) Y3=( 低电平 )
(c)
图题 4.1
Y3=(
)
(d)
Y4=(
)
Y4=( 低电平 )。本题 4 分，每个电路占 1 分。
2、已知 CMOS 边沿触发结构 JK 触发器各输入端的电压波形如图题 4.2 所示，试画出 Q 、 Q 的波形。（6 分）
二、填空题：（每空 1 分，共 10 分）
1、具有 8 个地址输入端和 4 个并行数据输入/输出端的存储器容量为 1 0 2 4 位 。
2、DAC 是将 数字 量转换成 模拟 量的器件。
3、设计一个 20 进制计数器，至少需用
5 个触发器。
4、主从 JK 触发器的特性方程为 Q n1 J Q KQ 。
共 5页 第 2页
（2）用 4 选 1 数据选择器 74LS153（功能表如表题 5.1 所示）实现奇偶检测电路，在图题 5.1 上画出电路图。（5 分）
（3）用 74LS138 译码器（功能表如表题 5.2 所示）实现奇偶检测电路，在图题 5.2 上画出电路图。（5 分）
表题 5.1 74LS153 的功能表
图题 5.1 解
六、（15 分）分析图题 6.1 所示的时序电路，要求： （1）写出驱动方程。（2 分） （2）写出状态方程。（4 分）
共 5页 第 3页
图题 5.2 解
（3）写出输出方程。（2 分） （4）列出状态表。（3 分） （5）画出电路的状态转换图，并说明电路是何种状态机。（4 分）
解：(1)驱动方程： J 0 1 K 0 1 （1 分）
B、并行 A/D 转换器
C、双斜率 A/D 转换器
D、计数型 A/D 转换器
7、（ ）电路任何时刻只能有一个输出端有效。
A、二进制译码器 B、 二进制编码器 C、七段显示译码器 D、十进制计数器
8、要构成 256K×8 的 RAM 需要（ ）片 128K×4 的 RAM 芯片。
A、2
B、4
C、1
D、8
表题 5.2 74LS138 的功能表
G BA Y
1X X 0
0
0
0 D0
0
0
1 D1
0
1
0 D2
0
1
1 D3
解：（1）根据题意可列出表题 5 解所示的逻辑真值表。从真值表写出逻辑表达式Y ABC ABC ABC ABC
表题 5 解
（2）令数据选择器的选择信号 B=A，A=B，则逻辑函数可变换为：
共 5页 第 1页
2V 。
（1）用卡诺图化简函数 F1 ：
.
AB CD 00
01
11
10
00 X
X
1
X
F1 ( A, B,C, D) m(3,5,8,9,10,12) d (0,1,2,13)
. 01
1
.
11 1
X
.
10
1
1
1
.
F1 ( A, B,C, D) AB BD AC CD
A、译码器
B、编码器
C、全加器
D、寄存器
vI
3、电路如图题 1.1 所示，此电路是由 555 定时器构成的（ ）。
8 43
vO
6 555 27
51
A、施密特触发器 C、多谐振荡器
B、T 触发器 D、单稳态触发器
C
0.01µF
图题 1.1
4、六个 D 触发器构成环形计数器，其计数长度为（ ）。
A、6
B、12
图题 6.1
图题 6.1 解 （5）状态转换图如图题 6.1 解： （3 分） 由于输出 Y 与输入 A 有关，所以该电路为梅里型时序电路。（1 分）
七、（15 分）电路如图题 7.1 所示。DAC0832 是 8 位 D/A 转换器，参考电压VREF 8V 。同步 4 位二进制计数器 74LS161 的功能 表如表题 7.1 所示,计数器的初始状态 QDQC QBQA 0000 。
J1 K1 A Q0 （1 分）
(2)状态方程：
Q n1 0
J 0 Q0
K 0Q0
Q0
（2 分）
Q n1 1
J1 Q1
K1Q1
( A Q0 )Q1
( A Q0 )Q1
A Q0
Q1
（2 分）
(3)输出方程： Y AQ1Q0 （2 分）
(4)电路的状态转换表如表题 6.1 解： （3 分） 表题 6.1 解
图题 7.1 解
图题 7.2 解
共 5页 第 5页
C、25
D、32
5、一个容量为 512K×1 的 RAM 具有（ ）。
A、地址线 9 根，数据线 512 根
B、地址线 1 根，数据线 19 根
C、地址线 512 根，数据线 9 根