数字逻辑实验报告2(电子钟20190418物联网本)_模板
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
数字逻辑实验报告
数字逻辑实验报告一、引言数字逻辑实验是电子信息类专业的一门重要实践课程。
本实验报告旨在记录和总结我在数字逻辑实验中的学习和实践经验，分享我对数字逻辑的理解和应用。
二、实验概述本次数字逻辑实验的主题是设计一个简单的加法器电路。
实验目的是通过实践操作和设计，加深对数字逻辑电路的理解，并掌握逻辑门的使用和联接方式。
三、实验步骤1. 学习并熟悉逻辑门的基本原理和真值表。
2. 根据加法器的要求，确定所需的逻辑门类型和数量。
3. 使用逻辑门芯片进行电路设计和布线。
4. 连接电路连接线，确保电路的正常工作。
5. 使用示波器验证电路的正确性。
6. 总结实验过程中的问题和解决方法。
四、实验结果经过设计和调试，成功实现了一个4位全加器电路。
通过输入不同的二进制数值，成功实现了两个四位数的相加运算，并正确输出结果。
实验结果表明，逻辑门的正确使用和连接方式能够实现复杂的算术运算。
五、实验心得数字逻辑实验是一门非常实用的实践课程。
通过本次实验，我深刻理解了数字逻辑的基本原理和应用方法。
实验中，我了解了逻辑门的分类和功能，并学会了逐级联接逻辑芯片的技巧。
同时，实验还培养了我解决问题的能力和动手操作的实践技能。
在实验过程中，我遇到了一些问题，如逻辑门连接不正确、芯片损坏等。
但通过仔细检查和重新设计，最终找到了解决问题的方法。
这使得我更加珍惜实验中出现的错误和挑战，因为它们实际上是对我们思维和创造力的锻炼和考验。
通过本次实验，我还意识到数字逻辑的应用范围非常广泛。
数字逻辑不仅仅应用于电子电路中，还可以用于计算机设计、数字通信、自动控制等领域。
数字逻辑的深入学习对我们今后的专业发展非常重要。
总之，数字逻辑实验是一门非常有意义和实践性的课程。
通过实验，我不仅加深了对数字逻辑的理解，还培养了动手操作和解决问题的能力。
我相信通过持续的实践和学习，我将进一步提高数字逻辑的应用水平，为未来的专业发展打下坚实基础。
六、结语通过本次数字逻辑实验的学习和实践，我对数字逻辑有了更深的了解和认识。
数字逻辑实验报告模板
数字逻辑实验报告一
报告创建时间：
3、学生应按照要求正确地撰写实验报告：
1)在实验报告上正确地填写“实验时间”、“实验地点”等栏目。
2)将实验所涉及的源程序文件内容（实验操作步骤或者算法）填
写在“实验过程或算法（源程序）”栏目中。
3)将实验所涉及源程序调试过程（输入数据和输出结果）或者实
验的分析内容填写在“实验结果及分析和（或）源程序调试过
程”栏目中。
4)在实验报告页脚的“报告创建时间：”处插入完成实验报告时
的日期和时间。
5)学生将每个实验完成后，按实验要求的文件名通过网络提交
（上载）到指定的服务器所规定的共享文件夹中。
每个实验一
个电子文档，如果实验中有多个电子文档（如源程序或图形
等），则用WinRAR压缩成一个压缩包文档提交，压缩包文件
名同实验报告文件名（见下条）。
6)提交的实验报告电子文档命名为：“年级（两位数字不要“级”
字）专业（缩写：计算机科学与技术专业（计科）、网络工程
专业（网络）、信息安全专业（信息）、物联网工程（物联网））
班级（两位数字）学号（八位数字）姓名实验序号（一位数
字）．doc。
如学号为20115676、年级为2011级、专业为“计
算机科学与技术”专业、班级为“02班”、姓名为“王宇”的
学生，完成的第一次实验命名为：11计科02班20115676王
宇1．Doc，以后几次实验的报告名称以此类推。
(电子钟)数字电子技术课程设计实验报告
(电子钟)数字电子技术课程设计实验报告摘要
本次实验是一次关于在嵌入式系统中采用数字电子技术用以构建一个电子钟的实践。
在课程设计中，我们对嵌入式实验综合系统（EDS）的基本操作熟悉并最终实现从输入到输出的综合电路设计。
同时，我们把基本的概念和知识应用于所设计的数字电路中，动手实践实现相应的功能，同时也观察了不同参数时所表现出的不同情况，并最终通过实验论证了陈述的情况是否与书面或电子文字形式上描述的内容一致。
关键词：数字电子技术，嵌入式实验综合系统，电子钟
2.实验原理
根据我们的实验要求，我们以芯片MSOE 的实验系统为基础，利用其芯片中的数字电子技术设计了一个电子钟。
我们的实际设计的电路中，主要有电源模块、频率信号输入模块、时钟控制模块、时、分、秒显示模块以及LED灯光模块等主要模块。
我们会首先对频率信号输入信号进行检测，确定时钟的起点和运行方式，然后发送给时钟控制模块，由其来决定时、分、秒的变化，最后将其计算出来的值传递给实际显示模块和LED 指示灯模块，实现所需的功能。
3.实验结果
通过数字电子技术的运用，我们最终实现了一个电子钟的设计，由此我们能得出一个完美的结果，即可以完美地显示出当前的时间，同时即使不同的输入频率时也能准确有效地跟踪记录所需的时间，从而得到一个完美的结果。
4.实验总结
通过本次实验，我们掌握了数字电子技术在嵌入式系统中具体的设计过程，从输入到输出的综合电路设计，明确了各个模块之间的连接关系，使得我们在比较复杂的设计里有强大的能力。
并且通过实践，探究了不同参数情况下的操作以及结果，扩大了我们对数字电子技术的了解，拓宽了设计方面的思路。
数字逻辑实习报告
一、实习目的本次数字逻辑实习的主要目的是通过实际操作和理论学习，加深对数字逻辑电路基本原理的理解，掌握数字逻辑电路的设计、分析和仿真方法，提高解决实际问题的能力。
二、实习内容1. 数字逻辑电路基本原理的学习在实习过程中，我们首先学习了数字逻辑电路的基本原理，包括逻辑门、触发器、计数器、寄存器等基本逻辑元件及其组合逻辑和时序逻辑电路的设计方法。
2. 逻辑门电路的设计与仿真通过Logisim软件，我们设计并仿真了各种逻辑门电路，如与门、或门、非门、异或门等。
通过实验，我们验证了所设计的逻辑门电路的正确性。
3. 触发器电路的设计与仿真我们学习了D触发器、JK触发器、T触发器等基本触发器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的触发器电路的功能。
4. 计数器电路的设计与仿真我们学习了同步计数器、异步计数器等计数器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的计数器电路的正确性。
5. 寄存器电路的设计与仿真我们学习了移位寄存器、同步寄存器等寄存器电路的设计方法，并利用Logisim软件进行仿真，验证了所设计的寄存器电路的功能。
三、实习过程1. 实验准备在实习开始前，我们查阅了相关资料，了解了数字逻辑电路的基本原理和设计方法。
同时，我们预习了实验指导书，明确了实验目的、内容和步骤。
2. 实验操作在实验过程中，我们按照实验指导书的要求，利用Logisim软件设计并仿真了各种数字逻辑电路。
在实验过程中，我们遇到了一些问题，通过查阅资料、请教老师等方式解决了这些问题。
3. 结果分析通过对所设计的数字逻辑电路进行仿真，我们验证了电路的正确性。
同时，我们分析了电路的性能，如速度、功耗等。
四、实习收获1. 提高了数字逻辑电路设计能力通过本次实习，我们掌握了数字逻辑电路的设计方法，提高了数字逻辑电路的设计能力。
2. 增强了实践操作能力在实习过程中，我们学会了使用Logisim软件进行数字逻辑电路的仿真，提高了实践操作能力。
数字逻辑实验报告2-模板
数字逻辑实验报告（2）数字逻辑实验2多功能电子钟系统设计成绩评语：（包含：预习报告内容、实验过程、实验结果及分析）教师签名姓名：学号：班级：物联网1701指导教师：徐有青计算机科学与技术学院20 年月日数字逻辑实验报告多功能电子钟系统设计实验报告多功能电子钟系统设计1、实验名称多功能电子钟系统设计。
2、实验目的要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设计，并利用工具软件，例如，“logisim”软件的虚拟仿真来验证电子钟电路系统的设计是否达到要求。
通过以上实验的设计、仿真、验证3个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。
3、实验所用设备软件一套。
4、实验内容设计场景：多功能数字钟是一种用数字显示秒、分、时的计时装置，当前从小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟无处不在。
多功能数字钟的基本功能如下：（1）显示时、分、秒；（2）可以采用24小时制或12小时制（上午和下午）；（3）整点报时，整点前10秒开始，整点时结束；（4）单独对“时、分”计时校准，对分钟值校准时最大分钟值不向小时值进位；（5）闹钟10秒提醒。
使用logisim软件对你设计电子钟电路进行虚拟仿真验证，具体要求如下。
（采用logisim软件提供的“时钟频率”为8hz的信号源）（1）具有校准计数值功能的六十进制计数器电路采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个具有对计数值进行校准的六十进制计数器，并封装，该计数器逻辑符号参见图2-1所示。
图2-1 校准计数值的60进制计数器六十进制计数器的输入输出引脚定义如下：（a）一个清零端Clr；（b）一个累加计数脉冲输入端CP U；（c）一个累减计数脉冲输入端CP D；（d）八个计数器状态输出值Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A，采用8421码分别表示计数器状态的十位和个位；（e）一个计数值校准输入控制信号Adj，当Adj为“1”时通过CP U对计数值进行加计数或校准，Adj为“0”时通过CP D对计数值进行减计数校准（由于受“四位二进制可逆计数器”约束），CP D可以对计数值的十位或个位进行递减校准（递减的时候不需要循环，回到0即可）；（f）每当计数累计满60产生一个进位输出信号Qcc。
数字逻辑实验报告(数字时钟设计)
数字逻辑实验报告实验三、综合实验电路一、实验目的：通过一个综合性实验项目的设计与实现，进一步加深理论教学与实验软硬件平台的实践训练，为设计性实验做好充分准备。
二、实验原理：根据要求的简单设计性的电路设计实验，应用基本器件与MSI按照电路设计步骤搭建出初级电路；设计型、综合型的较复杂实验电路三、实验设备与器件：主机与实验箱四、实验内容：（1）实验任务：根据所学习的器件，按照电路开发步骤搭建一个时钟，要求实现的基本功能有计时功能、校对时间功能、整点报时、秒表等功能。
（2）实验任务分析：完成该数字时钟，采用同步时序电路，对于计时的的功能，由于时间的秒分时的进位分别是60、60、24，所以可以应用74LS163计数器分别设计2个模60计数器以及一个模24计数器，那么需要有7个秒输出，7个分输出，6个小时的输出；对于校对时间的功能，由74LS163的特性可知，当该器件处于工作状态时，每来一个CLK脉冲，计数值加1，所以可以手动控制给CLK脉冲，来进行时间的校对；对于整点报时功能，可以采用一个比较电路，当时间的分秒数值全部为零时，那么此时可以接通报时装置，可以在电路中设置报时的的时间；对于秒表功能，有两种方案，可以单独重新设计一个秒表装置，采用模100计数器以及两个模60计数器，可以进行优化，使用原先的两个模60计数器，这样可以简化电路，是电路简洁。
（3）实验设计流程：（4）输入输出表：（5）各个功能模块的实现：A、计时功能模块的实现（电路图及说明）秒表部分及说明说明：该部分是实现功能正常计时中的秒部分的计时工作。
如图所示，图中采用两个74LS163来做一个模60计时器，计数的起止范围是0~59，（第一个74LS163采用模10计数，起止为0~9，第二个74LS163的计数起止范围是0~5），两个器件采用级联方式，用预置位方法实现跳转；该部分有7个秒输出，接到BCD译码显示器。
注解：第一个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平VCC第二个163器件：LDN端统一接到清零端ABCD端接地ENP端接到VCC高电平ENT接高电平第一个163的预置位段分钟部分以及说明：说明：该部分是实现功能正常计时中的分部分的计时工作。
数字逻辑实验报告2
《数字逻辑实验》实验报告任课教师李成范实验者姓名易媛学号14121797实验组21实验时间周三11-13节指导教师李成范上海大学计算机工程与科学学院2015年10月3日上海大学 计算机学院《数字逻辑实验》报告 2姓名易媛学号 14121797 教师 李成范时间周三 11-13节地点计算机学院大楼704机房机位21一． 异或门逻辑功能测试实验 1. 实验目的测试异或门74LS86的逻辑功能，并完成对应的表格；2. 原理依据异或运算和门电路中的高低电压的匹配输出原理。
3. 实验步骤1、 引脚7连接接地插孔；引脚14连接+5V 电源插孔；2、 按照指导书上所示电路图，如下图，连接引脚；3、 拨动开关，观察二极管的变化，并完成实验数据表格。
4. 实验数据异或门5.实验现象异或门实验中只有A、B两边电压全跳到低电压或全跳到高电压，低电压指示灯才会亮，当两边输入的电压不同时，高电压指示灯亮。
而A、B则也是要1,2或者4、5都调到低电压或者高电压，才输出低电压，否则输出高电压。
6.体会通过对异或门逻辑功能的测试，更深的了解了异或门的逻辑功能，但在一开始其实我没有理解如何将1、2,4、5再通过3,6输入到9,10 中，在这次实验中，74LS86的9、10引脚好像是没有用的，因此我换了两个输入口，经过观察摸索，终于明白，因此这次实验中我也了解到了二级输出，这是在我第一次实验中没有遇到的。
二．使用Quartus II设计二位全加器实验1.实验目的1、掌握组合逻辑电路的功能测试。
2、学会二进制数的运算规律。
3、掌握构造半加器和全加器的逻辑功能。
4、学习使用可编程逻辑器件的开发工具Quartus II设计电路2.原理全加器将三个输入端——两个一位二进制数及来自低位的进位Ci-1进行相加，产生“和”与“进位Ci”。
，当三个输入端输入奇数个“1”时“和”为“1”否则为“0”；当三个输入端至少输入两个“1”时“进位”输出为“1”否则为“0”。
数字逻辑课程设计报告 电子钟
数字逻辑课程设计报告电子钟数字逻辑课程设计报告-电子钟数字逻辑电路―课程设计报告数字逻辑课程设计报告-----多功能数字钟的同时实现一．设计目的：1.学会应用领域数字系统设计方法展开电路设计。
2.进一步提高maxplusii软件开发应用领域能力。
3.培育学生综合实验能力。
二．实验仪器与器材：1、开发软件maxplusii软件2、微机3、isp实验板se_3型isp数字实验开发系统4、打印机三．实验任务及建议设计一个多功能数字钟：1.能进行正常的时、分、秒计时功能。
1）用m6m5展开24十进制小时的表明；2）用m4m3展开60十进制分的表明；3)用m2m1进行60进制秒的显示。
2.利用按键实现“校时”、“校分”和“秒清单”功能。
1)按下sa键时，计时器快速递减，按24小时循环，并且计满23时返回00。
2)按下sb键时，计时器迅速递增，按60小时循环，并且计满59时回到00，但不向时进位。
3)按下sc，秒清零。
建议按下“sa”或“sb”均不能产生数字LBP（“sa”、“sb”按键就是存有晃动的，必须对“sa”“sb”展开窭晃动处置。
）3.能够利用实验板上的扬声器并作整点报时功能。
1）当计时到达59分50秒时开始报时，在59分50、52、54、56、58秒鸣叫，鸣叫声频为500hz。
2）抵达59分后60秒时为最后一声整点报时。
整点报时的频率为1kz。
4.能够惹出时1）闹时的最小时间间隙为10分钟。
2）惹出时长度为1分钟。
3）惹出时声响就是单频的。
5．用maxplusii软件设计符合以上功能要求的多功能数字钟，并用层次化设计方法设计该电路。
1）通过语言同时实现各模块的功能，然后再图画出高电路的顶层图。
2）消抖电路可以通过设计一个d触发器来实现，sa、sb、sc等为包含抖动的诸如信号，而电路的输出则是一个边沿整齐的输出信号。
3）其他的计时功能、表明功能、多路挑选功能、分频功能、报时功能和惹出时等功能模块都用vhdl语言实现。
数字电路电子钟设计实验报告
数字电路电子钟设计实验报告目录1．实验目的2．实验题目描述和要求3．设计报告内容3.1实验名称3.2实验目的3.3实验器材及主要器件3.4数字电子钟基本原理3.5数字电子钟制作与调试3.6数字电子钟电路图3.7数字电子钟的组装与调试4．实验结论5．实验心得1．实验目的※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；※提高电路布局﹑布线及检查和排除故障的能力；※培养书写综合实验报告的能力。
2．实验题目描述和要求（1）数字电子钟基本功能数字电子钟是一个大众化产品，一般来讲应具有以下基本功能。
①能进行小时、分、秒显示。
②能进行小时、分、秒设置。
③能实现整点报时。
④能通过设置，实现任意时间报时。
（2）数字电子钟基本性能一个实用的数字电子钟应满足三个“度”：精度、亮度和响度。
①精度是指显示的时间必须准确。
②亮度是指显示的时间必须让人看得清楚。
③响度是指报时的声音必须清脆有力。
（3）数字电子钟用于教学设计时必须考虑的因素从教学角度来看，数字电子钟的设计应考虑以下几点。
①数字电路可由多种不同方案实现，在方案比较时应着重考虑所选用的方案在设计时能否把数字电路包含的主要知识全部囊括进去。
②应把数字电子钟分解成若干个模块，并在印制电路板设计时把各模块固定在不同的区域。
③应确保大多数学生能在规定时间内完成制作与调试。
④数字电子钟印制电路板（PCB）设计时除留下足够的训练内容让学生完成外，应设计一标准印制电路板设计示范区。
（4）本教材设计的数字电子钟总体方案根据以上分析，本教材把数字电子钟分解为信号电路、显示电路、计时电路、校时电路和报时电路五个功能相对独立的模块（如图8-1所示），采用如图8-2所示的设计方案，并按要求实施时参照一下规定进行。
①各模块的制作、调试按显示电路、信号电路、计时电路、校时电路和报时电路的顺序进行。
数字逻辑课设报告数字电子钟
课程设计(综合实验)报告题目：第四个实验数字电子钟院系：计算机科学系班级：计算计科学与技术1班学号：学生姓名：队员姓名：指导教师：《数字逻辑》综合实验任务书一、目的与要求1 目的1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。
1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。
1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。
1.4提高学生运用所学的理论知识和技能解决实际问题的能及其基本工程素质。
2.要求2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。
2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。
要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。
2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。
2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确使用方法。
利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。
2.5学会撰写综合实验总结报告。
2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。
要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。
2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。
二、主要内容数字电子钟设计一台能显示时﹑分、秒的数字电子钟，要求如下：1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器；2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。
元器件选择74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块 GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块 TDS-4实验箱导线若干所需要器件的图片如下1同步十进制计数器74LS162 3输入正与非门74LS002异步十六进制计数器74LS161 4 GAL20V8一、 设计（实验）正文数字钟实际上是一个对标准频率（1HZ ）进行计数的计数电路。
数字逻辑实验报告2
数字逻辑实验报告同步时序逻辑电路设计实验（计数器）【实验目的】掌握一般同步时序逻辑集成电路的使用【实验任务】用常用同步时序逻辑集成电路实现逻辑功能：九进制计数器【实验设备】EP3c80 SOPC实验系统【器件及功能说明】4位集成二进制同步加法计数器74LS161/163①CR = 0时异步清零。
②CR = 1、LD = 0时同步置数。
③CR= LD=1且CPT=CPP=1时，按4位自然二进制码进行同步计数。
④CR= LD=1且CPT·CPP=0时，计数器状态保持不变。
⑤161的引脚排列和163相同，不同之处是163采用同步清零方式。
74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数、保持等功能。
CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级联提供了方便。
74LS161的功能表如表1所示。
由图可知，74LSl61从0000状态开始计数，当输人第9个CP脉冲（上升沿）时，输出Q3Q2Q1Q0＝1001，此时CR＝Q3Q0＝0,反馈给CR端一个清零信号，立即使Q3Q2Q1Q0返回0000状态，接着CR端的清零信号也随之消失，74LS161重新从0000状态开始新的计数周期。
需要说明的是，此电路一进人1001状态后，立即叉被置成0000状态，即1001状态仅在极短的瞬间出现，因此，在主循环状态图中用虚线表示。
这样就跳过了1001 ～1111共7个状态，获得了九进制计数器。
【实验电路图】【实验步骤】(CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端)1.将Vcc接5v,T,P接高电平（即1），LD~也接高电平1,2.CP接脉冲信号3.Q3,Q2,Q1,Q0分别接灯来显示数据4.用74LS00作为与非门，Q0与Q3相与后输出到CR~进行异步清零，使1001->0000;5.其余悬空6.观察现象。
数字逻辑实验报告
数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现，加深对数字逻辑电路原理的理解，并通过实际操作提高动手能力和解决问题的能力。
在本次实验中，我们将学习数字逻辑实验的基本原理和方法，掌握数字逻辑实验的设计与调试技巧，提高实验操作的熟练程度。
首先，我们进行了数字逻辑实验的准备工作，包括熟悉实验设备和器材的使用方法，了解实验电路的基本原理和设计要求。
在实验过程中，我们按照实验指导书上的要求，逐步完成了数字逻辑实验电路的设计、搭建和调试。
在实验过程中，我们遇到了一些问题，但通过分析问题的原因并进行逐步排除，最终成功完成了实验。
其次，我们进行了数字逻辑实验电路的测试和验证。
通过使用示波器、逻辑分析仪等测试设备，我们对搭建好的数字逻辑电路进行了测试，验证了实验电路的正确性和稳定性。
在测试过程中，我们发现了一些问题，但通过仔细观察和分析，最终找到了解决问题的方法，并取得了满意的测试结果。
最后，我们总结了本次实验的经验和教训。
通过本次实验，我们深刻理解了数字逻辑电路的原理和实现方法，提高了实验操作的技能和水平，增强了动手能力和解决问题的能力。
在今后的学习和工作中，我们将继续努力，不断提高自己的专业能力和实践能力，为将来的发展打下坚实的基础。
通过本次实验，我们对数字逻辑实验有了更深入的了解，对数字逻辑电路的设计和实现有了更加丰富的经验，相信在今后的学习和工作中，我们能够更加熟练地运用数字逻辑知识，为实际工程问题的解决提供有力的支持。
总之，本次实验不仅增强了我们对数字逻辑实验的理解和掌握，也提高了我们的实验操作能力和解决问题的能力。
希望通过今后的学习和实践，我们能够不断提高自己的专业水平，为将来的发展打下坚实的基础。
数字电子时钟实验报告
数字电子时钟实验报告
《数字电子时钟实验报告》
实验目的：通过实验，掌握数字电子时钟的工作原理和制作方法，加深对数字
电子电路的理解。
实验器材：数字电子时钟电路板、数字电子元件（如集成电路、LED显示屏、
电阻、电容等）、电源、示波器、万用表等。
实验原理：数字电子时钟是一种利用集成电路和数字显示器构成的时钟，通过
数字电路实现时间的显示和计时功能。
其基本原理是利用集成电路进行时钟信
号的处理和分频，然后将处理后的信号通过数字显示器显示出来。
实验步骤：
1. 按照电路图连接数字电子时钟电路板，并接通电源。
2. 使用示波器和万用表对电路进行检测和调试，确保电路连接正确并且工作正常。
3. 调节时钟信号的频率和分频比，使得数字显示器能够正确显示时间。
4. 对电路进行稳定性和可靠性测试，确保时钟能够长时间稳定运行。
实验结果：经过调试和测试，数字电子时钟能够准确显示时间，并且稳定可靠。
通过示波器观察到的时钟信号波形也符合设计要求。
实验结论：通过本次实验，我们深入了解了数字电子时钟的工作原理和制作方法，掌握了数字电子电路的调试和测试技术。
数字电子时钟作为一种常见的数
字电子产品，具有广泛的应用前景，我们在实验中积累了丰富的经验，为今后
的电子产品设计和制作奠定了良好的基础。
通过本次实验，我们不仅学到了知识，还培养了动手能力和实验技能，为今后
的学习和工作打下了坚实的基础。
希望通过今后的实验学习，我们能够不断提高自己的实验能力和创新能力，为科学技术的发展贡献自己的力量。
数字电子钟 实验报告
课题一数字电子钟电子钟是一种高精度的计时工具，它采用了集成电路和石英技术，因此走时精度高，稳定性能好，使用方便，且不需要经常调校。
电子钟根据显示方式不同，分为指针式电子钟和数字式电子钟。
指针式电子钟采用机械传动带动指针显示；而数字式电子钟则是采用译码电路驱动数码显示器件，以数字形式显示。
这些译码显示器件，利用集成技术可以做的非常小巧，也可以另加一定的驱动电路，推动霓红灯或白炽灯显示系统，制做成大型电子钟表。
因此，数字式电子钟用途非常广泛。
一、课程设计(综合实验)的目的与要求设计一个具有如下功能的数字电子钟：1．基本功能（1）能直接显示时、分、秒；（2）能正确计时，小时采用二十四进制，分和秒采用60进制；（3）有校时功能，手动调整时、分；2．扩展功能（1）能进行24小时整点报时，要求从59分50秒开始，每2秒钟响一声，共响5次；每响一次声音持续0.5秒。
（2）要求只在6--22点之间每整点报时，23--5点之间整点不报时；（3）具有任意几点几分均可响铃的闹钟控制电路。
响铃1分钟，可人为通过开关使响铃提前终止；二、设计（实验）正文数字电子钟实际上是一个对标准频率（1HZ）进行计数并通过数码管显示的计数电路，由于计数的起始时间与标准时间（如北京时间）不一致，故需要在电路上加一个校时电路。
标准的1HZ时间信号必须准确稳定，可以使用555定时器设计1HZ的振荡电路。
时间计数电路由秒计数器（个位，十位）、分计数器（个位，十位）电路构成，秒个位和秒十位计数器、分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
1．系统原理框图如下：2.1 分、秒计时器分、秒计时器均为60进制计数器，当秒计时器接受到一个秒脉冲时，秒计数器个位开始从1计数到9，同时在个位计数产生进位时将进位接秒计数器的十位计数器CLK，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00，当分计数器产生进位时，将会在进位端产生高电平，进而触发电路，驱动蜂鸣器，起到整点报时的功能。
数字逻辑实验报告书2
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑实验报告书2地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容班级：计科1111学号：姓名：指导老师：数字逻辑.......实验报告书目录绪论 (1)1.1 数字逻辑的概述 (1)HYPERLINK \l "数字电路特点" 1.2 数字电路的特点 (1)HYPERLINK \l "基本逻辑电路" 1.3 基本逻辑电路 (1)1.4 逻辑函数的表达方法 (2)第二章 EWB 5.0概述... .. (2)HYPERLINK \l "EWB软件简介" 2.1 EWB软件简介 (2)HYPERLINK \l "EWB软件特点" 2.2 EWB软件特点 (2)HYPERLINK \l "EWB软件的优点" 2.3 EWB软件的优点 (2)实际电路设计 (3)3.1 0~8的倒计时表 (3)3.2 8~0的倒计时表 (4)3.3 霓虹灯的设计 (6)3.4 打铃系统 (7)3.5 寝室熄灯管理系统 (11)第四章实验过程中遇到的问题 (12)第五章总结 (13)第一章绪论1.1 数字逻辑概述数字逻辑是 HYPERLINK "/ShowTitle.e?sp=S数字电路" 数字电路 HYPERLINK"/v5968060.htm?ch=ch.bk.innerlink" 逻辑设计的简称，其内容是应用数字电路进行数字系统逻辑设计。
电子数字计算机是由具有各种逻辑功能的逻辑部件组成的，这些逻辑部件按其结构可分为 HYPERLINK "/v399786.htm?ch=ch.bk.innerlink" 组合逻辑电路和 HYPERLINK "/v399794.htm?ch=ch.bk.innerlink" 时序逻辑电路。
数字逻辑实习报告
一、实习背景与目的随着科技的飞速发展，数字逻辑作为电子工程、计算机科学等领域的基础学科，其重要性日益凸显。
为了深入了解数字逻辑的理论与实践，提高自己的专业技能，我于2023年在某知名企业进行了为期一个月的数字逻辑实习。
本次实习旨在通过实际操作，加深对数字逻辑原理的理解，提升电路设计能力，并为将来的职业生涯打下坚实基础。
二、实习单位及实习内容实习单位为我国一家专注于集成电路设计的知名企业，主要从事数字信号处理、嵌入式系统等领域的研究与开发。
在实习期间，我主要参与了以下工作：1. 数字逻辑基础理论学习：通过阅读相关书籍、资料，复习数字逻辑的基本概念、原理和设计方法，为后续实践操作打下理论基础。
2. 数字电路设计与仿真：在导师的指导下，参与设计数字电路，包括组合逻辑电路、时序逻辑电路等，并利用仿真软件进行功能验证。
3. FPGA开发与调试：学习FPGA开发工具，完成数字电路的硬件描述语言（HDL）编程，并在FPGA上实现电路功能。
4. 项目参与：参与企业内部项目，协助工程师完成电路设计、调试和测试等工作。
三、实习过程与收获1. 理论学习与实践相结合：在实习过程中，我深刻体会到理论学习与实践操作的重要性。
通过实际操作，我对数字逻辑原理有了更深入的理解，同时发现自己在理论方面的不足，为今后的学习指明了方向。
2. 电路设计能力提升：通过参与电路设计，我学会了如何根据需求选择合适的电路结构，并进行电路优化。
同时，熟练掌握了仿真软件的使用，提高了电路设计效率。
3. FPGA编程能力提高：在FPGA开发过程中，我学习了VHDL和Verilog等硬件描述语言，掌握了FPGA编程的基本方法。
通过实际操作，我能够独立完成数字电路的FPGA实现。
4. 团队协作与沟通能力增强：在实习过程中，我与团队成员共同完成项目，学会了如何与不同背景的人进行有效沟通，提高了团队协作能力。
四、实习总结与展望通过本次数字逻辑实习，我收获颇丰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Logisim2.7.1 软件一套。
4、实验容
设计场景：多功能数字钟是一种用数字显示秒、分、时的计时装置，当前从 小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显 电子钟无处不在。
多功能数字钟的基本功能如下： （1）显示时、分、秒； （2）可以采用 24 小时制或 12 小时制（上午和下午）； （3）整点报时，整点前 10 秒开始，整点时结束； （4）单独对“时、分”计时校准，对分钟值校准时最大分钟值不向小时值 进位； （5）闹钟 10 秒提醒。
（3）显示“上午”、“下午”的电路
设计一个采用 logisim 软件提供的“Led 点阵”显示器和相应元器件以“上” 和“下”的形式表示电子钟的“上午”和“下午”的电路，并封装，参考图 2-3、 2-4 所示。
图 2-3 led 点阵显示器
QD QC QB QA
显示“上午”、“下午”电路 Mset AM/PM
图 2-16 多功能电子钟电路封装
6、实验结果记录
（1）“具有校准计数值的六十进制可逆计数器”“私有”元件的测试电路 （采用 16 进制数字显示器显示计数值）
图 2-17,2-18 校准计数值的 60 进制计数器测试_1 当 adj=1 时,cpu 脉冲加计数
图 2-19,2-20,2-21 校准计数值的 60 进制计数器测试_2 当 adj 奇数次为 0 时,cpd 脉冲个位减计数校准; 当 adj 偶数次为 0 时,cpd 脉冲十位减计数校准.
图 2-12 整点报时电路 （5）秒计时脉冲产生电路
1:D0= CP0= D1= CP1= output=
2:
图 2-13 秒计时脉冲产生电路 （6）闹钟 10 秒提醒电路（选做）
1:寄存器:D=时间设定值 cp=
=
图 2-14 闹钟 10 秒提醒电路 （7）多功能电子钟电路
图 2-15 多功能电子钟电路
（2）具有校准计数值的十二进制计数器或二十四进制的计数器电路
采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个 具有对计数值进行校准的十二进制计数器或二十四进制的计数器，并封装，该计 数器逻辑符号参见图 2-2 所示。
Q1D
Q1C Q1B
Q1A
Q0D
Q0C Q0B
Q0A
Qcc
Adj 校准功能的十二进制计数器或二十四进制计数器
（4）整点报时电路
设计一个 10 秒的整点报时电路，并封装，该电路在整点前 10 秒被触发，发 出报时信息（用发光二极管的闪烁来表示），报时 10 秒结束，逻辑符号参见图 2-5 所示。
Q 报时
整点报时电路
G
F
E
DC
BA
图 2-5 整点报时电路
整点报时电路输入输出引脚定义如下： （a）G、F 为输入信号对应“分计数器”十位中的两位； （b）E、D 为输入信号对应“分计数器”个位中的两位； （c）C、B 为输入信号对应“秒计数器”十位中的两位； （d）A 为输入信号对应“秒计数器”个位的最低位； （e）Q 报时为输出报时信号。
图 2-31 校准计数值的十二或二十四进制计数器测试_4 clr 脉冲清零 （3）显示“上午”、“下午”“私有”元件的测试电路（采用 4*5Led 显示器 上、下）
图 2-32,2-33 显示“上午”、“下午”“私有”元件的测试电路_1 Mset=1 时显示上午/下午,Mset=0 时不显示.
图 2-34,2-35 显示“上午”、“下午”“私有”元件的测试电路_2 AM/PM=1 时显示下午,AM/PM=0 时显示上午. （4）电子钟整点报时“私有”元件的测试电路（采用 Led 灯的闪烁表示）
使用 logisim 软件对你设计电子钟电路进行虚拟仿真验证，具体要求如下。 （采用 logisim 软件提供的“时钟频率”为 8hz 的信号源）
（1） 具有校准计数值功能的六十进制计数器电路
采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个 具有对计数值进行校准的六十进制计数器，并封装，该计数器逻辑符号参见图 2-1 所示。
图 2-26,2-27 校准计数值的十二或二十四进制计数器测试_2 当 adj=1 时,cpu 脉冲加计数
图 2-28,2-29,2-30 校准计数值的十二或二十四进制计数器测试_3 当 adj 奇数次为 0 时,cpd 脉冲个位减计数校准; 当 adj 偶数次为 0 时,cpd 脉冲十位减计数校准.
上/下午 “时”十位个位 “分”十位个位 “秒”十位个位
多功能数字钟电路
图 2-8 电子钟的“输入、输出检查要求”
5、实验方案设计
（1）具有校准计数值的六十进制计数器电路 1、个位：cpu= cpd= clr= D= cp= 十位：clr= cpu= cpd= 2、
图 2-9 校准计数值的 60 进制计数器
（2）具有校准计数值的十二进制计数器或二十四进制的计数器电路 1、个位：clr= cpu=
cpd= 十位:clr=
cpu= cpd= Qcc= 2、
图 2-10 调整计数值的十二进制或二十四进制计数器 （3）显示“上午”、“下午”的电路
1、Qe= 2、
图 2-11 显示“上午”、“下午”电路
（4）整点报时电路 1、Q= 2、
（6）闹钟 10 秒提醒电路（选做） 设计一个闹钟 10 秒提醒电路，并封装，该电路可以根据计数器的“时、分” 输出状态和时间设定值（闹钟时间）所产生的控制信号，在“时间设定值”触发 一个 10 秒闹钟报时器，10 秒后结束，逻辑符号参见图 2-7 所示。
Q 闹钟 SetAlarm 闹钟 10 秒提醒电路
多功能电子钟系统设计。
2、实验目的
要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设 计，并利用工具软件，例如，“logisim”软件的虚拟仿真来验证电子钟电路系统 的设计是否达到要求。
通过以上实验的设计、仿真、验证 3 个训练过程使同学们掌握小型电路系统 的设计、仿真、调试方法以及电路模块封装的方法。
图 2-39 闹钟 10 秒提醒电路“私有”元件的测试电路 时间设定值与时、分计数状态值相同时，Q 闹钟输出一个脉冲； 当 setAlarm 为 1 时可以通过时间设定值输入段输入要求的闹钟。 （7）按多功能数字钟电路系统输入、输出信号要求，给出多功能数字钟电 路的测试电路
图 2-40 多功能数字钟电路的测试电路
数字逻辑实验报告（2）
数字逻辑实验 2
多功能电子钟系统设计
成绩
评语：（包含：预习报告内容、实验过程、实验结果及分析）
教师签名
姓
名：
学
号：
班
级：
指 导 教 师：
物联网 1701 徐有青
计算机科学与技术学院 20 年 月 日
数字逻辑实验报告
多功能电子钟系统设计实验报告
多功能电子钟系统设计
1、实验名称
图 2-36,2-37 电子钟整点报时“私有”元件的测试电路 G 为分_十位_c; F 为分_十位_a; E 为分_个位_d; D 为分_个位_a; C 为秒_十位_c; B 为秒_十位_a; A 为秒_个位_a （5）秒计时脉冲产生“私有”元件的测试电路（采用 Led 灯的闪烁表示）
图 2-38 秒计时脉冲产生“私有”元件的测试电路 （6）闹钟 10 秒提醒电路“私有”元件的测试电路（采用 Led 灯的闪烁表示）
图 2-4 led 点阵封装图
显示“上午”、“下午”电路的输入输出引脚定义如下： （a）Mset 为控制显示上、下午的“Enable”输入信号，Mset 为“1”不显 示，Mset 为“0”显示“上”或“下”； （b）QDQCQBQA 为 4 个五位（4 列⨯5 行）的数据输出信号，提供“Led 点阵” 显示器显示“上”、“下”的数据； （c）AM/PM 为显示“上”、“下”的控制信号，当 AM/PM=1，显示“上”， 当 AM/PM=0，显示“下”。
Q1D Qcc
Q1C Q1B
Q1A Q0D
Q0C Q0B
Adj 校准功能的六十进制计数器
CPD
Q0A CPU
Clr
图 2-1 校准计数值的 60 进制计数器
六十进制计数器的输入输出引脚定义如下： （a）一个清零端 Clr； （b）一个累加计数脉冲输入端 CPU； （c）一个累减计数脉冲输入端 CPD； （d）八个计数器状态输出值 Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A，采用 8421 码分别表示 计数器状态的十位和个位； （e）一个计数值校准输入控制信号 Adj，当 Adj 为“1”时通过 CPU 对计数 值进行加计数或校准，Adj 为“0”时通过 CPD 对计数值进行减计数校准（由于受 “四位二进制可逆计数器”约束），CPD 可以对计数值的十位或个位进行递减校准 （递减的时候不需要循环，回到 0 即可）； （f）每当计数累计满 60 产生一个进位输出信号 Qcc。 计数器的状态请采用“十六进制的数字显示器”显示。
CPD
CPU Mset Clr
图 2-2 调整计数值的十二进制或二十四进制计数器
十二进制计数器或二十四进制计数器输入输出引脚定义如下： （a）一个清零端 Clr； （b）一个累加计数脉冲输入端 CPU； （c）一个累减计数脉冲输入端 CPD； （d）八个计数器状态输出值 Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A，采用 8421 码分别表示 计数器状态的十位和个位； （e）一个计数值校准输入控制信号 Adj，当 Adj 为“1”时通过 CPU 对计数 值进行加计数或校准，Adj 为“0”时通过 CPD 对计数值进行减计数校准（由于受 “四位二进制可逆计数器”约束），CPD 可以对计数值的十位或个位进行递减校准 （递减的时候不需要循环，回到 0 即可）； （f）Mset 为计时模式控制输入信号，当 Mset 为“1”时计数器为二十四进 制计数器且每当计数累计满 24 产生一个进位信号 Qcc，当 Mset 为“0”时计数 器为十二进制计数器；每当计数累计满 12 产生一个进位输出信号 Qcc。 计数器的状态请采用“十六进制的数字显示器”显示。