数字逻辑实验报告2(电子钟20190418物联网本)_模板

图 2-22,2-23 校准计数值的 60 进制计数器测试_3 clr 脉冲清零. （2）“具有校准计数值的十二进制计数器或二十四进制的计数器” “私有” 元件的测试电路（采用 16 进制数字显示器显示计数值）
图 2-24,2-25 校准计数值的十二或二十四进制计数器测试_1 当 mset=1 时,24 进制计数器,mset=0 时为 12 进制计数器
使用 logisim 软件对你设计电子钟电路进行虚拟仿真验证，具体要求如下。 （采用 logisim 软件提供的“时钟频率”为 8hz 的信号源）
（1） 具有校准计数值功能的六十进制计数器电路
采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个 具有对计数值进行校准的六十进制计数器，并封装，该计数器逻辑符号参见图 2-1 所示。
（2）具有校准计数值的十二进制计数器或二十四进制的计数器电路 1、个位：clr= cpu=
cpd= 十位:clr=
cpu= cpd= Qcc= 2、
图 2-10 调整计数值的十二进制或二十四进制计数器 （3）显示“上午”、“下午”的电路
1、Qe= 2、
图 2-11 显示“上午”、“下午”电路
（4）整点报时电路 1、Q= 2、
（4）整点报时电路
设计一个 10 秒的整点报时电路，并封装，该电路在整点前 10 秒被触发，发 出报时信息（用发光二极管的闪烁来表示），报时 10 秒结束，逻辑符号参见图 2-5 所示。
Q 报时
整点报时电路
G
F
E
DC
BA
图 2-5 整点报时电路
整点报时电路输入输出引脚定义如下： （a）G、F 为输入信号对应“分计数器”十位中的两位； （b）E、D 为输入信号对应“分计数器”个位中的两位； （c）C、B 为输入信号对应“秒计数器”十位中的两位； （d）A 为输入信号对应“秒计数器”个位的最低位； （e）Q 报时为输出报时信号。
多功能电子钟系统设计。
2、实验目的
要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设 计，并利用工具软件，例如，“logisim”软件的虚拟仿真来验证电子钟电路系统 的设计是否达到要求。
通过以上实验的设计、仿真、验证 3 个训练过程使同学们掌握小型电路系统 的设计、仿真、调试方法以及电路模块封装的方法。
图 2-39 闹钟 10 秒提醒电路“私有”元件的测试电路 时间设定值与时、分计数状态值相同时，Q 闹钟输出一个脉冲； 当 setAlarm 为 1 时可以通过时间设定值输入段输入要求的闹钟。 （7）按多功能数字钟电路系统输入、输出信号要求，给出多功能数字钟电 路的测试电路
图 2-40 多功能数字钟电路的测试电路
图 2-12 整点报时电路 （5）秒计时脉冲产生电路
1:D0= CP0= D1= CP1= output=
2:
图 2-13 秒计时脉冲产生电路 （6）闹钟 10 秒提醒电路（选做）
1:寄存器:D=时间设定值 cp=
=
图 2-14 闹钟 10 秒提醒电路 （7）多功能电子钟电路
图 2-15 多功能电子钟电路
图 2-26,2-27 校准计数值的十二或二十四进制计数器测试_2 当 adj=1 时,cpu 脉冲加计数
图 2-28,2-29,2-30 校准计数值的十二或二十四进制计数器测试_3 当 adj 奇数次为 0 时,cpd 脉冲个位减计数校准; 当 adj 偶数次为 0 时,cpd 脉冲十位减计数校准.
CPD
CPU Mset Clr
图 2-2 调整计数值的十二进制或二十四进制计数器
十二进制计数器或二十四进制计数器输入输出引脚定义如下： （a）一个清零端 Clr； （b）一个累加计数脉冲输入端 CPU； （c）一个累减计数脉冲输入端 CPD； （d）八个计数器状态输出值 Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A，采用 8421 码分别表示 计数器状态的十位和个位； （e）一个计数值校准输入控制信号 Adj，当 Adj 为“1”时通过 CPU 对计数 值进行加计数或校准，Adj 为“0”时通过 CPD 对计数值进行减计数校准（由于受 “四位二进制可逆计数器”约束），CPD 可以对计数值的十位或个位进行递减校准 （递减的时候不需要循环，回到 0 即可）； （f）Mset 为计时模式控制输入信号，当 Mset 为“1”时计数器为二十四进 制计数器且每当计数累计满 24 产生一个进位信号 Qcc，当 Mset 为“0”时计数 器为十二进制计数器；每当计数累计满 12 产生一个进位输出信号 Qcc。 计数器的状态请采用“十六进制的数字显示器”显示。
图 2-16 多功能电子钟电路封装
6、实验结果记录
（1）“具有校准计数值的六十进制可逆计数器”“私有”元件的测试电路 （采用 16 进制数字显示器显示计数值）
图 2-17,2-18 校准计数值的 60 进制计数器测试_1 当 adj=1 时,cpu 脉冲加计数
图 2-19,2-20,2-21 校准计数值的 60 进制计数器测试_2 当 adj 奇数次为 0 时,cpd 脉冲个位减计数校准; 当 adj 偶数次为 0 时,cpd 脉冲十位减计数校准.
（2）具有校准计数值的十二进制计数器或二十四进制的计数器电路
采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个 具有对计数值进行校准的十二进制计数器或二十四进制的计数器，并封装，该计 数器逻辑符号参见图 2-2 所示。
Q1D
Q1C Q1B
Q1A
Q0D
Q0C Q0B
Q0A
Qcc
Adj 校准功能的十二进制计数器或二十四进制计数器
图 2-4 led 点阵封装图
显示“上午”、“下午”电路的输入输出引脚定义如下： （a）Mset 为控制显示上、下午的“Enable”输入信号，Mset 为“1”不显 示，Mset 为“0”显示“上”或“下”； （b）QDQCQBQA 为 4 个五位（4 列⨯5 行）的数据输出信号，提供“Led 点阵” 显示器显示“上”、“下”的数据； （c）AM/PM 为显示“上”、“下”的控制信号，当 AM/PM=1，显示“上”， 当 AM/PM=0，显示“下”。
图 2-36,2-37 电子钟整点报时“私有”元件的测试电路 G 为分_十位_c; F 为分_十位_a; E 为分_个位_d; D 为分_个位_a; C 为秒_十位_c; B 为秒_十位_a; A 为秒_个位_a （5）秒计时脉冲产生“私有”元件的测试电路（采用 Led 灯的闪烁表示）
图 2-38 秒计时脉冲产生“私有”元件的测试电路 （6）闹钟 10 秒提醒电路“私有”元件的测试电路（采用 Led 灯的闪烁表示）
（5）秒计时脉冲产生电路
按要求以 logisim 软件的 8hz 信号作为电路信号源，设计一个输出为 1hz 的 脉冲信号电路，并封装，逻辑符号参见图 2-6 所示，它成为秒计数器的计数脉冲 信号。
8hz 秒计时脉冲产生电路 1hz
图 2-6 秒计时脉冲产生电路 秒计时脉冲产生电路输入输出引脚定义如下： （a）8hz 为输入的脉冲信号； （b）1hz 为输出信号。
（3）显示“上午”、“下午”的电路
设计一个采用 logisim 软件提供的“Led 点阵”显示器和相应元器件以“上” 和“下”的形式表示电子钟的“上午”和“下午”的电路，并封装，参考图 2-3、 2-4 所示。
图 2-3 led 点阵显示器
QD QC QB QA
显示“上午”、“下午”电路 Mset AM/PM
数字逻辑实验报告（2）
数字逻辑实验 2
多功能电子钟系统设计
成绩
ቤተ መጻሕፍቲ ባይዱ
评语：（包含：预习报告内容、实验过程、实验结果及分析）
教师签名
姓
名：
学
号：
班
级：
指 导 教 师：
物联网 1701 徐有青
计算机科学与技术学院 20 年 月 日
数字逻辑实验报告
多功能电子钟系统设计实验报告
多功能电子钟系统设计
1、实验名称
（6）闹钟 10 秒提醒电路（选做） 设计一个闹钟 10 秒提醒电路，并封装，该电路可以根据计数器的“时、分” 输出状态和时间设定值（闹钟时间）所产生的控制信号，在“时间设定值”触发 一个 10 秒闹钟报时器，10 秒后结束，逻辑符号参见图 2-7 所示。
Q 闹钟 SetAlarm 闹钟 10 秒提醒电路
Q1D Qcc
Q1C Q1B
Q1A Q0D
Q0C Q0B
Adj 校准功能的六十进制计数器
CPD
Q0A CPU
Clr
图 2-1 校准计数值的 60 进制计数器
六十进制计数器的输入输出引脚定义如下： （a）一个清零端 Clr； （b）一个累加计数脉冲输入端 CPU； （c）一个累减计数脉冲输入端 CPD； （d）八个计数器状态输出值 Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A，采用 8421 码分别表示 计数器状态的十位和个位； （e）一个计数值校准输入控制信号 Adj，当 Adj 为“1”时通过 CPU 对计数 值进行加计数或校准，Adj 为“0”时通过 CPD 对计数值进行减计数校准（由于受 “四位二进制可逆计数器”约束），CPD 可以对计数值的十位或个位进行递减校准 （递减的时候不需要循环，回到 0 即可）； （f）每当计数累计满 60 产生一个进位输出信号 Qcc。 计数器的状态请采用“十六进制的数字显示器”显示。
3、实验所用设备
Logisim2.7.1 软件一套。
4、实验容
设计场景：多功能数字钟是一种用数字显示秒、分、时的计时装置，当前从 小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显 电子钟无处不在。
多功能数字钟的基本功能如下： （1）显示时、分、秒； （2）可以采用 24 小时制或 12 小时制（上午和下午）； （3）整点报时，整点前 10 秒开始，整点时结束； （4）单独对“时、分”计时校准，对分钟值校准时最大分钟值不向小时值 进位； （5）闹钟 10 秒提醒。
上/下午 “时”十位个位 “分”十位个位 “秒”十位个位
多功能数字钟电路
图 2-8 电子钟的“输入、输出检查要求”
5、实验方案设计
（1）具有校准计数值的六十进制计数器电路 1、个位：cpu= cpd= clr= D= cp= 十位：clr= cpu= cpd= 2、
图 2-9 校准计数值的 60 进制计数器
图 2-31 校准计数值的十二或二十四进制计数器测试_4 clr 脉冲清零 （3）显示“上午”、“下午”“私有”元件的测试电路（采用 4*5Led 显示器 上、下）
图 2-32,2-33 显示“上午”、“下午”“私有”元件的测试电路_1 Mset=1 时显示上午/下午,Mset=0 时不显示.
图 2-34,2-35 显示“上午”、“下午”“私有”元件的测试电路_2 AM/PM=1 时显示下午,AM/PM=0 时显示上午. （4）电子钟整点报时“私有”元件的测试电路（采用 Led 灯的闪烁表示）
（时间设定值） （时、分计数状态值）
图 2-7 闹钟电路
闹钟电路输入输出引脚定义如下： （a）SetAlarm 为闹钟值设定输入控制信号； （b）（时间设定值）为输入信号，要求为“时，分”值，具体信号自己定 义；（c）（时、分计数状态值）为输入信号，具体信号自己定义； （d）Q 闹钟为输出信号。
（7）多功能数字钟电路 充分利用（1）~（7）设计的“私”有元件和相应元器件，设计满足多功能 电子钟“设计场景”要求的电路。 该电路“输入输出检查要求”参见图 2-8 所示。 （1）“MSet”为计时模式控制输入信号，当 MSet 为“1”时计数器为二十四 进制计数器、为“0”时为十二进制计数器； （2）“CPU、CPD”为计数器计数值进行加、减的输入脉冲信号； （3）“Adj1、Adj0”分别为“时、分”计数器控制输入信号, 当 Adji 为“1” 时累加、为“0”时累减（注意：“时、分”计数值不要同时校准）； （4）“Clr”为计数器的清除信号； （5）“8hz 信号”为电子钟脉冲输入信号； （6）“Alarm”为闹钟值设定输入控制信号； （7）“时、分、秒”计数器的输出计数状态分别对应六个“十六进制的数字 显示器”； （8）“上、下午”输出信号分别对应“Led 点阵”显示器； （9）“闹钟”，“整点”输出信号分别对应两个“发光二极管”。