AC耦合电容

1 RC串联电路的阶跃响应

图1 RC一阶电路

如图1所示，是由RC组成的高通一阶滤波电路，在t＝0＋时刻开关合上，即给RC电路一个阶跃激励，0＋时刻电容C上的电压为0，即没有积累电荷，求R上的响应电压。
为简化起见，对本电路运用复频域分析法，R上的电压为R和C共同分压的结果，得到电阻R电压复频域象函数UR（s）如下所示：

进行s域到时域的拉普拉斯反变换，得到电阻上电压的时域解UR（t）为：

从结果可以看出：在t＝0＋时刻开关合上的时刻，电容C相当于短路，R上的电压为VDC，然后随着电容C的充电，R上的电压呈指数级别降低，当时间趋于无穷大的时候，C被VDC完全充电，其上的电压趋近VDC，R上的电压趋近0。

2 交流耦合传输通道特性分析
经过1节中的分析，可以发现，在高速互连传输系统中，在一段时间内，如果驱动器驱动到线路上为同一码型，则在这段时间内，高速互连通道的特性与1节中的完全一致，图1的C相当于图2中的AC耦合电容，R相当于接收器的50ohm终端匹配电阻，图中没有画出，同一码型持续的时间段中，接收器上接收到的电压呈指数级别降低，时间越长，电压降低越多。
如图2、图3所示，假设驱动器发送连“1”码比特流到线路上，随着时间的延续，接收器接收到的电压会逐渐降低，即图2中的LF Droop（低频衰减，因为RC电路具有高通滤波特性，所以电路的低频分量衰减较大），时间越长，LF Droop越大，一旦码型发生变化后，比如图2、3中改变为“0”码，接收器上的电压会迅速降低并反相，因为LF Droop的影响，电压降低的起点会比理想位置低，导致从“1”码到“0”码的变化边沿时刻会比理想位置有所提前，这个与理想位置的偏移量就是由AC耦合所带来的PDJ。显然，高通滤波RC电路的3dB转折频率点越低，即RC常数越大，低频分量通过得越多，LF Droop越小，PDJ就越小，因为R的值固定，所以C越大，PDJ越小，选择较大的C对抑制PDJ有利。

图2 AC耦合引起的PDJ

图3 AC耦合引起的码型相关抖动

图4 PDJ估算相似三角形

下面结合图3、图4，对PDJ进行数学推导，给出解析公式，并对其值进行估计。对于差分对中的两个信号，以共同的共模电压为中心，大小相等，相位相反，从图5中可以看出，PDJ与差分对线上的共模电压大小没有关系，而与信号变化的幅度VPP（即差模电压）有关，又因为差分对的正、负相是完全对称的，所以只需对差分对的其中一个信号进行分析即可。
如图2所示，设差分对驱动器的单端输出信号摆幅为VPP，信号周期为TUI，20％～80%的信号上升时间为TR，连续不变码长度为N Bits，由连续不变码引起的电

压跌落为ΔV，引起的信号边缘偏移（也就是PDJ）为TJ。设接收端上的初始电压（也就是加在R上的初始电压）为“1”码和“0”码电平的中间值0.5VPP，根据2节中分析的结果，经过N Bits的连续不变码的传送时间后，R上电压为：

R上的电压跌落ΔV为：

我们需要求解的是TJ的值，现在已经知道ΔV的值，显然，如果能找到两者间的关系，TJ的值就迎刃而解了。将图5中的信号边缘偏移图示进行局部放大研究，如图3所示，可以看出，由20％～80％的Tr、0.6VPP和信号上升沿组成的直角三角形与TJ、ΔV和信号下降沿组成的直角三角形为相似形，于是有：


根据上式就可以计算出TJ的值，TR值可以从驱动器的数据手册中查到，一定要注意是20％～80％的上升时间，如果没有找到TR的值，可以用下式进行估算：

BW为所传输信号的带宽，在一阶系统中，BW的典型值为60％～100％的数据速率。在实际应用中，如果仅仅是对TJ进行预估，建议BW取中间值，即80％的数据速率，于是：

N为最多的连续不变码的个数，与通道承载的信号类型有关；TUI是信号的单位周期；R一般为50ohm；C的值可以灵活选取，C的大小就决定了TJ的大小。
TJ的计算式可以最终简化为：
（﹡）
TJ对单位周期TUI的比值为：
（﹡﹡）

3 交流耦合电容的选取
从2节中的分析我们可以知道：随着连续不变NRZ码的长度N增加或交流耦合电容C值减小，系统的码型相关抖动PDJ会变大。如对于连续不变NRZ码的长度为20的3.125GBPS的数据信号，周期TUI为320pS，20％～80％的上升时间TR为150pS，R为50ohm，则PDJ的计算公式变为：

则对于不同的C，码型相关抖动为：
电容值 抖动 抖动与单位周期比 性能
100pF 90pS 28% 不能接受
1nF 15pS 5% 好
10nF 1.6pS <1% 很好
100nF 0.2pS ≈0 极好

从抑制抖动的观点来看，交流耦合电容C越大，传输通道的PDJ越小，系统的性能越好，但是抖动不是唯一需要考虑的问题，而是存在另一个需要考虑的方面，恰恰相反，这个规则反对使用大的电容，下面详细说明这个问题。
一个真正的电容器还包括一个寄生电阻（ESR，串联等效电阻）和一个寄生电感（ESL，串联等效电感），如图7所示，实际的电容器是这三个元件的串联，会存在一个串联谐振频率。在谐振频率点之下，C起主导作用，电容器表现为电容的特性，随着频率上升，阻抗变大；在谐振频率点上，C和ESL的作用完全抵消，电容器表现为电阻的特性，阻抗达到最小值，其值大小为ESR；在谐振频率点之上，ESL起主导作用，电容器表现为电感的特性，随着频率上升，阻抗变大。也就是说，两个寄生元件，ESR决定电容器所能达到的最低阻抗

，ESL使得电容器在谐振频率点之上表现为电感器的特性，失去电容器的作用，且随着频率增加，阻抗变大，而理想电容器在高频时的阻抗趋于零。

图4 Murata的多层陶瓷电容器的阻抗-频率特性曲线

在2节的分析中，我们认为电容器是理想的，如果考虑实际的电容器在高频段阻抗会变大的效应，导致信号的高频分量衰减变大，同样会使接收器上接收到的电压幅值跌落，也会引起信号边缘发生相位偏移，引起额外的抖动。电容值越大，高频阻抗越大，电压跌落越多，引起的抖动越大，从这一点上来说，希望交流耦合电容越小越好。
图5中给出了Murata的4种不同0603封装的多层陶瓷电容器的阻抗-频率曲线，可以看出：
电容值越小， ESR越大，谐振频率点越高，电容器的高频特性越好。电容的谐振频率点都低于1GHz，对于GHz以上的高速互连传输系统而言，在系统整个带宽的高频段，电容器的工作频率不可避免的跃过谐振点，呈电感性；在四个电容器中，10nF的电容器在整个频端的保持最低的阻抗，性能最好，低频端的阻抗优于1nF和100pF的电容器，高频段的阻抗优于100nF的电容器。因此，综合考虑，对于上面的3.125G数据传输系统的举例，选择10nF的交流耦合电容最好。
尽管一般的多层陶瓷电容器在高数据速率的系统中工作时，对外表现出高达5～10ohm的阻抗，但是对于实现交流耦合的功能而言，仍然能工作得足够好，高频下阻抗增大导致的电压跌落不大（一般<2％），导致的相移也小（一般小于10o），所以完全没有必要选用特殊的射频电容器，一般的标准多层陶瓷电容器（陶瓷介质可选NPO或X7R）就能满足要求。
因此，我们在选择交流耦合电容器的时候，即不能单方面从高通滤波特性考虑选大容量的电容器，也不能单方面从ESL的角度考虑选小容量的电容器，应综合考虑电容的高通滤波特性和高频下ESL影响，选择中间值的电容器，基本原则如下：
1 电容器带来的码型相关抖动不超过单位周期的5％；
2 尽量选用小封装的电容器，小封装的高频特性优于大封装的，推荐选用0603或0402封装；
3 电容器的阻抗在整个低频段和高频段都能兼顾，有最低的整体表现阻抗，推荐选用1nF～100nF间的电容。

今天在看SATA的内容的时候也对这个两个AC耦合电容感兴趣，查找了一些资料，又翻了一下书，找找了相关内容： 其计算经验公式为：定义Tc为每比特的数据周期，NUM为最大容许连续0或者1的比特位的数目，负载的阻抗为R（一般为50欧姆），C为交流耦合电容容值。 Cmin=7.8*NUM*Tc/R 对于SATA中我们最大的NUM数目我暂时没有查找到资料，不过《高速数字设计实践》中提及的例

子可以给大家一个最初的计算方法 800Mbit/S的连接的时候 Tc=1.25ns NUM在该产品中最大的连续的0或者1，R为50欧姆的时候，计算出来Cmin最小0.0167uF，所以他提出来800Mbit/S的时候选择0.01uF的电容是不合适的。 详细请参考高速数字设计实践里面的第二章。 详细讨论可以QQ我 450911824

电容充电放电时间计算公式：
设，V0 为电容上的初始电压值；
Vu 为电容充满终止电压值；
Vt 为任意时刻t，电容上的电压值。
则，
Vt=V0+（Vu-V0）* [1-exp(-t/RC)]

如果，电压为E的电池通过电阻R向初值为0的电容C充电
V0=0，充电极限Vu=E，
故，任意时刻t，电容上的电压为：
Vt=E*[1-exp(-t/RC)]
t=RCLn[E/(E-Vt)]
如果已知某时刻电容上的电压Vt，根据常数可以计算出时间t。
公式涵义：
完全充满，Vt接近E，时间无穷大；
当t= RC时，电容电压=0.63E；
当t= 2RC时，电容电压=0.86E；
当t= 3RC时，电容电压=0.95E；
当t= 4RC时，电容电压=0.98E；
当t= 5RC时，电容电压=0.99E；
可见，经过3~5个RC后，充电过程基本结束。

放电时间计算：
初始电压为E的电容C通过R放电
V0=E，Vu=0，故电容器放电，任意时刻t，电容上的电压为：
Vt=E*exp(-t/RC)
t=RCLn[E/Vt]
以上exp()表示以e为底的指数；Ln()是e为底的对数。