最新微机原理-第5版(周荷琴)-第五章-(3)课件PPT
合集下载
微型计算机原理(第5版)(章 (3)
6
第3章 80X86寻址方式和指令系统 【例3.1】 MOV AL，100 指令执行后，
(AL)=64H 【例3.2】 MOV CL，01001100B 指令执行后，
(CL)=4CH 【例3.3】 MOV AX，1234H 指令执行后，
(AX)=1234H
7
第3章 80X86寻址方式和指令系统 此例说明，立即数如果是多字节数，则高位字节存放在高地 址中，低位字节存放在低地址中，如图3.1所示。 表3.1列举了一些立即寻址方式所用的示例。
10
第3章 80X86寻址方式和指令系统 2．寄存器寻址(Register Addressing) 寄存器寻址是一种最普遍的数据寻址方式，指令指定寄存器 号，操作数存放在指令规定的CPU内部寄存器中。可用于寄存器 寻址的为通用寄存器。在微处理器中，对于8位操作数，寄存器 可以是AH、AL、BH、BL、CH、CL、DH和DL；对于16位操作数，寄 存器可以是AX、BX、CX、DX、SP、BP、SI和DI。在80386及其后 继机型中，对于32位操作数，32位寄存器包括EAX、EBX、ECX、 EDX、ESP、EBP、EDI和ESI。在使用寄存器寻址方式时，MOV、 PUSH和POP指令也会使用到16位寄存器CS、ES、DS、SS、FS和GS。
26
第3章 80X86寻址方式和指令系统 【例3.11】 MOV AX，[BX][SI] 如果
(BX) = 0200H，(SI) = 0010H，(DS) = 3000H， 则
EA=(BX)+(SI)=0200H+0010H=0210H 物理地址=(DS)×10H+EA=3000H×10H+0210H
5
第3章 80X86寻址方式和指令系统 1．立即寻址(Immediate Addressing) 操作数包含在指令码中，由指令给出。汇编语言可用多种方 式描述立即数。立即操作数可以是常数，如果操作数以字母开头， 汇编程序要求操作数在其前加0。例如：在汇编语言中以0A2H描 述操作数A2H。ASCII码字符也可用于描述立即数，例如：MOV AH， ‘B’指令将ASCII码B所对应的数据42H放入寄存器AH中。 立即寻址通常用于给寄存器赋值，并且只适用于源操作数字 段，不能用于目的操作数字段，要求源操作数与目的操作数长度 一致。立即数可以是8位或16位的。在80386及其后继机型中，立 即数也可是32位操作数。
第3章 80X86寻址方式和指令系统 【例3.1】 MOV AL，100 指令执行后，
(AL)=64H 【例3.2】 MOV CL，01001100B 指令执行后，
(CL)=4CH 【例3.3】 MOV AX，1234H 指令执行后，
(AX)=1234H
7
第3章 80X86寻址方式和指令系统 此例说明，立即数如果是多字节数，则高位字节存放在高地 址中，低位字节存放在低地址中，如图3.1所示。 表3.1列举了一些立即寻址方式所用的示例。
10
第3章 80X86寻址方式和指令系统 2．寄存器寻址(Register Addressing) 寄存器寻址是一种最普遍的数据寻址方式，指令指定寄存器 号，操作数存放在指令规定的CPU内部寄存器中。可用于寄存器 寻址的为通用寄存器。在微处理器中，对于8位操作数，寄存器 可以是AH、AL、BH、BL、CH、CL、DH和DL；对于16位操作数，寄 存器可以是AX、BX、CX、DX、SP、BP、SI和DI。在80386及其后 继机型中，对于32位操作数，32位寄存器包括EAX、EBX、ECX、 EDX、ESP、EBP、EDI和ESI。在使用寄存器寻址方式时，MOV、 PUSH和POP指令也会使用到16位寄存器CS、ES、DS、SS、FS和GS。
26
第3章 80X86寻址方式和指令系统 【例3.11】 MOV AX，[BX][SI] 如果
(BX) = 0200H，(SI) = 0010H，(DS) = 3000H， 则
EA=(BX)+(SI)=0200H+0010H=0210H 物理地址=(DS)×10H+EA=3000H×10H+0210H
5
第3章 80X86寻址方式和指令系统 1．立即寻址(Immediate Addressing) 操作数包含在指令码中，由指令给出。汇编语言可用多种方 式描述立即数。立即操作数可以是常数，如果操作数以字母开头， 汇编程序要求操作数在其前加0。例如：在汇编语言中以0A2H描 述操作数A2H。ASCII码字符也可用于描述立即数，例如：MOV AH， ‘B’指令将ASCII码B所对应的数据42H放入寄存器AH中。 立即寻址通常用于给寄存器赋值，并且只适用于源操作数字 段，不能用于目的操作数字段，要求源操作数与目的操作数长度 一致。立即数可以是8位或16位的。在80386及其后继机型中，立 即数也可是32位操作数。
微机原理及应用(第五版)PPT课件
微型计算机原理
• 第一章 微型计算机基础知识 • 第二章 微型计算机组成及微处理器功能结构 • 第三章 80X86寻址方式和指令系统 • 第四章 汇编语言程序设计 • 第六章 半导体存储器及接口 • 第八章 中断和异常 • 第九章 输入/输出方法及常用的接口电路
2021
1
第一章 微型计算机基础知识
X为负时:求[X]补是将[X]原的符号位不变,其余各位
变反加1.
求[X]反是将[X]原的符号位不变,其余各位
变反.
2021
微机原理及应8用
补码没有+0和-0之分;反码有+0和-0之分
[+0]补=00…..00=0 [-0]补=00…..00=0 [+0]反=00…..00=0 [-0]反=00…..00=111…..11
解: ①.设x=129,y=79则
[x]补=10000001B,[y]补=01001111B [-y]补=[y]变补=10110001B [x-y]补=[x]补+[-y]补=00110010B 最高位有进位,
结果为正[x-y]补= [x-y]原=00110010B x-y=50
②.设x=79,y=129则
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
1).原码: 设X=+1011100B,Y=-1011100B
• 补码:优点:符号位和数值一起运算; 减法可以变成加法运算.
• 第一章 微型计算机基础知识 • 第二章 微型计算机组成及微处理器功能结构 • 第三章 80X86寻址方式和指令系统 • 第四章 汇编语言程序设计 • 第六章 半导体存储器及接口 • 第八章 中断和异常 • 第九章 输入/输出方法及常用的接口电路
2021
1
第一章 微型计算机基础知识
X为负时:求[X]补是将[X]原的符号位不变,其余各位
变反加1.
求[X]反是将[X]原的符号位不变,其余各位
变反.
2021
微机原理及应8用
补码没有+0和-0之分;反码有+0和-0之分
[+0]补=00…..00=0 [-0]补=00…..00=0 [+0]反=00…..00=0 [-0]反=00…..00=111…..11
解: ①.设x=129,y=79则
[x]补=10000001B,[y]补=01001111B [-y]补=[y]变补=10110001B [x-y]补=[x]补+[-y]补=00110010B 最高位有进位,
结果为正[x-y]补= [x-y]原=00110010B x-y=50
②.设x=79,y=129则
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
1).原码: 设X=+1011100B,Y=-1011100B
• 补码:优点:符号位和数值一起运算; 减法可以变成加法运算.
微机原理与接口技术周荷琴第5版课件
内容结构
课件特点：介绍课件的特色 和亮点
适用对象：说明课件适用于 哪些学生或人群
课件概述：介绍课件的基本 内容和结构
学习目标：明确通过学习该课 件，学生能来自达到的学习目标和能力提升
微机原理部分
微机基本结构
微处理器：计 算机的“大
脑”，负责执 行指令
存储器：存储 程序和数据， 分为内存和外
存
输入/输出接口： 实现微机与外 部设备之间的
指令系统与汇编语言的优缺点：指令系统效率高，但可读性差；汇编语言可读性强，但效率低
接口技术部分
I/O接口基本概念
I/O接口定义： 输入/输出接口是 计算机与外部设 备之间的连接器， 实现数据传输和 控制信号的传递。
I/O接口功能： 缓冲、转换、隔 离和编址等功能， 确保计算机与外 部设备之间的正
实验操作规范：按照实验指导书的要求进行操作，确保实验结果的准确性和可靠性
实验后整理：清理实验现场，关闭实验设备，整理实验数据和报告
实验报告撰写要求
实验目的和要求： 明确实验目的和 要求，确保实验 内容与课程目标
一致。
实验原理和步骤： 详细阐述实验原 理和步骤，包括 实验设备、操作
流程等。
实验数据记录和 分析：记录实验 数据，并对数据 进行整理、分析 和解释，以得出
实验结论。
实验结果讨论和 总结：对实验结 果进行讨论和总 结，指出实验的 优缺点，并提出
改进意见。
实验报告格式和规 范：遵循实验报告 的格式和规范，包 括标题、摘要、目 录、正文等部分， 确保报告清晰、整
洁、易于理解。
习题与答案解析
习题集锦
习题1：微机原理 与接口技术基础题
习题2：微机原理 与接口技术应用题
微机原理与接口技术 周荷琴第5版 课件
最小模式引脚信号
MN/MX端接+5V 一个8284A时钟发生器 三片8282或74LS373或 74LS273作为地址锁存 器 存储器和外设较多时， 要增加数据总线驱动能 力，需要2片8286/ 8287或74LS245作为总 线收发器
最小模式引脚信号
最小系统中，信号M/IO，RD，WR组合起来决定了系统 中数据传输的方式，具体如下表所示。
DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）
4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）
总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放 此时CPU的地址总线、数据总线及具有三态输 出能力的控制总线将全面呈现高阻，使总线请 求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件 执行一个总线周期。在8086中一个基本的总线周期由4 个时钟周期组成。
4个时钟周期， T1状态：CPU往总线发地址 T2状态：CPU撤销低16位地址，高4位做反映状态信息 T3状态：传送数据 Tw状态 T4状态：总线周期结束
2. 读写控制引脚
WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据
2. 读写控制引脚
微机原理ppt全
第5章 输入输出基本方式
1．无条件方式
这种方式在传送信息时，已知外设是准备好的状态，所以 输入输出时都不需要查询外设的状态。可直接用IN和OUT指令 完成与接口之间的数据传送。但这种方式必须确保外设已经准 备好时才可使用，否则就会出错，故很少使用。采用无条件传 送方式的接口电路如图5-3所示。
图5-3 无条件传送方式接口电路
第5章 输入输出基本方式
2．查询方式
当CPU与外设之间进行数据传递源自， 很难保证CPU在执行输入操作时，外设一 定是“准备好”的；而在执行输出操作时 ，外设一定是“空闲”的。为保证数据传 送的正确进行，CPU必须在数据传送之前 对外设的状态进行查询，确认外设已经满 足了传送数据的条件后再与外设进行数据 交换，否则一直处于查询等待状态，这就 是查询方式。
第5章 输入输出基本方式
使用查询方式工作的外设必须至少有两个部 件，其中之一是状态部件。CPU每一次与外设进行 数据交换之前，先从状态部件读取信息，判断外 设是否处于“就绪”（Ready）状态。如果来自外 设的状态信息反映出外设“没有准备好”或正 “忙”（Busy），说明还不能进行数据传递；反 之，当CPU检测到外设已准备好（Ready）后，才 可以与外设进行一次数据传递。 （1）查询方式输入
第5章 输入输出基本方式
5.1 输入输出方式 5.2 8086/8088的中断系统 5.3 8086/8088的中断控制与DMA控制 5.4 接口与总线
第5章 输入输出基本方式
5.1 输入输出方式 5.2 8086/8088的中断系统 5.3 8086/8088的中断控制与DMA控制 5.4 接口与总线
第5章 输入输出基本方式
“统一编址” 的特点是：内存和I/O端口共用一 个地址空间；所有访问内存的指令都可用于I/O端口 ，包括内存的算术逻辑运算指令。
1．无条件方式
这种方式在传送信息时，已知外设是准备好的状态，所以 输入输出时都不需要查询外设的状态。可直接用IN和OUT指令 完成与接口之间的数据传送。但这种方式必须确保外设已经准 备好时才可使用，否则就会出错，故很少使用。采用无条件传 送方式的接口电路如图5-3所示。
图5-3 无条件传送方式接口电路
第5章 输入输出基本方式
2．查询方式
当CPU与外设之间进行数据传递源自， 很难保证CPU在执行输入操作时，外设一 定是“准备好”的；而在执行输出操作时 ，外设一定是“空闲”的。为保证数据传 送的正确进行，CPU必须在数据传送之前 对外设的状态进行查询，确认外设已经满 足了传送数据的条件后再与外设进行数据 交换，否则一直处于查询等待状态，这就 是查询方式。
第5章 输入输出基本方式
使用查询方式工作的外设必须至少有两个部 件，其中之一是状态部件。CPU每一次与外设进行 数据交换之前，先从状态部件读取信息，判断外 设是否处于“就绪”（Ready）状态。如果来自外 设的状态信息反映出外设“没有准备好”或正 “忙”（Busy），说明还不能进行数据传递；反 之，当CPU检测到外设已准备好（Ready）后，才 可以与外设进行一次数据传递。 （1）查询方式输入
第5章 输入输出基本方式
5.1 输入输出方式 5.2 8086/8088的中断系统 5.3 8086/8088的中断控制与DMA控制 5.4 接口与总线
第5章 输入输出基本方式
5.1 输入输出方式 5.2 8086/8088的中断系统 5.3 8086/8088的中断控制与DMA控制 5.4 接口与总线
第5章 输入输出基本方式
“统一编址” 的特点是：内存和I/O端口共用一 个地址空间；所有访问内存的指令都可用于I/O端口 ，包括内存的算术逻辑运算指令。
微机原理第5版(周荷琴)第五章.pptx
例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。
微机原理 周荷琴版 课件
例：将(1000110.01)B转换为八进制数和十六进制数。
1 000 110 . 01 001 000 110 . 010 (1 0 6 . 2 )O
二进制数到十六进制数的转换：
（1000110.01）B = 100 0110 . 01
0100 0110 . 0100 (4 6 . 4)H
（2）、八进制、十六进制数到二进制数的转换 方法：采用“一位化三位（四位）”的方法。按顺序 写出每位八进制（十六进制）数对应的二进制数，所 得结果即为相应的二进制数。 例：将(352.6)o转换为二进制数。
>300
>3000
三、微型计算机的组成
CPU
运算器 控制器
AB 地址总线 DB 数据总线 CB 控制总线
内存 RAM ROM
I/O接口
8255、8250（8251） 8253、8259
I/O设备
键盘、打印机 显示器、软硬盘 A/D、D/A等
1、微处理器
微处理器（CPU）是大规模集成电路技术做成的芯片，芯 片内集成有控制器、运算器和寄存器等相关部件，完成对计算 机系统内各部件进行统一协调和控制。
（1）、I/O设备：微机配备的输入/输出设备（外设）。
标准输入/输出设备（控制台）：键盘和显示器（CRT）。 键盘 输入设备 I/O设备 鼠标 扫描仪、数码相机
显示器
输出设备 打印机
绘图仪
（2）、I/O接口：连接外设备和系统总线，完成信号 转换、数据缓冲、与CPU进行信号联络等工作。
显示器卡：完成显示器与总线的连接。 声卡：完成声音的输入/输出。 网卡：完成网络数据的转换。 扫描卡：连接扫描仪到计算机。
常数变量或变量间接寻址寄存器间接寻址movaxbxbxbpsidi之一寄存器相对寻址movaxbx20movaxbxb字bxbpsidi之一位移量基址变址寻址movaxbxsibxbp之一sidi之一基址变址相对寻址movaxbxsi20movaxbxsib字bxbp之一sidi之一位移量端口操作数直接寻址inal20h指令中有端口号00ffh间接寻址inaldxdx中有端口号00ffffh操作数的寻址方式32指令的机器码表示方法略338080指令系统80868088的指令系统可以分为6组
微机原理第5章课件.ppt
1
在前四章中，我们面向指令系统和汇编 语言程序设计，介绍了8086CPU的内部 结构。在这一章中，我们将面向系统组 成，介绍8086的外部特性和它的总线时 序。
2
教学重点
① 8086CPU的引脚功能
②8086的典型时序
知识点
5.1 8086的引脚功能 5.2 8086处理器时序 5.3 系统总线
据复用总线、地址/状态复用总线上输出的地
址信息，锁存到地址锁存器8282/8283中去。
8282锁存器
8288主要控制总线的含义（续）
DT/R （Data Transmit/Receive）数据发送/接收控制 信号（输出） 在最大组态时，为了增加数据总线的驱动能力， 采用发送/接收接口芯片8286/8287。 DT/R=1:数据由CPU经总线收发器8286/8287输出（发送） DT/R=0:数据经总线收发器8286/8287输入CPU（接收）
③ LOCK 总线封锁信号（输出，三态） 低电平有效。有效时，表示CPU独占总线使用权， 系统中的其它总线主设备不能获得对系统总线的 控制。 在DMA方式，此线浮空。
LOCK信号是由指令前缀LOCK产生的，在LOCK前缀
后面的一条指令执行完毕之后，便撤消LOCK信号。
最大组态下24--31引脚 的含义（续）
最大组态
最大组态是相对于最小组态而言的，最大 组态用在中、大规模的微机应用系统中，
在最大组态下，系统中可以只有一个微处 理器，也可以有两个或两个以上的微处理 器，其中一个为主处理器，即
8086/8088CPU，其它的微处理器称之为 协处理器，它们是协助主处理器工作的。 系统的控制信号由8288总线控制器给出。 目前常用的是最大组态！
8086的引脚图
在前四章中，我们面向指令系统和汇编 语言程序设计，介绍了8086CPU的内部 结构。在这一章中，我们将面向系统组 成，介绍8086的外部特性和它的总线时 序。
2
教学重点
① 8086CPU的引脚功能
②8086的典型时序
知识点
5.1 8086的引脚功能 5.2 8086处理器时序 5.3 系统总线
据复用总线、地址/状态复用总线上输出的地
址信息，锁存到地址锁存器8282/8283中去。
8282锁存器
8288主要控制总线的含义（续）
DT/R （Data Transmit/Receive）数据发送/接收控制 信号（输出） 在最大组态时，为了增加数据总线的驱动能力， 采用发送/接收接口芯片8286/8287。 DT/R=1:数据由CPU经总线收发器8286/8287输出（发送） DT/R=0:数据经总线收发器8286/8287输入CPU（接收）
③ LOCK 总线封锁信号（输出，三态） 低电平有效。有效时，表示CPU独占总线使用权， 系统中的其它总线主设备不能获得对系统总线的 控制。 在DMA方式，此线浮空。
LOCK信号是由指令前缀LOCK产生的，在LOCK前缀
后面的一条指令执行完毕之后，便撤消LOCK信号。
最大组态下24--31引脚 的含义（续）
最大组态
最大组态是相对于最小组态而言的，最大 组态用在中、大规模的微机应用系统中，
在最大组态下，系统中可以只有一个微处 理器，也可以有两个或两个以上的微处理 器，其中一个为主处理器，即
8086/8088CPU，其它的微处理器称之为 协处理器，它们是协助主处理器工作的。 系统的控制信号由8288总线控制器给出。 目前常用的是最大组态！
8086的引脚图
chp1微机原理与接口技术-周荷琴第5版ppt课件
从左边补0；向右不足四位的，从右边补0。
例：将(1000110.01)B转换为八进制数和十六进制数。
1 000 110 . 01
001 000 110 . 010
(1 0
第10页，共31页。
6 . 2 )O
二进制数到十六进制数的转换：
（1000110.01）B = 100 0110 . 01
0100 0110 . 0100
八进制数的运算规则为“逢八进一，借一当八”。
八进制表示数值方法如下： n
NO = ± i=-mKi * 8i
其中：K = 0 、1、2、3、4、5、6、7 i
例：（467.6)O=4 * 82 + 6 * 81 + 7 * 80 + 6 * 8-1
第5页，共31页。
5、进制间的转换
1、二进制数和十进制数之间的转换 （1）、二进制数转换为十进制数或十六进制或八进制数 方法：按二进制数的位权进行展开相加即可。
数值部 分按位求反。
X
2n1 X ≥0
X (2n 1) X 0≥ X -2n1
[+0]反=00000000 [-0]反=1111111
[+1100111]反=01100111 [-1100111]反=10011000 8位反码所表示的范围：-127～+127
第17页，共31页。
3、 补码表示法
(4 6 . 4)H
C、八进制、十六进制数到二进制数的转换
方法：采用“一位化三位（四位）”的方法。按顺序写出 每位八进制（十六进制）数对应的二进制数，所得结果即 为相应的二进制数。
例：将(352.6)o转换为二进制数。
3 5 2. 6
011 101 010 110 =(11 101 010 . 11)B
例：将(1000110.01)B转换为八进制数和十六进制数。
1 000 110 . 01
001 000 110 . 010
(1 0
第10页，共31页。
6 . 2 )O
二进制数到十六进制数的转换：
（1000110.01）B = 100 0110 . 01
0100 0110 . 0100
八进制数的运算规则为“逢八进一，借一当八”。
八进制表示数值方法如下： n
NO = ± i=-mKi * 8i
其中：K = 0 、1、2、3、4、5、6、7 i
例：（467.6)O=4 * 82 + 6 * 81 + 7 * 80 + 6 * 8-1
第5页，共31页。
5、进制间的转换
1、二进制数和十进制数之间的转换 （1）、二进制数转换为十进制数或十六进制或八进制数 方法：按二进制数的位权进行展开相加即可。
数值部 分按位求反。
X
2n1 X ≥0
X (2n 1) X 0≥ X -2n1
[+0]反=00000000 [-0]反=1111111
[+1100111]反=01100111 [-1100111]反=10011000 8位反码所表示的范围：-127～+127
第17页，共31页。
3、 补码表示法
(4 6 . 4)H
C、八进制、十六进制数到二进制数的转换
方法：采用“一位化三位（四位）”的方法。按顺序写出 每位八进制（十六进制）数对应的二进制数，所得结果即 为相应的二进制数。
例：将(352.6)o转换为二进制数。
3 5 2. 6
011 101 010 110 =(11 101 010 . 11)B
微机原理 第五章 IO接口PPT课件
• I/O指令
• I/O保护
⑴ 寄存器I/O指令(IN，OUT)
允许在累加器和I/O端口间交换数据 • 8位立即数直接寻址端口的I/O指令 • DX间接寻址端口的I/O指令
⑵ 串数据I/O指令
允许在存储器和I/O端口间交换数据
5.2.3 80X86系列处理器的I/O编址方式
5-1111121
• I/O地址 空间
●两个相邻的8位端口可构成一个16位端口, 一般应对准于偶数地址。
●4个相邻的8位端口可构成一个32位端口 (80386以上),一般应对准于能被4整除的地址。
实 际 的 80X86 系 统 中 只 使 用 了 1K 字 节 的 I/O空间，即只用A9～A0这十根地址线对I/O 寻址，并且对这1K字节的I/O地址空间也大都 按AT系统的技术标准作了分配。
2.中断式
• 接口简单，硬件电路不多，查询程序也不复 杂。
3.DMA式 4.等待式
(4)缺点：
在MPU使用效率与响应实时性间有矛盾， 软件开销大，MPU使用效率低。
这种I/O控制方式是优是劣，不能一概而论, 要看具体应用场合。
5.3 I/O同步控制方式
5-1111129
1.查询式
(1)特点：每次I/O操作都是由I/O设备向
• MPU访问I/O端口 必须采用专用I/O指 令。
5.2.2 隔离I/O方式
20 ＡＢ 20
MPU ８ ＤＢ
８
R/W
控制
MEMR
MEMW
控
制
８
逻
８
辑
IOR
IOW
存储器 (1MB)
I/O 端口 (256个)
5-1111115
2.优点：
• I/O保护
⑴ 寄存器I/O指令(IN，OUT)
允许在累加器和I/O端口间交换数据 • 8位立即数直接寻址端口的I/O指令 • DX间接寻址端口的I/O指令
⑵ 串数据I/O指令
允许在存储器和I/O端口间交换数据
5.2.3 80X86系列处理器的I/O编址方式
5-1111121
• I/O地址 空间
●两个相邻的8位端口可构成一个16位端口, 一般应对准于偶数地址。
●4个相邻的8位端口可构成一个32位端口 (80386以上),一般应对准于能被4整除的地址。
实 际 的 80X86 系 统 中 只 使 用 了 1K 字 节 的 I/O空间，即只用A9～A0这十根地址线对I/O 寻址，并且对这1K字节的I/O地址空间也大都 按AT系统的技术标准作了分配。
2.中断式
• 接口简单，硬件电路不多，查询程序也不复 杂。
3.DMA式 4.等待式
(4)缺点：
在MPU使用效率与响应实时性间有矛盾， 软件开销大，MPU使用效率低。
这种I/O控制方式是优是劣，不能一概而论, 要看具体应用场合。
5.3 I/O同步控制方式
5-1111129
1.查询式
(1)特点：每次I/O操作都是由I/O设备向
• MPU访问I/O端口 必须采用专用I/O指 令。
5.2.2 隔离I/O方式
20 ＡＢ 20
MPU ８ ＤＢ
８
R/W
控制
MEMR
MEMW
控
制
８
逻
８
辑
IOR
IOW
存储器 (1MB)
I/O 端口 (256个)
5-1111115
2.优点：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
为高电平时C E，即使
OE
禁止编程。VPP接+12V时，只要 0，它仍处 在禁止编程状态。
静止等待。正常使用时，若没被选中，就处于 等待方式（Standby Mode），电流从100mA 降为40mA，输出处于高阻态，以降低功耗。
读 标 识 符 。 在 读 方 式 下 ， 若 24 脚 （ A9 ） 接 +12V，便进入Intel标识符模式，可从中读出
5.3 ROM
2. 27128 EPROM
第5章 存储器
1）芯片内部结构：
存 储 阵 列 ： 由 128K×1 个浮动栅MOS管构成， 保 存 16K×8 位 二 进 制 信 息；
X/Y译码器：对7位行地 址（A6A0）和7位列地 址（A13A7）译码；
输出允许、片选和编程逻辑：对输入的控制信号 O E 、C E 和 P G M 进行逻辑组合，实现片选并控制数据读/写；
5.3 ROM
第5章 存储器
§5.3 只读存储器（ROM）
5.3.1 可编程可擦除ROM
（EPROM）
5.3.2 电可擦除可编程ROM
（EEPROM）
中国科学技术大学
5.3 ROM
第5章 存储器
中国科学技术大学
5.3 ROM
第5章 存储器
中国科学技术大学
5.3 ROM
第5章 存储器
中国科学技术大学
3）在线编程。不需专门编程器，不必取下芯片，可在 电路板上在线编程（On-line Programming）。
4）兼有ROM和RAM的特点。断电不丢失信息，又可 随机改写，但不能代替RAM，使用中主要是读出。 单元擦除比EPROM快，写入比RAM慢得多。
5）常见的EEPROM： 2817A（2K8）
EPROM的缺点：虽可多次编程，但不容易修 改局部内容，那怕只想改变1个字节，也要拔下 芯片，用紫外线擦除后重新编程，使用不方便。
EEPROM是一种能多次写入局部内容的只读存
储器，工作原理类似于EPROM，但采用不同
方法使浮动栅带电和去电。其漏极上面加了个
隧道二极管，在高电压作用下，电荷通过它流
5.3 ROM
第5章 存储器
2）27128的引脚信号
27128的容量为16K×8，28脚DIP封装
― A13～A0：14根地址线，可寻址16K ― D7～D0：8位数据线，编程时输入，读出时输出 ―C E ：片选输入 ―O E ：输出允许，通常接/RD，编程时为高电平 ―P G M ：编程时输入低电平的编程脉冲
中国科学技术大学
5.3 ROM
第5章 存储器
校验：可用两种方法实现校验来核对写入内容。
方法一：与编程方式结合，每写入一个字节，马上 读出，检查是否正确。见前面的编程时序图。
方法二：27128有单独的校验方式，因此也可在所有 内容都编程完之后再进行校验。
➢ 编程：在内存中开辟16KB的27128映像区，与所有单 元对应，存放要编程的程序和数据的16进制代码，并 在不用位置放入代码FFH（即1111 1111），编程时只 要将整个映像区复制进芯片。
向浮动栅，即编程；若电场极性反转，电荷将
从浮动栅流向漏极，即擦除。
中国科学技术大学
5.3 ROM
第5章 存储器
EEPROM的特点
1）+5V单电源供电。早期产品编程时也要+21V，改进 后的2817A等，能将+5V升到+21V。
2）按字节擦除和改写，只需10ms。可改写任一部分内 容，擦写10000次，甚至百万次，数据保存10年。
― VPP：编程时接+12V编程电压，读出时接+5V（早 期VPP曾用+21V、+24V等）
― VCC：+5V电源
― GND：地
中国科学技术大学
5.3 ROM
3）27128的工作方式
27128 有7种工作方式，由表5.4概括
第5章 存储器
CE OE PGM
中国科学技术大学
5.3 ROM
第5章 存储器
微机原理-第5版(周荷琴)-第五 章-(3)
5.3 ROM
第5章 存储器
ROM是只读存储器，只能读取而不能写入。
ROM包括掩模ROM、PROM、EPROM、 EEPROM等多种类型。
掩模ROM和PROM已淘汰，不作介绍了。
主要介绍EPROM和EEPROM的工作原理和使 用方法。
中国科学技术大学
➢ 校验：依次读出EPROM各字节，与映像区里待编程 内容比较，实现校验。
编程好的EPROM芯片，要用不透光的贴纸或胶 布封住石英窗口，以免受到来自阳光和电灯等光 源的紫外线照射，致使内容受到破坏。
中国科学技术大学
5.3 ROM
27128的其它工作状态
第5章 存储器
禁止输出。当O E P G和M =0， 它也禁止输出。
制造商和芯片类型码。先将A13A1（中除国A科9学）技置术大学
5.3 ROM
第5章 存储器
5.3.1 可编程可.2 电可擦除可编程ROM
（EEPROM）
中国科学技术大学
5.3 ROM
第5章 存储器
5.3.2 电可擦除可编程只读存储器
EEPROM 或E2PROM
1. EEPROM的原理与特点
数据输出缓冲器：8位，每1位都有三态门，读出的1字节数
据经过它缓冲后，从数据总线传给CPU。
中国科学技术大学
5.3 ROM
第5章 存储器
图5.12是27128和其它Intel EPROM芯片的引脚 图。
1）( )内是24脚的2716和2732的引脚号； 2）原图中脚号（23）错标为（24）了。
中国科学技术大学
读出：VPP=+5V， PGM =1，过程与SRAM类似， 当地址信息到达后，只要 C E = 0 和 O E = 0 ，选中 单元的内容就会出现在数据线上。
编程：需用编程器,由编程软件实现。先置VPP = +12V，O E = 1 ，C E = 0 , 然后加上地址信息和写入 要编程的字节，接着置 PGM =0完成1字节写入。
28C64（8K8）
28C256（32K8）
28C010（128K8） 28C040（512K8）
中国科学技术大学
5.3 ROM
第5章 存储器
2. 2817A EEPROM
1）2817A的特点
容量2KB，存取时间150ns， 写入时间10ms，擦除时间 10ms。
28脚DIP封装，有11根地址 线和8根双向数据线，接受 C E 、O E 和 W E 等读/写控制。