微机原理与接口技术 周荷琴第5版 课件
合集下载
微机原理-第5版-周荷琴-第14章--4-精品文档11页
}
//打印寄存器xmm4中4个浮点数的值
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
例14.35 访问存储器的例子
定义3个数组a，b，c，每个数组存放4个数据。 要求：a数组存放数据0，1，2，3；b数组的数应是a的10
倍；c数组的数为a、b数组之和。然后将各数组中的数依 次放入内存单元，并将c数组的值打印出来。 程序运行结果为在CRT上显示： 0, 11, 22, 33
对数据和变量进行定义时，首先要申明数据的类 型，说明参加运算的数是定点数还是浮点数。
如果是浮点数，还要说明是否是对齐的浮点数， 是单精度浮点数还是双精度浮点数，它们是如何 存放的等。
下面给出用SIMD指令编写的3个程序设计实例。
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
for(int I = 0; I < 4; I++)
//初始化a[4]和b[4]的内容
{
a[I] = I;
b[I] = 10*I;
}
中国科学技术大学
14.4 SIMD程序设计
第14章 32位机指令
_asm
//用汇编语言编程求数组c的值
{
push ebx
lea ecx, a[0]
//将数组a的初始地址读入ecx
// xmm0 = x3, x2, x1, x0
// 初始值(一直没变)
movaps xmm1,xmm0 // xmm1 = x3, x2, x1, x0
movhlps xmm2, xmm1 // xmm2 = --, --, x3, x2 源高→目的低
addss xmm1, xmm2 // xmm1 = x3, x2, x1, (x0+x2) 标量加
微机原理第5版周荷琴
S合上, x(t)送到输出端；S断开,采样器无输出。
采样脉冲S(t)是周期Δ、宽度t0的矩形脉冲序列。 采样脉冲出现时, S接通t0秒, 其余时间断开。 结果, 输出宽度t0、周期Δ的脉冲序列x(nΔ), 序列幅
度被x(t)所调制, 这个过程就是采样。
x(nΔ)序列即为采样所得的离散模拟量。
➢量化单位q：每个 分层包含的电压 范围;
➢q越小, 采样精度 越高。
中国科学技术大学
10.1 概述
第10章 A/D和D/A
数字量编码：数字量可用若干种代码来编码。 图中为3位二进制编码，即用000~111表示数字 量0~7。
采样率fS：采样间隔t的倒数，t越小，fS越高， 即每秒采集的点数越多，数字信号越接近于原 信号。
N=d12-1+d22-2+…+dn2-n ➢ 系数di=0或1，是二进制小数中第i位上的数码。 ➢ 2-n是小数各位上的加权。第1位加权最大为1/2（最高
有效位MSB）；最右边第n位加权最小为1/2n（最小 有效位LSB），等于量化单位q。
➢ 自然二进制编码的小数点不表示出来。
中国科学技术大学
10.1 概述
中国科学技术大学
10.1 概述
2. 编码
第10章 A/D和D/A
数字量编码：经采样和量化后，模拟量数 字量，数字量要用代码表示。
编码的形式：如，二进制码、BCD码、ASCII 码等。
常用编码形式：自然二进制编码，双极性二 进制编码。
选定编码方式：特定器件中编码方式是固定 的，有些器件可通过外部连线来选择几种编 码方式。
中国科学技术大学
10.1 概述
自然二进制码
第10章 A/D和D/A
量化过程将参考电压VR设定的满量程（FSR）电压 值分成2n等分，然后看采样值落在哪个分层内，便量 化成相应的数字量。因此输入模拟量与满量程的比值 是小于1的小数。用二进制小数形式表示数字量，即 自然二进制码。
采样脉冲S(t)是周期Δ、宽度t0的矩形脉冲序列。 采样脉冲出现时, S接通t0秒, 其余时间断开。 结果, 输出宽度t0、周期Δ的脉冲序列x(nΔ), 序列幅
度被x(t)所调制, 这个过程就是采样。
x(nΔ)序列即为采样所得的离散模拟量。
➢量化单位q：每个 分层包含的电压 范围;
➢q越小, 采样精度 越高。
中国科学技术大学
10.1 概述
第10章 A/D和D/A
数字量编码：数字量可用若干种代码来编码。 图中为3位二进制编码，即用000~111表示数字 量0~7。
采样率fS：采样间隔t的倒数，t越小，fS越高， 即每秒采集的点数越多，数字信号越接近于原 信号。
N=d12-1+d22-2+…+dn2-n ➢ 系数di=0或1，是二进制小数中第i位上的数码。 ➢ 2-n是小数各位上的加权。第1位加权最大为1/2（最高
有效位MSB）；最右边第n位加权最小为1/2n（最小 有效位LSB），等于量化单位q。
➢ 自然二进制编码的小数点不表示出来。
中国科学技术大学
10.1 概述
中国科学技术大学
10.1 概述
2. 编码
第10章 A/D和D/A
数字量编码：经采样和量化后，模拟量数 字量，数字量要用代码表示。
编码的形式：如，二进制码、BCD码、ASCII 码等。
常用编码形式：自然二进制编码，双极性二 进制编码。
选定编码方式：特定器件中编码方式是固定 的，有些器件可通过外部连线来选择几种编 码方式。
中国科学技术大学
10.1 概述
自然二进制码
第10章 A/D和D/A
量化过程将参考电压VR设定的满量程（FSR）电压 值分成2n等分，然后看采样值落在哪个分层内，便量 化成相应的数字量。因此输入模拟量与满量程的比值 是小于1的小数。用二进制小数形式表示数字量，即 自然二进制码。
微机原理与接口技术周荷琴第5版课件
内容结构
课件特点：介绍课件的特色 和亮点
适用对象：说明课件适用于 哪些学生或人群
课件概述：介绍课件的基本 内容和结构
学习目标：明确通过学习该课 件，学生能来自达到的学习目标和能力提升
微机原理部分
微机基本结构
微处理器：计 算机的“大
脑”，负责执 行指令
存储器：存储 程序和数据， 分为内存和外
存
输入/输出接口： 实现微机与外 部设备之间的
指令系统与汇编语言的优缺点：指令系统效率高，但可读性差；汇编语言可读性强，但效率低
接口技术部分
I/O接口基本概念
I/O接口定义： 输入/输出接口是 计算机与外部设 备之间的连接器， 实现数据传输和 控制信号的传递。
I/O接口功能： 缓冲、转换、隔 离和编址等功能， 确保计算机与外 部设备之间的正
实验操作规范：按照实验指导书的要求进行操作，确保实验结果的准确性和可靠性
实验后整理：清理实验现场，关闭实验设备，整理实验数据和报告
实验报告撰写要求
实验目的和要求： 明确实验目的和 要求，确保实验 内容与课程目标
一致。
实验原理和步骤： 详细阐述实验原 理和步骤，包括 实验设备、操作
流程等。
实验数据记录和 分析：记录实验 数据，并对数据 进行整理、分析 和解释，以得出
实验结论。
实验结果讨论和 总结：对实验结 果进行讨论和总 结，指出实验的 优缺点，并提出
改进意见。
实验报告格式和规 范：遵循实验报告 的格式和规范，包 括标题、摘要、目 录、正文等部分， 确保报告清晰、整
洁、易于理解。
习题与答案解析
习题集锦
习题1：微机原理 与接口技术基础题
习题2：微机原理 与接口技术应用题
最新微机原理-第5版(周荷琴)-第二章-(1)教学讲义PPT课件
微机原理-第5版(周荷琴)-第二章 -(1)
2.1 8086结构
第2章 8086 CPU
本章主要内容： §2.1 8086 CPU的内部结构 §2.2 8086/8088 CPU的引脚功能 §2.3 8086的存储器组织 §2.4 8086的工作模式和总线操作
中国科学技术大学
2.1 8086结构
中国科学技术大学
2.1 8086结构
8086工作过程
第2章 8086 CPU
3）当指令队列已满，EU在执行指令，未向总线接 口单元BIU申请读/写内存或I/O操作时，BIU处 于空闲状态。
4）指令执行过程中，若需对存储器或I/O端口存取 数据，EU就要求BIU去完成相应的总线周期。
➢ 例如，EU执行从内存读1个数据的指令时，就经 内部16位数据总线将操作数偏移地址送到BIU， 与BIU中的段地址一起，由地址加法器形成存 储单元的物理地址，再从指定单元取出数据送到 控制器EU，由EU根据指令要求，发控制命令， 完成存储器读总线周期。
这些寄存器存放段内地址的偏移量（Offset），与 段寄存器配合后，可实现灵活的寻址。
主要在堆栈操作、字符串操作和访问存储器时使用 。
中国科学技术大学
2.1 8086结构
8086寄存器
第2章 8086 CPU
堆栈指针SP（Stack Pointer）和基址指针BP（ Base Pointer ） 可 与 堆 栈 段 寄 存 器 SS （ Stack Segment）联合使用，用于设置或访问堆栈段。
源变址寄存器SI（Source Index）和目的变址寄存 器DI（Destination Index）具有通用寄存器的功能 ，通过SI、DI以及基址寄存器BX，可在内存中灵 活寻找存储器操作数。
2.1 8086结构
第2章 8086 CPU
本章主要内容： §2.1 8086 CPU的内部结构 §2.2 8086/8088 CPU的引脚功能 §2.3 8086的存储器组织 §2.4 8086的工作模式和总线操作
中国科学技术大学
2.1 8086结构
中国科学技术大学
2.1 8086结构
8086工作过程
第2章 8086 CPU
3）当指令队列已满，EU在执行指令，未向总线接 口单元BIU申请读/写内存或I/O操作时，BIU处 于空闲状态。
4）指令执行过程中，若需对存储器或I/O端口存取 数据，EU就要求BIU去完成相应的总线周期。
➢ 例如，EU执行从内存读1个数据的指令时，就经 内部16位数据总线将操作数偏移地址送到BIU， 与BIU中的段地址一起，由地址加法器形成存 储单元的物理地址，再从指定单元取出数据送到 控制器EU，由EU根据指令要求，发控制命令， 完成存储器读总线周期。
这些寄存器存放段内地址的偏移量（Offset），与 段寄存器配合后，可实现灵活的寻址。
主要在堆栈操作、字符串操作和访问存储器时使用 。
中国科学技术大学
2.1 8086结构
8086寄存器
第2章 8086 CPU
堆栈指针SP（Stack Pointer）和基址指针BP（ Base Pointer ） 可 与 堆 栈 段 寄 存 器 SS （ Stack Segment）联合使用，用于设置或访问堆栈段。
源变址寄存器SI（Source Index）和目的变址寄存 器DI（Destination Index）具有通用寄存器的功能 ，通过SI、DI以及基址寄存器BX，可在内存中灵 活寻找存储器操作数。
微机原理与接口技术 周荷琴第五版课件 串行通信及其接口
所谓异步就是指发送端和接收端使用的不是同一个时钟。异步 串行通信通常以字符（或者字节）为单位组成字符帧传送。字 符帧由发送端一帧一帧地传送，接收端通过传输线一帧一帧地 接收。 在异步通信中，收、发两方必须事先规定两件事：
1. 字符帧的帧格式
字符帧由四部分组成，分别是起始位、数据位、奇偶校验
位、停止位。如图所示： 1） 起始位：位于字符帧的开头，只占一位，始终位逻辑低 电平，表示发送端开始发送一帧数据。 2） 数据位：紧跟起始位后，可取5、6、7、8位，低位在前， 高位在后。
所有串行接口电路都是以并行数据形式和CPU接 口，以串行数据形式和外部通信接口。
•通用异步接收发送器UART
串行输入 时钟 复位
并行输入 时钟
接收器
发送器
控制部件
UART基本组成框图
并行输出
数据 总线
串行输出（对外）
控制信号
状态信息 控制信息
UART主要功能： 1、数据的串化、反串化 数据的串化：将并行数据变为串行数据；（发送器） 数据的反串化：将串行数据变为并行数据；（接收器） 2、格式信息的插入和删除 格式信息：异步通信中的起始位、校验位、停止位等。 串化过程：将格式信息插入和数据一起构成一个完整 的数据帧。 反串化过程：滤出格式信息，保留数据位。 3、错误检验 检验数据通信过程是否正确。
返回本节
•异步通信：数据在线路上是以一个字（或字符）为单位来 传送的。不需严格的同步时钟控制，也不需数据流的连续性。 在串行通信中常用。 •数据帧：包含起始位（“0”电平），数据位（从低位到高 位逐位数据传送），奇偶校验位、停止位（用“1”表示）。 • 线路不传送数据时，应保持为“1”（保证起始处有一 个下跳沿）。
和接收时钟脉冲进行定时控制。时钟频率高，则波特率高，通 信速度就快；反之，时钟频率低，波特率就低, 通信速度就慢。 如120个字符（帧）/秒，每帧数据有10位，则传输速率为1200波 特率。（1200bit/s）
微机原理与接口技术 周荷琴第5版 课件
最小模式引脚信号
MN/MX端接+5V 一个8284A时钟发生器 三片8282或74LS373或 74LS273作为地址锁存 器 存储器和外设较多时， 要增加数据总线驱动能 力，需要2片8286/ 8287或74LS245作为总 线收发器
最小模式引脚信号
最小系统中，信号M/IO，RD，WR组合起来决定了系统 中数据传输的方式，具体如下表所示。
DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）
4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）
总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放 此时CPU的地址总线、数据总线及具有三态输 出能力的控制总线将全面呈现高阻，使总线请 求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件 执行一个总线周期。在8086中一个基本的总线周期由4 个时钟周期组成。
4个时钟周期， T1状态：CPU往总线发地址 T2状态：CPU撤销低16位地址，高4位做反映状态信息 T3状态：传送数据 Tw状态 T4状态：总线周期结束
2. 读写控制引脚
WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据
2. 读写控制引脚
微机原理第5版(周荷琴)第五章.pptx
例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。
微机原理-第5版(周荷琴)-第14章 (3)
UNPCKLPS (Unpack and Interleave Low Packed Single-Precision Floating-Point Values)，表示“打散 和交织低位压缩单精度浮点数”指令。
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
SIMD指令中常用词语的缩写、英文全称和含义：
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
SHUFPD指令的例子： 设: xmm1=x1, x0，xmm2=y1, y0 ，执行指令 SHUFPD xmm1, xmm2，imm8 若imm8=00000010B，即位D1D0=10，则指令 执行后，xmm1=y1, x0 （源高，目的低） 若imm8=00000011B，即位D1D0=11，则指令 执行后，xmm1=y1, x1（源高，目的高）
4. MOVLPD/ MOVHPD
MOVLPD 传送一个低64位压缩双精度浮点数 MOVHPD 传送一个高64位压缩双精度浮点数 这两条指令与前面的MOVLPS/MOVHPS形式上 类似，但前面指令传送的是 2个 64位单精度浮点 数，这两条指令传送的是一个64位双精度浮点数。
中国科学技术大学
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
MOVQ指令的操作方式:
可在64位寄存器mm之间传送数据； 可在64位寄存器mm和64位存储器m64之间交换数据； 在128位寄存器xmm之间传送64位数据时，仅传送低64 位数，高64位不变； 可在64位存储器与128位寄存器xmm之间交换数据。
第14章 32位机指令
6. MOVAPS/ MOVAPD/ MOVUPS/ MOVUPD
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
SIMD指令中常用词语的缩写、英文全称和含义：
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
SHUFPD指令的例子： 设: xmm1=x1, x0，xmm2=y1, y0 ，执行指令 SHUFPD xmm1, xmm2，imm8 若imm8=00000010B，即位D1D0=10，则指令 执行后，xmm1=y1, x0 （源高，目的低） 若imm8=00000011B，即位D1D0=11，则指令 执行后，xmm1=y1, x1（源高，目的高）
4. MOVLPD/ MOVHPD
MOVLPD 传送一个低64位压缩双精度浮点数 MOVHPD 传送一个高64位压缩双精度浮点数 这两条指令与前面的MOVLPS/MOVHPS形式上 类似，但前面指令传送的是 2个 64位单精度浮点 数，这两条指令传送的是一个64位双精度浮点数。
中国科学技术大学
中国科学技术大学
14.3 SIMD指令
第14章 32位机指令
MOVQ指令的操作方式:
可在64位寄存器mm之间传送数据； 可在64位寄存器mm和64位存储器m64之间交换数据； 在128位寄存器xmm之间传送64位数据时，仅传送低64 位数，高64位不变； 可在64位存储器与128位寄存器xmm之间交换数据。
第14章 32位机指令
6. MOVAPS/ MOVAPD/ MOVUPS/ MOVUPD
chp2微机原理与接口技术-周荷琴第5版ppt课件
功能：
（1）从内存取指令送到指令队列。 （2）CPU执行指令时，到指定的位置取操作数，并将其送至
要求的位置单元中。
总线接口部件的组成： （1）四个段地址寄存器 P25
CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器。
第4页，共23页。
（2）16位指令指针寄存器IP（PC）。 P25 （3）20位的地址加法器。 （4）六字节的指令队列缓冲器。 说明： （1）指令队列缓冲器：在执行指令的同时，将取下一条 指令，并放入指令队列缓冲器中。CPU执行完一条指令后， 可以执行下一条指令（流水线技术）。提高CPU效率。 （2）地址加法器：产生20位地址。CPU内无论是段地址寄 存器还是偏移量都是16位的，通过地址加法器产生20位地
8088与8086内部结构的区别P23 3、8086CPU工作过程P23
第9页，共23页。
• 2.1.2 8086CPU内部寄存器 1. 数据寄存器 2. 地址指针和变址寄存器 3. 段寄存器 4. 指令指针 5. 标志寄存器
第10页，共23页。
§2.2 8086CPU的引脚及其功能 8086CPU可在两种模式下工作：
第20页，共23页。
2、最小模式下的总线写周期 （1）T1状态 •M//IO信号：对存储器写还是对I/O设备中写数据； •AD15-AD0、A19/S7-A16/S3：确定20位地址；
•/BHE：选择奇地址存储体选择。
•ALE：地址锁存信号，以使地址/数据线分开。 •DT//R：为高电平，指示收发器8286发送数据，写操作。 （2）T2状态 •A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF 状态、8086CPU是否连在总线上。
（1）从内存取指令送到指令队列。 （2）CPU执行指令时，到指定的位置取操作数，并将其送至
要求的位置单元中。
总线接口部件的组成： （1）四个段地址寄存器 P25
CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器。
第4页，共23页。
（2）16位指令指针寄存器IP（PC）。 P25 （3）20位的地址加法器。 （4）六字节的指令队列缓冲器。 说明： （1）指令队列缓冲器：在执行指令的同时，将取下一条 指令，并放入指令队列缓冲器中。CPU执行完一条指令后， 可以执行下一条指令（流水线技术）。提高CPU效率。 （2）地址加法器：产生20位地址。CPU内无论是段地址寄 存器还是偏移量都是16位的，通过地址加法器产生20位地
8088与8086内部结构的区别P23 3、8086CPU工作过程P23
第9页，共23页。
• 2.1.2 8086CPU内部寄存器 1. 数据寄存器 2. 地址指针和变址寄存器 3. 段寄存器 4. 指令指针 5. 标志寄存器
第10页，共23页。
§2.2 8086CPU的引脚及其功能 8086CPU可在两种模式下工作：
第20页，共23页。
2、最小模式下的总线写周期 （1）T1状态 •M//IO信号：对存储器写还是对I/O设备中写数据； •AD15-AD0、A19/S7-A16/S3：确定20位地址；
•/BHE：选择奇地址存储体选择。
•ALE：地址锁存信号，以使地址/数据线分开。 •DT//R：为高电平，指示收发器8286发送数据，写操作。 （2）T2状态 •A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF 状态、8086CPU是否连在总线上。
最新微机原理-第5版(周荷琴)-第二章-(3)教学讲义ppt课件
通过BP指针也可从堆栈中获取数据，或向堆栈存 入数据。
中国科学技术大学
ห้องสมุดไป่ตู้.3 8086存储器
第2章 8086 CPU
4.段加偏移量寻址机制允许重定位
可重定位程序，是指一个可以存放在存储器的任 何区域，不加修改就可以执行的程序。
可重定位数据，是指可以存放在存储器的任何区 域，不用修改就可以被程序引用的数据。
第2章 8086 CPU
设段地址：偏移地址=1234：0025H，形成20位物 理地址12365H的过程：
中国科学技术大学
2.3 8086存储器
第2章 8086 CPU
如何用段基地址和偏移地址形成一个段，由偏移地址 来选择段中的一个存储单元。
段 基 址 =1000H ， 该 段 始址=1000H16=10000H
根据物理地址的形成方法可知：
➢ 段起始地址为3000H16=30000H
➢ 段结束地址为3000H16+FFFFH=3FFFFH
➢ 偏移地址OFFSET=500H时，该单元的物理地址 =3000H16+500H=30500H
中国科学技术大学
2.3 8086存储器
第2章 8086 CPU
实模式下，只能从能被16整除的那些单元开始分段。 一个物理地址可以由不同的逻辑地址来形成。
微机原理-第5版(周荷琴)第二章-(3)
2.3 8086存储器
第2章 8086 CPU
§2.3 8086的存储器组织
中国科学技术大学
2.3 8086存储器
CPU的工作方式
第2章 8086 CPU
8086/8088 只能工作于实模式，仅能访问 220 = 1MB存储器
80286及以上CPU可工作于实模式和保护模 式。在保护模式下，寻址范围为
中国科学技术大学
ห้องสมุดไป่ตู้.3 8086存储器
第2章 8086 CPU
4.段加偏移量寻址机制允许重定位
可重定位程序，是指一个可以存放在存储器的任 何区域，不加修改就可以执行的程序。
可重定位数据，是指可以存放在存储器的任何区 域，不用修改就可以被程序引用的数据。
第2章 8086 CPU
设段地址：偏移地址=1234：0025H，形成20位物 理地址12365H的过程：
中国科学技术大学
2.3 8086存储器
第2章 8086 CPU
如何用段基地址和偏移地址形成一个段，由偏移地址 来选择段中的一个存储单元。
段 基 址 =1000H ， 该 段 始址=1000H16=10000H
根据物理地址的形成方法可知：
➢ 段起始地址为3000H16=30000H
➢ 段结束地址为3000H16+FFFFH=3FFFFH
➢ 偏移地址OFFSET=500H时，该单元的物理地址 =3000H16+500H=30500H
中国科学技术大学
2.3 8086存储器
第2章 8086 CPU
实模式下，只能从能被16整除的那些单元开始分段。 一个物理地址可以由不同的逻辑地址来形成。
微机原理-第5版(周荷琴)第二章-(3)
2.3 8086存储器
第2章 8086 CPU
§2.3 8086的存储器组织
中国科学技术大学
2.3 8086存储器
CPU的工作方式
第2章 8086 CPU
8086/8088 只能工作于实模式，仅能访问 220 = 1MB存储器
80286及以上CPU可工作于实模式和保护模 式。在保护模式下，寻址范围为
chp1微机原理与接口技术-周荷琴第5版ppt课件
从左边补0；向右不足四位的，从右边补0。
例：将(1000110.01)B转换为八进制数和十六进制数。
1 000 110 . 01
001 000 110 . 010
(1 0
第10页，共31页。
6 . 2 )O
二进制数到十六进制数的转换：
（1000110.01）B = 100 0110 . 01
0100 0110 . 0100
八进制数的运算规则为“逢八进一，借一当八”。
八进制表示数值方法如下： n
NO = ± i=-mKi * 8i
其中：K = 0 、1、2、3、4、5、6、7 i
例：（467.6)O=4 * 82 + 6 * 81 + 7 * 80 + 6 * 8-1
第5页，共31页。
5、进制间的转换
1、二进制数和十进制数之间的转换 （1）、二进制数转换为十进制数或十六进制或八进制数 方法：按二进制数的位权进行展开相加即可。
数值部 分按位求反。
X
2n1 X ≥0
X (2n 1) X 0≥ X -2n1
[+0]反=00000000 [-0]反=1111111
[+1100111]反=01100111 [-1100111]反=10011000 8位反码所表示的范围：-127～+127
第17页，共31页。
3、 补码表示法
(4 6 . 4)H
C、八进制、十六进制数到二进制数的转换
方法：采用“一位化三位（四位）”的方法。按顺序写出 每位八进制（十六进制）数对应的二进制数，所得结果即 为相应的二进制数。
例：将(352.6)o转换为二进制数。
3 5 2. 6
011 101 010 110 =(11 101 010 . 11)B
例：将(1000110.01)B转换为八进制数和十六进制数。
1 000 110 . 01
001 000 110 . 010
(1 0
第10页，共31页。
6 . 2 )O
二进制数到十六进制数的转换：
（1000110.01）B = 100 0110 . 01
0100 0110 . 0100
八进制数的运算规则为“逢八进一，借一当八”。
八进制表示数值方法如下： n
NO = ± i=-mKi * 8i
其中：K = 0 、1、2、3、4、5、6、7 i
例：（467.6)O=4 * 82 + 6 * 81 + 7 * 80 + 6 * 8-1
第5页，共31页。
5、进制间的转换
1、二进制数和十进制数之间的转换 （1）、二进制数转换为十进制数或十六进制或八进制数 方法：按二进制数的位权进行展开相加即可。
数值部 分按位求反。
X
2n1 X ≥0
X (2n 1) X 0≥ X -2n1
[+0]反=00000000 [-0]反=1111111
[+1100111]反=01100111 [-1100111]反=10011000 8位反码所表示的范围：-127～+127
第17页，共31页。
3、 补码表示法
(4 6 . 4)H
C、八进制、十六进制数到二进制数的转换
方法：采用“一位化三位（四位）”的方法。按顺序写出 每位八进制（十六进制）数对应的二进制数，所得结果即 为相应的二进制数。
例：将(352.6)o转换为二进制数。
3 5 2. 6
011 101 010 110 =(11 101 010 . 11)B
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
最小模式引脚信号
WR 写信号，输出信号。 当此信号有效时，表示CPU当前正在进行存 储器或IO写操作，具体到底为哪种写操作， 则由M/IO信号决定。
4. 总线请求和响应引脚
HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总 线的使用已经结束，通知CPU收回对总线的控制权
1. 数据和地址引脚（续1）
A15～A8（Address）8086 中间8位地址引脚，输出、三态（高电平、低电平、
高阻状态）
这些引脚在访问存储器或外设时，提供全 部20位地址中的中间8位地址A15～A8
1. 数据和地址引脚（续2）
A19/S6～A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期 输出高4位地址A19～A16 在访问外设的第一个时钟周期全部输出低 电平无效 其他时间输出状态信号S6～S3
DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制）
4. 总线请求和响应引脚（续1）
HLDA（HOLD Acknowledge）
总线保持响应（即总线响应），输出、高电平 有效 有效时，表示CPU已响应总线请求并已将总线 释放 此时CPU的地址总线、数据总线及具有三态输 出能力的控制总线将全面呈现高阻，使总线请 求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号 HLDA也转为无效，CPU重新获得总线控制权
2. 读写控制引脚
WR（Write） 写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD（Read） 读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端 口读入数据
2. 读写控制引脚
READY 存储器或I/O口就绪，输入、高电平有效 在总线操作周期中，8086 CPU会在第3个时钟 周期的前沿测试该引脚
* 8088的指令队列长度为4个字节，队列中出现1个空闲字
节时，BIU自动访问存储器取指补充指令队列；
*8088的地址/数据复用线为8条，即AD7~AD0，访问1个字
需两个读写周期；
* 8088 中的存储器/IO控制线为 IO /M ，与8086相反； * 8086的引脚BHE/S7在8088中为SS0 ，与DT/ R、IO/M一 起决定最小模式中的总线周期操作。
2.1.2 最小组态的引脚信号
1. 2. 3.
4.
5.
数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚
1. 数据和地址引脚
AD15～AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的低8位地址A7～A0 其他时间用于传送8位数据D7～D0
8086的引脚图
2.1.1 8086的两种组态模式（续）
两种组态利用MN/MX引脚区别
MN/MX接高电平为最小组态模式 MN/MX接低电平为最大组态模式
IBM PC/XT采用最大组态 本书以最小组态展开基本原理
通常在信号名称加 上划线（如：MX）或星号（如：MX*） 表示低电平有效
两种组态下的内部操作并没有区别
8086编程结构
AH BH CH DH AL BL CL DL SP BP SI DI
地址加法器
∑
通用 寄存器
指针 寄存器 变址 寄存器 段寄存器
CS DS SS ES IP 内部暂存器
20位
16位
输入/输出 控制电路 外 部 总 线
16位
ALU
标志寄存器
执行部分 控制电路
12 3 4 5 6
8位
最小模式引脚信号
INTA 中断响应信号，输出信号 用来对外设的中断请求作出响应，此信号位于连 续两个总线周期中的两个负脉冲。第一个负脉冲通 知外设接口，他发出的中断请求已经得到允许，外 设接口收到第二个负脉冲后，往数据总线上放中断 类型码，使CPU得到有关此中断具体信息。
最小模式引脚信号 ALE（Address Latch Enable） 地址锁存允许，输出、三态、高电平有效 ALE 引 脚 高 有 效 时 ， 表 示 复 用 引 脚 ： AD7～AD0和A19/S6～A16/S3正在传送地 址信息 由于地址信息在这些复用引脚上出现的时 间很短暂，所以系统可以利用ALE引脚将 地址锁存起来
其它引脚（续3）
TEST 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，他将在每个时钟周 期对该引脚进行测试：如果无效，则程序踏步 并继续测试；如果有效，则程序恢复运行 也就是说，WAIT指令使CPU产生等待，直到 引脚有效为止 在使用协处理器8087时，通过引脚和WAIT指 令，可使8086与8087的操作保持同步
8284A和8086的连接
脉冲发生器 作为振荡源
晶体振荡器作 为振荡源
8284A输出 的时钟频率 均为振荡源 频率的1/3。
最大模式
QS1、QS0 指令队列状态信号，输出信号 此两个信号的组合提供前一个时钟周期中指 令队列的状态，为8086对内部指令队列的跟 踪提供帮助。
最大模式
S2、S1、S0 总线周期状态信号，输出 这些信号的组合指出当前总线周期中进行 的数据传输类型。8288利用这些信号产生对 存储器和I/O接口的控制信号。 S2可以看成是区分内存传输和I/O传输的标志。 S1可以看成是区分输入操作和输出的标志。
复位、时钟引脚信号
RESET (reset)复位信号，输入
8086复位信号至少维持4个时钟周期的高电平有效， 复 位 后 CPU 结 束 当 前 操 作 ， 对 标 志 寄 存 器 ， IP,DS,SS,ES, 及 指 令 队 列 清 零 ， 将 CS 设 置 为 FFFFH ， 当 复 位 信 号 变 为 低 电 平 时 ， CPU 从 FFFF0H开始执行。
指令队列缓冲器
执行部件 （EU)
总线接口部件 （BIU)
8086的总线周期的概念
为了取得指令或传送数据，就需要CPU的总线接口部件 执行一个总线周期。在8086中一个基本的总线周期由4 个时钟周期组成。
4个时钟周期， T1状态：CPU往总线发地址 T2状态：CPU撤销低16位地址，高4位做反映状态信息 T3状态：传送数据 Tw状态 T4状态：总线周期结束
11
CS
DS
S6保持0,表明8086当前连在总线上。 S5表示反映中断允许标志的状态。IF=1， S5=1。 S4S3=10另一情况为不使用任何寄存器， 正在对I/O端口或中断向量寻址。
1. 数据和地址引脚（续3态输出BHE信号，表示高位地址/数据线AD15-AD8 有效，在其他状态输出状态信号S7。
8086的操作和时序
① ② ③ ④ ⑤ ⑥ 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。
系统的复位和启动操作
CS=FFFFH IP＝0000H
复位操作的时序。
总线读操作
写操作时序
补充：三态门和D触发器
三态门和以D触发器形成的锁存器是微机 接口电路中最常使用的两类逻辑电路 三态门：功率放大、导通开关 器件共用总线时，一般使用三态电路：
最小模式引脚信号
DEN（Data Enable） 数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据， 可利用他来控制对数据总线的驱动 DT/R（Data Transmit/Receive） 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接收）
如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw
CPU在等待周期中仍然要监测READY信号，有 效则进入第4个时钟周期，否则继续插入等待周 期Tw。
其它引脚
CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。 8086的标准工作时钟为10MHz IBM PC/XT机的8086采用了4.77MHz的时 钟，其周期约为210ns
数据和地址引脚
BHE与AD0线配合表示当前总线使用情况
BHE 0 0 1 1 AD0 0 1 0 1 总线使用情况 16位字传送 高8位字节传送 低8位字节传送 无效
1. 数据和地址引脚
NMI 非屏蔽中断引脚, 输入
NMI不受IF的影响，也不能用软件进行屏蔽。
INTR
中断响应信号，输入，高电平有效。
1. 数据和地址引脚（续3）
S6为0表示8086当前与总线相连，故在T1-T4， S6始终为0. S5表明中断允许标志的设置，为1表示可屏蔽 中断请求，为0表示禁止中断请求。 S3和S4的四种组合分别选择ES,SS,CS,DS。
1. 数据和地址引脚（续3）
S4 S3
00 01
段寄存器
ES SS
10
最小模式引脚信号 M/IO（Input and Output/Memory） I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问 I/O端口，这时地址总线A15～A0提供16位 I/O口地址 该引脚输出低电平时，表示CPU将访问存 储器，这时地址总线A19 ～A0 提供20位存 储器地址
最大模式
2.1 8086的引脚信号和总线形成
指引脚信号的定义、 信号从芯片向外输出， 作用；通常采用英文 外部特性表现在其引脚信号上，学习 起作用的逻辑电平 还是从外部输入芯片， 单词或其缩写表示 时请特别关注以下几个方面： 高、低电平有效 或者是双向的 ⑴ 引脚的功能 上升、下降边沿有效 输出正常的低电平、高 ⑵ 信号的流向 电平外，还可以输出高 ⑶ 有效电平 阻的第三态 ⑷ 三态能力