计算机组成原理实验说明分解

实验一运算器组成实验

一、实验目的

1.熟悉双端口通用寄存器堆（组）的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据，完成指定的算术、逻辑运算。

二、实验原理

上图是本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。

RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。

DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU 的A输入端口，DR2接ALU的B端口。ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。

图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。#为低电平有效。K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。

实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。将DP开关置l，将DB开关置0，每按一次QD 按钮，则顺序产生Tl、T2、T3、T4各一个单脉冲。

三、实验任务

1.按图要求，将运算器模块与实验台操作板上的线路进行连接。

置DP=1,DB=0,编程开关拨到正常位置.

2.用开关SW7-SW0向通用寄存器堆RF内的R0-R3寄存器置数34H、21H、52H、65H。然后读出R0－R3的内容，在数据总线DBUS上显示出来。

3.令DR1=55H、DR2=0AAH、Cn#=1，验证ALU的正逻辑算术、逻辑运算功能。

四、实验要求

1.做好实验预习。掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。

2.认真细致完成实验，填写实验一表1、实验一表2。

3.写出实验报告，分析实验结果并简述心得体会。

实验二双端口存储器原理实验

一、实验目的

1.了解双端口静态随机存储器IDT7132的工作特性及使用方法。

2.了解半导体存储器怎样存储和读出数据。

3.了解双端口存储器怎样并行读写，并分析冲突产生的情况。

二、实验原理

图示双端口存储器的实验电路图。这里使用了一片IDT7132(2048×8位)，两个端口的地址输入A8—Al0引脚接地，因此实际使用存储容量为256字节。左端口的数据部分连接数据总线DBUS7-DBUS0，右端口的数据部分连接指令总线

INS7-INS0。

存储器IDT7132有6个控制引脚：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口读、写操作。CEL#为左端口选择引脚，低电平有效。当CER#=1时，禁止左端口读、写操作；当CER#=0时，允许左端口读、写操作。当LR/W#为高时，左端口进行

读操作；当LR/W#为低时，左端口进行写操作。当OER#为低时，将左端口读出的数据放到数据总线DBUS上；当OER#为高时，禁止左端口读出的数据放到数据总线DBUS上。CER#、RR/W#、OER#控制右端口读、写操作的方式与CEL#、LR/W#、OER#控制左端口读、写操作的方式类似，当CEL#=0且LR/W#=l时，左端口进行读操作，同时将读出的数据放到数据总线DBUS上(以后将OEL#称为RAM_BUS#)。

有两点需要说明：（1）右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上而不是数据总线DBUS上。（2）所有数据/指令的写入都使用左端口，右端口作为指令端口处理成一个只读端口（实验台上OER#已固定接地，RR/W#固定接高电平）。

存储器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片

74LS163，具有地址递增的功能。同时，PC在以后的实验当中也起到程序计数器的作用。左右端口的数据和左右端口的地址都有特定的显示灯显示，存储器得知和写入数据都由实验台操作板上的二进制开关分时给出。

当LDAR#=0时，AR在T2时从DBUS接收来自SW7-SW0的地址；当AR+1=1时，在T2存储器地址加1。LDAR#和AR+1不能同时有效。在下一个时钟周期，令CEL#=0、LR/W#=0，则在T2的上升沿开始进行写操作，将SW7-SW0设置的数据经DBUS写入存储器。

三、实验任务

1.按电路图要求，将有关控制信号和二进制开关对应接好，反复检查后接通电源。

编程开关拨到正常位置；置DP=1,DB=0；AR+1和PC+1两个信号接地。

2.将二进制数码开关SW7-SW0(SW0为最低位)设置为00H，将其他作为存储器地址置入AR；然后将二进制开关的00H作为数据写入RAM中，用这个方法向存储器的10H、20H、30H、40H单元依次写入10H、20H、30H、40H。

3.使用存储器的左端口，依次将第2步存入的5个数据读出，观察各单元中存入的数据是否正确。记录数据。注意：禁止两个或两个以上的数据源同时向数据总线上发送数据！在本实验中，当存储器进行读出操作时，务必将SW_BUS#的三态门关闭。而当向AR送入数据时，双端口存储器也不能被选中。

4.通过存储器的右端口，将第2步存入的5个数据读出，观察结果是否与第3

步结果相同。记录数据。

5.双端口存储器的并行读写和访问冲突