中山学院-集成电路工艺基础-2011-A试题卷

合集下载

2011级微电子工艺学试卷(A卷)参考答案

同时，通过减小源漏区的结深，抑制短沟效应。

(√)10、CMOS中，阱可为单阱(single well)、双阱(twin well)或是倒退阱(retrograde well)。

单阱工艺有一些缺点，如要达到2～3μm的深度，需要超过1050ºC的高温及长达8h的扩散时间。

这种工艺中，表面掺杂浓度最高，掺杂浓度随着深度递减。

为了降低工艺温度和时间，可利用高能离子注入将离子直接注入到想要的深度而不需通过表面扩散。

深度由离子注入的能量来决定，因此可用不同的注入能量来设计不同深度的阱。

阱中的杂质浓度峰值位于硅衬底表面，因而被称为倒退阱。

(×)二、在给出的选项中选择一个正确的序号填在题后括号中。

(每小题2分，共20分)1、德州仪器公司的科学家被视为微电子时代的先行者之一。

他发明了第一块单片集成电路，为半导体器件的微型化和集成化奠定了基础，目前这个趋势仍然在继续。

因在发明集成电路方面所取得的成就，他于2000年获得诺贝尔物理奖。

(D)A. Gordon MooreB. Robert NoyceC. William ShockleyD. Clair Kilby2、热氧化制备SiO2层时，在氧化气氛中加入氯可以使SiO2的质量得到很大改善，并可以增大氧化速率。

氯的作用主要有以下方面：钝化可动离子，特别是钠离子；增加硅中少数载流子的寿命；减少中的缺陷，提高了抗击穿能力；降低界面态密度和固定电荷密度；。

(D)A. 减少界面陷阱电荷B. 减少氧化层固定电荷C. 减少热载流子效应D. 减少硅中的堆积层错3、传统的隔离工艺有一些缺点，使得其不适合于深亚微米(小于0.25μm)工艺。

硅的高温氧化与长氧化时间造成用于沟道阻断的注入离子(对n沟道MOSFET而言，通常为硼)侵入有源区域并导致阈值电压V T偏移。

因此，横向氧化会导致有源区域的面积减小。

此外，在亚微米隔离间隔中，场氧化层的厚度明显小于生长在宽间隔中的场氧化层。

集成电路制造考核试卷

A. 高电压
B. 大电流
C. 高效率
D. 小尺寸
( )
18. 以下哪些是集成电路测试的主要方法？
A. 功能测试
B. 参数测试
C. 热测试
D. 机械测试ຫໍສະໝຸດ ( )19. 以下哪些应用领域对集成电路的功耗要求较高？
A. 移动通信
B. 服务器
C. 智能家居
D. 可穿戴设备
( )
20. 以下哪些技术可用于提高集成电路的频率性能？
2. 在CMOS技术中，P型MOSFET和N型MOSFET的尺寸应该是相同的。（）
3. 集成电路的封装类型不会影响其性能。（）
4. 介电常数越高的材料，其电容值越小。（）
5. 在集成电路设计中，信号的频率越高，对电路的热性能影响越大。（）
6. 散热设计是提高集成电路可靠性的重要因素之一。（）
B. 铜Cu
C. 铝Al
D. 钨W
( )
2. 在集成电路制造过程中，光刻技术的主要作用是什么？
A. 去除多余杂质
B. 形成电路图案
C. 进行蚀刻
D. 提高电子迁移率
( )
3. 以下哪个不属于集成电路的制造工艺？
A. 光刻
B.蚀刻
C. 射频
D. 化学气相沉积
( )
4. CMOS技术中，P型MOSFET与N型MOSFET的比例通常为：
A. 驱动能力
B. 传输速率
C. 功耗
D. 所有上述选项
( )
8. 以下哪种技术常用于减少集成电路中的电源噪声？
A. 电源去耦
B. 射频干扰抑制
C. 差分信号传输
D. 所有上述选项
( )
9. 在集成电路设计中，以下哪个因素对信号完整性影响最大？

集成电路设计原理考核试卷

3.阐述在集成电路设计中如何平衡功耗、速度和面积这三个设计约束，并说明设计师可能会面临哪些挑战。
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC

集成电路设计与电子元器件应用考核试卷

20. ABCDE
三、填空题
1.逻辑功能
2.光刻
3.去耦电容
4. SR锁存器
5.电压跟随器
6.额定电流
7.非反相
8.或门
9.金属材料
10.硬件描述语言
四、判断题
1. √
2. ×
3. √
4. ×
5. √
6. ×
7. √
8. √
9. ×
10. ×
五、主观题（参考）
1.静态功耗主要来源于电路的漏电流，动态功耗主要来源于开关动作时的电流变化。静态功耗来源于晶体管的漏电流，动态功耗来源于电容充放电和翻转时的电流。
9.为了防止电磁干扰，电子设备的外壳通常采用__________材料制成。
10.在集成电路设计中，__________是一种用于描述电路功能和结构的硬件描述语言。
四、判断题（本题共10小题，每题1分，共10分，正确的请在答题括号中画√，错误的画×）
1.在集成电路中，晶体管的数量越多，集成度越高。（）
A.轮速传感器
B.氧传感器
C.碰撞传感器
D.转向角度传感器
E.所有以上选项
10.以下哪些是Verilog硬件描述语言的特点？（）
A.支持模块化设计
B.可以描述数字和模拟电路
C.易于与仿真工具接口
D.是一种高级编程语言
E.可以描述硬件并行处理
11.以下哪些因素会影响电子元器件的寿命？（）
A.电压
B.电流
4.请阐述在数字电路设计中，如何通过布局和布线来降低电磁干扰（EMI）和电磁兼容性（EMC）问题。
标准答案
一、单项选择题
1. D
2. A
3. D
4. D
5. D

2010-2011第二学期A卷参考答案及评分标准

安徽大学2010—2011学年第 2学期《集成电路原理》（A 卷）考试试题参考答案及评分标准一、简答题（每小题3分，共30分）1. 逻辑综合包括那几步？答：转换（1分）、逻辑优化（1分）和映射（1分）三步。

2. 等比例缩小有几类？答：恒定电场（CE ）等比例缩小定律（1分）、恒定电压（CV ）等比例缩小定律（1分）和准恒定电场（QCE ）等比例缩小定律（1分）。

3. 什么是鸟嘴效应？答：在场区氧化过程中（1分），氧也会通过氮化硅边缘向有源区侵蚀，在有源区边缘形成氧化层，伸进有源区的这部分氧化层被形象地称为鸟嘴（1分），它使实际的有源区面积比版图设计的面积缩小（1分）。

4. 什么是闩锁效应？答：在CMOS 芯片中（1分），在电源VDD 和地线GND 之间由于寄生的PNP 和NPN 双极性BJT 相互影响而产生的一低阻抗通路（1分），它的存在会使VDD 和GND 之间产生大电流，从而破坏芯片或者引起系统错误（1分）。

5. CMOS 反相器的上升时间、下降时间和传输延迟时间的定义是什么？答：上升时间r t 是输出从DD V 1.0上升到DD V 9.0所需要的时间（1分）；下降时间f t 是输出从DD V 9.0下降到DD V 1.0所需要的时间（1分）；pHL t 表示从输入信号上升边的50%到输出信号下降边的50%所经过的延迟时间，也叫做输出从高向低转换的传输延迟时间，pLH t 表示从输入信号下降边的50%到输出信号上升边的50%所经过的延迟时间，也叫做输出从低向高转换的传输延迟时间（1分）。

6. 版图的检查包括哪些内容？版图的检查包括：设计规则检查（Design Rule Check ，DRC ）（1分）；版图和电路图的一致性检查（Layout Versus Schematic ，LVS ）（1分）；版图寄生参数提取（Layout Parasitic Extraction ，LPE ）和后仿真。

专升本《集成电路工艺技术基础》_试卷_答案

专升本《集成电路工艺技术基础》一、（共34题,共150分）1. 恒定电场条件下，按照微电子工艺下器件的等比例缩小原则，若器件的几何尺寸等比例缩小k倍，则衬底掺杂浓度N应该________k倍，电压Vdd应该________k倍，芯片密度则提高________ 倍。

（6分）.标准答案：1. 提高;2. 缩小;3. k2;2. 拉制单晶的过程包括________、________、________、________、________及________。

（12分）.标准答案：1. 熔硅;2. 引晶;3. 收颈;4. 放肩;5. 等径生长;6. 收晶。

;3. 影响氧化速率的因素有________、________、________、________及________等。

（10分）.标准答案：1. 温度;2. 压强;3. 晶向;4. 掺杂浓度;5. 杂质类型（掺氯）; 4. 掺杂是指在衬底选择区域掺入定量杂质，包括________________和________________两项工艺。

（4分）.标准答案：1. 扩散掺杂;2. 离子注入掺杂;5. 从机理上分析，可以将整个溅射分解为四个过程，分别是________________________________、________________________________、________________________________及________________________________。

（8分）.标准答案：1. 等离子体产生过程;2. 离子轰击靶过程;3. 靶原子气相输入过程;4. 沉积成膜过程;6. 硅单晶氧化速度最快的晶向是____________________。

（2分）.标准答案：1. （111）;7. 半导体工艺中Si3N4一般采用____________进行腐蚀，而SiO2则一般采用____________进行腐蚀，Si则一般采用____________和____________进行腐蚀。

集成电路工艺考试题

一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。

（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。

(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。

只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。

(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。

当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。

假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。

(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

二、简述题1、简述两步扩散的含义与目的。

答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。

电子与通信技术：集成电路工艺原理考试试题(题库版)

电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。

正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。

正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。

正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。

先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。

电镀形成了厚的凸点。

印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。

印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。

可用Au丝线或者Pb基的丝线。

化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。

5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。

正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。

A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。

从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。

但是，ECMP的必要条件是底座盘应具备导电性。

B.关于电解研磨ECP方法，利用电镀的逆反应。

从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。

C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。

集成电路基础知识单选题100道及答案解析

集成电路基础知识单选题100道及答案解析1. 集成电路的英文缩写是（）A. ICB. CPUC. PCBD. ROM答案：A解析：集成电路的英文是Integrated Circuit，缩写为IC。

2. 以下不属于集成电路制造工艺的是（）A. 光刻B. 蚀刻C. 焊接D. 扩散答案：C解析：焊接通常不是集成电路制造的核心工艺，光刻、蚀刻和扩散是常见的制造工艺。

3. 集成电路中，负责存储数据的基本单元是（）A. 晶体管B. 电容器C. 电阻器D. 触发器答案：D解析：触发器是集成电路中用于存储数据的基本单元。

4. 以下哪种材料常用于集成电路的制造（）A. 玻璃B. 塑料C. 硅D. 铝答案：C解析：硅是集成电路制造中最常用的半导体材料。

5. 集成电路的发展遵循（）定律A. 摩尔B. 牛顿C. 爱因斯坦D. 法拉第答案：A解析：集成电路的发展遵循摩尔定律。

6. 集成电路封装的主要作用不包括（）A. 保护芯片B. 散热C. 提高性能D. 便于连接答案：C解析：封装主要是保护、散热和便于连接，一般不能直接提高芯片的性能。

7. 在数字集成电路中，逻辑门是由（）组成的A. 二极管B. 三极管C. 场效应管D. 晶闸管答案：C解析：场效应管常用于数字集成电路中构成逻辑门。

8. 以下哪种集成电路属于模拟集成电路（）A. 微处理器B. 计数器C. 放大器D. 编码器答案：C解析：放大器属于模拟集成电路，其他选项通常属于数字集成电路。

9. 集成电路的集成度是指（）A. 芯片面积B. 晶体管数量C. 工作频率D. 功耗答案：B解析：集成度通常指芯片上晶体管的数量。

10. 集成电路设计中，常用的硬件描述语言有（）A. C 语言B. Java 语言C. VerilogD. Python 语言答案：C解析：Verilog 是集成电路设计中常用的硬件描述语言。

11. 以下关于集成电路测试的说法错误的是（）A. 可以检测芯片的功能是否正常B. 可以提高芯片的可靠性C. 测试只在生产完成后进行D. 有助于筛选出不合格的芯片答案：C解析：集成电路测试在生产过程的多个阶段都可能进行，不只是在生产完成后。

集成电路工艺原理（考试题目与答案_广工版）

集成电路工艺原理（考试题目与答案_广工版）1、将硅单晶棒制成硅片的过程包括哪些工艺？答：包括：切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。

2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。

3、硅单晶研磨清洗的重要性。

答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率45、什么是低K材料？答：低K材料：介电常数比SiO2低的介质材料46、与Al 布线相比，Cu 布线有何优点？答：铜作为互连材料，其抗电迁移性能比铝好，电阻率低，可以减小引线的宽度和厚度，从而减小分布电容。

4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、CMP（CMP-chemical mechanical polishing）包括哪些过程？答：包括：边缘抛光：分散应力，减少微裂纹，降低位错排与滑移线，降低因碰撞而产生碎片的机会。

表面抛光：粗抛光，细抛光，精抛光7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。

8、何谓掺杂？答：在一种材料(基质)中，掺入少量其他元素或化合物，以使材料(基质)产生特定的电学、磁学和光学性能，从而具有实际应用价值或特定用途的过程称为掺杂。

9、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。

电子与通信技术：集成电路工艺原理考试题(强化练习)

电子与通信技术：集成电路工艺原理考试题（强化练习）1、名词解释蒸发镀膜正确答案：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

2、名词解释恒定表面源扩散正确答案：在整个（江南博哥）扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

3、判断题外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。

正确答案：对4、填空题制作通孔的主要工艺步骤是：1、（）；2、（）；3、（）。

正确答案：第一层层间介质氧化物淀积；氧化物磨抛；第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。

6、名词解释物理气相沉积正确答案：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术：A.所生长的材料以物理的方式由固体转化为气体；B.生长材料的蒸汽经过一个低压区域到达衬底；C.蒸汽在衬底表面上凝聚，形成薄膜。

7、问答题简述引线材料？正确答案：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀。

8、判断题LPCVD反应是受气体质量传输速度限制的。

正确答案：对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。

正确答案：对10、判断题半导体级硅的纯度为99.9999999%。

正确答案：对11、判断题芯片上的物理尺寸特征被称为关键尺寸，即CD。

正确答案：对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。

正确答案：对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。

正确答案：错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

正确答案：对15、问答题测试过程4要素？正确答案：检测：确定被测器件（DUT）是否具有或者不具有某些故障。

2011毕业试题

2011年电子技术基础毕业考试试题（第一卷：选择题）(把答案写在第二卷的表格中)一、选择题:(每题2分,共48分)1、当二极管发射结正偏，集电结反偏时，晶体三极管的工作状态是：A、放大状态B、饱和状态C、截止状态D、断开状态2、放大电路加入负反馈后，其输入输出电阻变小了，则引入的反馈类型是（）。

A、电压串联反馈B、电流并联反馈C、电流串联反馈D、电流并联反馈3、用万用表欧姆档测小功率晶体三极管好坏时，应选择的档位是：A、R×1B、R×10C、R×100或R×1KD、R×10K4、将所示卡诺图化简后，其逻辑函数表达式为L=（）。

A、C+A+B ArrayB、C+A+BC、C B AD、C+BBA+5、具有“全低出低，见高出高”逻辑功能的门电路是：A、与门B、或门C、与非门D、或非门6、为了增大放大电路的动态范围，其静态工作点应选择：A、截止点B、饱和点C、交流负载线的中点 D 、直流负载线的中点7、电路的放大能力除了直接用放大倍数A表示外，还常用放大倍数的对数来表示，称为增益G。

当用分贝作单位时，Gu等于；A、10lg Au B、20lg Au C、21lg Au D、50lg Au8、三级放大器的各级电压放大倍数都为A，这三级放大器的总电压放大倍数是：A、3AuB、3A uC、33A uD、Au9、克服零点漂移的重点应在多级直接耦合放大电路的：A、第一级B、中间级C、末级D、增益最高的一级10、乙类推挽功率放大电路中，输出波形出现的交越失真是指：A、频率失真B、相位失真C、波形过零时出现的失真D、饱和失真11、在单相桥式整流电路中，若电源变压器副边感应电压为100V，则负载电压为：A、45VB、50VC、90VD、120V12、与数字电路的不同在于：A、模拟电路的三极管多工作在开关状态，数字电路的三极管多工作在放大状态。

B、模拟电路的三极管多工作在放大状态，数字电路的三极管多工作在开关状态。

集成电路的制造工艺改进考核试卷

5.电迁移率
6.光刻
7.塑料
8.屏蔽
9.热界面材料
10.丙酮
四、判断题
1. √
2. ×
3. √
4. ×
5. ×
6. ×
7. √
8. ×
9. √
10. ×
五、主观题（参考）
1.光刻工艺利用光刻胶在曝光后溶解度变化的特性，将掩模上的图案转移到硅片上。光刻胶的分辨率决定了图案转移的精细程度，直接影响集成电路的集成度和性能。
A.干法光刻
B.湿法光刻
C.极紫外光刻
D.电子束光刻
2.下列哪一项不是半导体材料的特点？（）
A.电阻率介于导体和绝缘体之间
B.禁带宽度较大
C.随温度升高，电导率下降
D.可以通过掺杂改变电导率
3.在集成电路制造中，下列哪一项属于前道工艺？（）
A.封装
B.焊接
C.光刻
D.老化测试
4.下列哪种材料常用作集成电路的绝缘层？（）
B.光源波长
C.曝光时间
D.光刻机精度
12.以下哪些工艺节点代表了集成电路制造技术的进步？（）
A. 180nm
B. 90nm
C. 45nm
D. 7nm
13.以下哪些材料可以用于集成电路的阻挡层和粘附层？（）
A.镍
B.钛
C.铬
D.铜合金
14.以下哪些技术可以用于减少集成电路的功耗？（）
A.低功耗设计
B.睡眠模式
B.光学显微镜
C. X射线透视
D.以上都是
17.在集成电路制造中，以下哪个参数会影响MOSFET器件的驱动能力？（）
A.通道长度
B.通道宽度
C.沟道掺杂浓度
D.栅氧化层厚度

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。

特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

Fabless：IC 设计公司，只设计不生产。

SOI：绝缘体上硅。

RTA：快速热退火。

微电子：微型电子电路。

IDM：集成器件制造商。

Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。

LOCOS：局部氧化工艺。

STI：浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。

3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。

主流深亚微米隔离工艺是：STI。

STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。

4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。

2011级电子制造试卷汇总

2011级电子制造技术试卷汇总一、填空题1以下英文缩略对应的英文全称CSP: chip scale package芯片尺寸级封装（焊接区积等于或略大于裸芯片面积的单芯片封装技术。

）MCM: multi chip module多芯片模块QFP: quad flat package 扁平封装MEMS：Micro Electronic Mechanical system; 微机电系统2以下英文缩略对应的中文名称是目前世界上产量较多的几类封装SOP 55～57%DIP 14%QFP (PLCC) 12%BGA 4～5%DIP(dual in-line package) 双列直插式封装PGA（针阵列引脚）Plastic Pin Grid ArrayBGA 球栅阵列(Ball Grid Array)SQP small outline package 小尺寸封装SQJ small out-line j-leaded J形引脚小尺寸封装QFP 四边扁平封装(Quad Flat package,)QFJ 也称（CLCC ceramic leaded chip carrier）J形四边扁平封装QFN（Quad Flat No-lead Package，方形扁平无引脚封装），表面贴装型封装之一。

现在多称为LCC3 封装的定义、功能及分级(PPT)把零级和一级封装称为电子封装（Electronic Packaging）（技术）;把二级和三级封装称为电子组装（Electronic Assembly）（技术）。

二级封装主要有两大技术：通孔组装技术（THT，Through Hole Technology）和表面安装技术（SMT，Surface Mounting Technology）。

4 电子封装的4个功能（PPT）为半导体芯片提供机械支撑和环境保护；•硅芯片免于受外力与水/湿气之破坏与腐蚀等•接通半导体芯片的电流通路；•利用封装体为一个引接的接口, 使用内部电气讯号可以透过封装材料将之连接到系统主机板•提供信号输入和输出通路；•提供热通路，散逸半导体芯片产生的热。

(完整word版)《半导体集成电路》考试题目及参考答案(DOC)

第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。

3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。

8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。

第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。

2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。

3. 为什么基区薄层电阻需要修正。

4. 为什么新的工艺中要用铜布线取代铝布线。

5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。

第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

集成电路制造工艺客观题复习含答案精选全文

可编辑修改精选全文完整版集成电路制造工艺客观题复习含答案化学汽相淀积的英文缩写是（）。

[单选题]A.VPEB.CVD(正确答案)C.PVDSERPVD是指（）。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅LPCVD的气压控制在（）范围。

[单选题]A.10~100torrB.1~100torrC.0.01~1torr(正确答案)D.0.001~1torr低压化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVD(正确答案)C.PECVDD.LCVD常压化学汽相淀积的缩略语是（）。

[单选题]A.APCVD(正确答案)B.LPCVDC.PECVDD.LCVD等离子体增强化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVDC.PEPVD(正确答案)D.LCVD激光诱导化学汽相淀积的缩略语是（）。

[单选题]A.APCVDB.LPCVDC.PEPVDD.LCVD(正确答案)CVD的过程是（）。

[单选题]A.排出-反应-扩散B.转移-介吸-反应-扩散C.输送-扩散-吸附-反应-介吸-转移-排出(正确答案)D.反应-吸附-转移VPE是指（）。

[单选题]A.低压外延B.离子注入C.等离子体D.汽相外延(正确答案)物理汽相淀积的英文缩写是（）。

[单选题]A.VPEB.CVDC.PVD(正确答案)SERPVD是指（）。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅Ti.Ta.Al.Cu.Pt对应的物质分别是（）。

[单选题]A.钛.钽.铜.铝.铂B.钛.钽.铝.铜.铂(正确答案)C.钛.钽.铝.铜.金D.钛.钽.铝.铜.银蒸镀的过程为（）。

[单选题]A.蒸发—气相质量输运—淀积成膜(正确答案)B.离化—气相质量输运—淀积成膜C.蒸发—离化—淀积成膜D.离化—挥发—淀积成膜薄膜对应的英文是（）。

[单选题]A.siliconB.polyC.substrateD.film(正确答案)蒸发和溅射对应的英文是（）。

集成电路工艺原理试题总体答案

目录一、填空题（每空1分，共24分） (1)二、判断题（每小题1.5分，共9分） (2)三、简答题（每小题4分，共28分） (3)四、计算题（每小题5分，共10分） (10)五、综合题（共9分） (11)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。

2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。

3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。

4.高纯硅制备过程为氧化硅→粗硅→低纯四氯化硅→高纯四氯化硅→高纯硅。

5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。

6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。

7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。

8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。

9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。

10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。

11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。

12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。

常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。

13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。

14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。

15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。

16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。