存储器系统讲义
合集下载
《存储器及存储系统》PPT课件
双向的（MDR总线） MAC控制线：含读、写和表示存储器功能完成的线
精选ppt
M A R
M D R
CPU
地址总线K位
数据总线n位 Read Write MAC
控制总线
精选ppt
主存容量 2K字
字长n位
MEM
读操作过程： CPU发出指定存储器地址（通过MAR到总线），并
发出Read有效，之后等待主存储器的应答信号（MAC 控制线，若为1，表示主存储器已将数据送入数据总 线），送入MDR，完成一次读操作。
存储信
依靠双稳态电路内部交叉反馈的机制存
息原理 储信息。 功耗较大,速度快,作Cache。
动态存储器DRAM （动态MOS型）：
依靠电容存储电荷的原理存储信息。
功耗较小,容量大精,选速ppt 度较快,作主存。
一、①T静1、态T2M是OS工存作储管器，（使得SRAA、M）B点为互补（一个为 1．1静，态另M一O个S存一储定单0）元。
（2）串行访问存储器（SAS） 在存储器中按某种顺序来存取，也就是存取时间与存储单 元的物理位置有关。又分为顺序存取存储器（SAM）和直接 存取存储器（DAM） 主要用途：磁带（SAM）和磁盘（DAM）。用于外部存储器。
精选ppt
（3）只读存储器（ROM） 只能读，不能写的，其内容已经预先一次写入，
精选ppt
② 地址译码器 地址译码器把用二进制表示的地址转换为译码输入 线上的高电位，以便驱动相应的读写电路。
两种地址译码方式： 1)单译码方式，适用于小容量存储器；
地址译码器只有一个，其输出叫字选线，选择某个 字的所有位。
地址输入线n=4，经地址译码器译码后，产生16个字 选线，分别对应16个地址。
精选ppt
M A R
M D R
CPU
地址总线K位
数据总线n位 Read Write MAC
控制总线
精选ppt
主存容量 2K字
字长n位
MEM
读操作过程： CPU发出指定存储器地址（通过MAR到总线），并
发出Read有效，之后等待主存储器的应答信号（MAC 控制线，若为1，表示主存储器已将数据送入数据总 线），送入MDR，完成一次读操作。
存储信
依靠双稳态电路内部交叉反馈的机制存
息原理 储信息。 功耗较大,速度快,作Cache。
动态存储器DRAM （动态MOS型）：
依靠电容存储电荷的原理存储信息。
功耗较小,容量大精,选速ppt 度较快,作主存。
一、①T静1、态T2M是OS工存作储管器，（使得SRAA、M）B点为互补（一个为 1．1静，态另M一O个S存一储定单0）元。
（2）串行访问存储器（SAS） 在存储器中按某种顺序来存取，也就是存取时间与存储单 元的物理位置有关。又分为顺序存取存储器（SAM）和直接 存取存储器（DAM） 主要用途：磁带（SAM）和磁盘（DAM）。用于外部存储器。
精选ppt
（3）只读存储器（ROM） 只能读，不能写的，其内容已经预先一次写入，
精选ppt
② 地址译码器 地址译码器把用二进制表示的地址转换为译码输入 线上的高电位，以便驱动相应的读写电路。
两种地址译码方式： 1)单译码方式，适用于小容量存储器；
地址译码器只有一个，其输出叫字选线，选择某个 字的所有位。
地址输入线n=4，经地址译码器译码后，产生16个字 选线，分别对应16个地址。
第四章存储器系统 80页PPT文档
快擦型存储器具有EEPROM的特点，又可在计算 机内进行擦除和编程，它的读取时间与DRAM相 似，而写时间与磁盘驱动器相当。快擦型存储器 有5V或12V两种供电方式。对于便携机来讲，用 5V电源更为合适。快擦型存储器操作简便，编程、 擦除、校验等工作均已编成程序，可由配有快擦 型存储器系统的中央处理机予以控制。
存储器的存取速度直接决定了整个微机系统的运 行速度，因此，存取速度也是存储器系统的重要 的性能指标；
存储器功耗：维持和操作功耗； 可靠性：平均无故障时间； 存储器的成本。
四、存储器的系统结构
1．存储体 一个基本存储单元可以存放一位二进制信息，其
内部具有两个稳定的且相互对立的状态，并能够 在外部对其状态进行识别和改变。不同类型的基 本存储单元，决定了由其所组成的存储器件的类 型不同。
采用三级存储器结构，即使用高速缓冲存储器、 主存储器和辅助存储器，由这三者构成一个统一 的存储系统。从整体看，其速度接近高速缓存的 速度，其容量接近辅存的容量，而其成本则接近 廉价慢速的辅存平均价格。
二、 半导体存储器分类
按存取方式分类：随机存取存储器、只读存储器 按制造工艺分类有双极型和MOS型 按掉电后数据的是否保存分为易失型和非易失型
1．动态RAM基本存储单元
写操作：字选择线为高电平，T1
管导通，写信号通过位线存入电 容C中；
读操作：字选择线仍为高电平，
存储在电容C上的电荷，通过T1 输出到数据线上，通过读出放大 器，即可得到所保存的信息。
刷新：动态RAM存储单元实质上
依靠T1管栅极电容的充放电原理 来保存信息的。时间一长，电容 上所保存的电荷就会泄漏，造成 了信息的丢失。必须及时地向保 存“1”的那些存储单元补充电荷。
存储器的存取速度直接决定了整个微机系统的运 行速度，因此，存取速度也是存储器系统的重要 的性能指标；
存储器功耗：维持和操作功耗； 可靠性：平均无故障时间； 存储器的成本。
四、存储器的系统结构
1．存储体 一个基本存储单元可以存放一位二进制信息，其
内部具有两个稳定的且相互对立的状态，并能够 在外部对其状态进行识别和改变。不同类型的基 本存储单元，决定了由其所组成的存储器件的类 型不同。
采用三级存储器结构，即使用高速缓冲存储器、 主存储器和辅助存储器，由这三者构成一个统一 的存储系统。从整体看，其速度接近高速缓存的 速度，其容量接近辅存的容量，而其成本则接近 廉价慢速的辅存平均价格。
二、 半导体存储器分类
按存取方式分类：随机存取存储器、只读存储器 按制造工艺分类有双极型和MOS型 按掉电后数据的是否保存分为易失型和非易失型
1．动态RAM基本存储单元
写操作：字选择线为高电平，T1
管导通，写信号通过位线存入电 容C中；
读操作：字选择线仍为高电平，
存储在电容C上的电荷，通过T1 输出到数据线上，通过读出放大 器，即可得到所保存的信息。
刷新：动态RAM存储单元实质上
依靠T1管栅极电容的充放电原理 来保存信息的。时间一长，电容 上所保存的电荷就会泄漏，造成 了信息的丢失。必须及时地向保 存“1”的那些存储单元补充电荷。
《存储器系统》课件
功能：主存储器的主要功能是存放指令和数据，为CPU提供快速访问的存储器
分类：根据存储介质的不同，主存储器可以分为半导体存储器和磁芯存储器等
容量：主存储器的容量通常很大，可以容纳大量的数据和指令
外存
定义：外存是 指除CPU和内 存之外的存储 设备，如硬盘、 U盘、光盘等。
特点：存储容 量大，价格便 宜，但访问速
存储数据：存储器系统可以存储各种数据，包括输入输出数据、中间计算 结果等
单击此处输入你的项正文，文字是您思想的提炼，言简意赅的阐述观点。
缓存作用：存储器系统可以作为缓存，提高计算机系统的运行效率 单击此处输入你的项正文，文字是您思想的提炼，言简意赅的阐述观点。
扩展内存：通过扩展存储器系统，可以扩大计算机系统的内存容量，提高 计算机的性能
分类：动态功耗、静态功耗
影响因素：存储器芯片的尺寸、工作电压、工作频率、温度等
优化方法：采用低功耗设计技术、降低工作电压、降低工作频率、采用热管理技术等
06 存储器系统的应用领域
计算机系统
计算机系统中的存储器系统 存储器系统在计算机系统中的重要性 计算机系统中存储器的分类 计算机系统中存储器系统的应用领域
《存储器系统》PPT 课件
,
汇报人：
目录 /目录
01
点击此处添加 目录标题
04
存储器系统的 层次结构
02
存储器系统概 述
05
存储器系统的 性能指标
03
存储器系统的 组成
06
存储器系统的 应用领域
01 添加章节标题
02 存储器系统概述
存储器系统的定义和作用
定义：存储器系统是指由多个存储器芯片或模块组成的集合体
存储器系统在大数据和云 计算中的发展趋势
分类：根据存储介质的不同，主存储器可以分为半导体存储器和磁芯存储器等
容量：主存储器的容量通常很大，可以容纳大量的数据和指令
外存
定义：外存是 指除CPU和内 存之外的存储 设备，如硬盘、 U盘、光盘等。
特点：存储容 量大，价格便 宜，但访问速
存储数据：存储器系统可以存储各种数据，包括输入输出数据、中间计算 结果等
单击此处输入你的项正文，文字是您思想的提炼，言简意赅的阐述观点。
缓存作用：存储器系统可以作为缓存，提高计算机系统的运行效率 单击此处输入你的项正文，文字是您思想的提炼，言简意赅的阐述观点。
扩展内存：通过扩展存储器系统，可以扩大计算机系统的内存容量，提高 计算机的性能
分类：动态功耗、静态功耗
影响因素：存储器芯片的尺寸、工作电压、工作频率、温度等
优化方法：采用低功耗设计技术、降低工作电压、降低工作频率、采用热管理技术等
06 存储器系统的应用领域
计算机系统
计算机系统中的存储器系统 存储器系统在计算机系统中的重要性 计算机系统中存储器的分类 计算机系统中存储器系统的应用领域
《存储器系统》PPT 课件
,
汇报人：
目录 /目录
01
点击此处添加 目录标题
04
存储器系统的 层次结构
02
存储器系统概 述
05
存储器系统的 性能指标
03
存储器系统的 组成
06
存储器系统的 应用领域
01 添加章节标题
02 存储器系统概述
存储器系统的定义和作用
定义：存储器系统是指由多个存储器芯片或模块组成的集合体
存储器系统在大数据和云 计算中的发展趋势
(整理)微机系统存储器讲义课件课件
第一节最小系统与程序存储器的扩展MCS－51系列单片机有很强的扩展功能，采用常用的电路芯片，按照典型的电路连接，就能方便地构成各种不同扩展的应用系统。
进行系统扩展时，单片机的引脚构成三总线结构：地址总线（AB）、数据总线（DB）和控制总统（CB），各种扩展电路的外接芯片都通过该三总线与单片机连接MSC—51系列扩展时常用的芯片：地址锁存器——74LS373；总线驱动器——74LS244（单向）、74LS245（双向）。
P0口要复用为数据总线，加用的总线驱动器应该是双精品文档向的，可用74LS245。
P2口如加用总线驱动器，可用单项的74LS244。
一、最小系统对于国内使用较多的8031机型来说，片内不含程序存储器，必须添用片外程序存储器，再用到地址锁存器，才能构成一台完整的计算机。
因此严格说，它称不上是“单片”机。
8031本身、片外程序存储器与地址锁存器组成了一个真正可用的、未曾扩展的最小系统。
1、工作时序51系列单片机在设计时为最小系统规定了工作时序：P2口送出PC H信息；P0口送出PC L信息和输入指令；在每个机器周期中，ALE脉冲两次有效，它的频率是2HMz；精品文档/PSEN脉冲也是两次有效。
ALE第一次有效发生在S1P2和D2P1期间，而当S2状态周期、它处于下降沿时P0口上低8位地址信心PCL被锁存到地址锁存器；然后在S4状态周期、/PSEN处上升沿时将指令读入单片机。
ALE第二次有效发生在S4P2和S5P1期间，在S5状态周期、ALE处下降沿时P0口上新的PCL值又被锁存到地址所存器，以待下一机器周期的S1状态、/PSEN处上升沿时读入新的PC值所指地址中的指令。
这样，在每个机器周期的S1状态周期已取有该机器周期要执行的指令信息，而在S1P2期间将开始执行。
2、EPROM芯片图4-6所示是常用的EPROM芯片的引脚图。
24个引脚的EPROM芯片有：2716（2K*8）、2732（4K*8），28个引脚的芯片有：2764（8K*8）、27128（16K*8）、27256（32K*8）、27512（64K*8）。
存储器系统(课件PPT)
16.02.2021
10 10
半 导 体 存 储 器
16.02.2021
半导体存储器的分类
随机存储器（RAM）
静态RAM（SRAM） 动态RAM（DRAM）
只读存储器（ROM）
掩膜ROM （Mask ROM）
可编程ROM （PROM）
可擦除ROM （EPROM）
电可擦除ROM （EEPROM）
11 11
1、RAM（随机访问存储器）：
静态RAM：集成度低，信息稳定，读写速度 快；
动态RAM：集成度高，容量大，缺点是信息 存储不稳定，只能保持几个毫秒，为此要不断进 行“信息再生”，即进行 “定时刷新”操作；
内存条：由于动态RAM集成度高，价格较便 宜，在微机系统中使用的动态RAM组装在一个 条状的印刷板上。系统配有动态RAM刷新控制 电路，不断对所存信息进行“再生”。
存储器。
3、 按存储器在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可分为： 主存、辅存、高速缓冲存储器、 控制存储器等。
16.02.2021
99
磁介质存储器
磁介质存储器：利用磁性材料的磁滞留特性（磁滞回线）， 实现对0，1信号的存储。
1、 磁芯存储器 早期的计算机系统使用磁环（磁芯）作为系统的主存储
容量大，速度快，价格低。（矛盾的要求） 存储系统的速度接近存取速度最快的存储器，存储容量与
容量最大的存储器相等或接近，单位容量的价格接近最便 宜的存储器。 设计分层次的存储器系统体系，对用户透明，综合考虑容 量、速度、价格，建立合理的存储组合，满足系统对存储 器在性能和价格方面的要求。
16.02.2021
汇编语言程序设计
第三章 存储器系统
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
《存储器系统》PPT课件
RAST▪C列RP 地址选通CAS*无效，没有列地址Байду номын сангаасCAS ▪ 芯片内部实现一行存储单元的刷新 地址 ▪TA没SR有数行据地T址输RAH入输出
CA送S 行地址
▪ 随后，列地址选通信号CAS*有效， 传送列行地地址址，CA列S地*址相当于片选信号
▪WE数=1 据从DOUT引脚输出
DOUT
有效数据
a
27
刷新
将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新
a
28
刷新操作时序
采用“仅行地址有效”TR方C 法刷新 ▪ 行地址选通RAST*RA有S 效，传送行地址
a
15
全译码示例
A16 E3 A19A18AI1O7A/M16A15AE142A13 138A12～A0
A19 0 0 0 1 1 1 0
A18
&
E1
A17
全0 Y6
地址范围 2764
1C000H
CE
0 0 0 A115 1 1C0
A14
B
A13
A
全1
1DFFFH
A12～A0
a
16
全地址译码例
所接芯片的地址范围：
应用举例
D0~D7
A0
A12 MEMW MEMR
A19 A17 A16 A15 A18 A14 A13
D0~D7
A0
•• •
••• A12
WE
OE
&
G1 G2A
Y0 CS1
VCC
&
G2B
CS2
C
B
A
a
21
二、动态随机存储器DRAM
CA送S 行地址
▪ 随后，列地址选通信号CAS*有效， 传送列行地地址址，CA列S地*址相当于片选信号
▪WE数=1 据从DOUT引脚输出
DOUT
有效数据
a
27
刷新
将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新
a
28
刷新操作时序
采用“仅行地址有效”TR方C 法刷新 ▪ 行地址选通RAST*RA有S 效，传送行地址
a
15
全译码示例
A16 E3 A19A18AI1O7A/M16A15AE142A13 138A12～A0
A19 0 0 0 1 1 1 0
A18
&
E1
A17
全0 Y6
地址范围 2764
1C000H
CE
0 0 0 A115 1 1C0
A14
B
A13
A
全1
1DFFFH
A12～A0
a
16
全地址译码例
所接芯片的地址范围：
应用举例
D0~D7
A0
A12 MEMW MEMR
A19 A17 A16 A15 A18 A14 A13
D0~D7
A0
•• •
••• A12
WE
OE
&
G1 G2A
Y0 CS1
VCC
&
G2B
CS2
C
B
A
a
21
二、动态随机存储器DRAM
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高速缓存 主存储器 联机外存储器 脱机外存储器
4
内存储器的分类
内存储器
随机存取存储器（RAM）
静态存储器（SRAM—Static RAM） 动态存储器（DRAM -Dynamic RAM ）
只读存储器（ROM）
掩模ROM 一次性可写ROM(PROM) 可擦写式EPROM 电可擦写式EEPROM
5
D0 11 D 1 12 D 2 13 GND 14
28 +5V
27
WE
26
CS 2
25
A8
24
A9
23 A11
22
OE
21
A 10
20
CS 1
19
D7
18
D6
17
D5
16
D4
15
D3
地址线： A0------A12 数据线： D0------D7 写允许信号： WE
输出允许信号： OE
选片信号：CS1，CS2
第5章 存储系统
1
§5.1 概 述
2
半导体存储器
存储器是计算机中用来记录信息的设备。 由能够表示二进制数“0”和“1”的、具 有记忆功能的一些物理器件组成。
能存放一位二进制数的物理器件称为一个 存储元。
若干存储元构成一个存储单元。
3
存储器的层次结构
由上至下容量越来越大，速度越来越慢
通用寄存器堆及 指令、数据缓冲栈
D0~D7
A0
A12 MEMW MEMR
A19 A17 A16 A15 A18 A14 A13
D0~D7
A0
•• •
••• A12
WE
OE
&
G1 G2A
Y0 CS1
VCC
&
G2B
CS2
C
B A
21
二、动态随机存储器DRAM
特点： 存储元主要由电容构成，由于电容存在
的漏电现象而使其存储的信息不稳定， 故DRAM芯片需要定时刷新。
F0000H~F1FFFH
A19
A18
A17
A16
&
A15
A14
1
A13
6264 CS1
17
部分地址译码
用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同 的地址范围。
下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。
D0~D7 A0
A12 MEMW MEMR 高位地 址信号
• • •
译码 电路
D0~D7
A• 0
•
• A12
6
2
WE 6
OE 4
CS1
CS2
12
译码电路
将输入的一组二进制编码变换为一个特 定的输出信号，即： 将输入的一组高位地址信号通过变换， 产生一个有效的输出信号，用于选中某 一个存储器芯片，从而确定了该存储器 芯片在内存中的地址范围。
CA送S 行地址
随后，列地址选通信号CAS*有效， 传送列行地地址址，CAS列地*址相当于片选信号
WE=数1 据从DOUT引脚输出
DOUT
有效数据
27
刷新
将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新
28
刷新操作时序
采用“仅行地址有效”TR方C 法刷新 行地址选通RATSR*A有S 效，传送行地址
RAS
TCR列P 地址选通CAS*无效，没有列地址 CAS 芯片内部实现一行存储单元的刷新 地址 TA没SR 有数行地据T址R输AH 入输出
DIN 存储系统中所高有阻 芯片同时进行刷新 DRAM必须每隔固定时间就刷新
全译码示例
A16 E3 A19A18AI1O7A/M16A15AE142A13 138A12～A0
A19 0 0 0 1 1 1 0
A18
&
E1
A17
全0 Y6
地址范围 2764
1C000H
CE
0 0 0 A115 1 1C0
A14
B
A13
A
全1
1DFFFH
A12～A0
16
全地址译码例
所接芯片的地址范围：
10
6264的工作过程
写操作 SRAM 6264写操作时序图
TW写入时间 TWC
地址 从写入命令发出到数据进入存储单 元的时间写信号有效时间
CS TTWACW写入周期
TWR
WE 两次写入存储T器W所允许的最小时间 TDT间W 隔有效地址维持TD的W 时间 TDH
数据 DOUT
DIN
11
6264芯片与系统的连接
22
典型DRAM芯片2164A
2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送，
共用一组地址信号线； 地址信号线的数量仅
为同等容量SRAM芯 片的一半。
23
2164A芯片
2164A外部引线图
24
主要引线
RAS：行地址选通信号。用于锁存行地址；
CAS：列地址选通信号。
13
译码电路
译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器
–常用的2:4译码器：74LS139 –常用的3:8译码器：74LS138 –常用的4:16译码器：74LS154
14
全地址译码
用全部的高位地址信号作为译码信号， 使得存储器芯片的每一个单元都占据一 个唯一的内存地址。
15
主要技术指标
存储容量 存取时间和存取周期 平均故障间隔时间（MTBF）（可靠性） 功耗 CPU读写存储器的时间必须大于存储芯片的 额定存取时间
6
§5.2 随机存取存储器
要求掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
7
一、静态存储器SRAM
地址总线上先送上行地址，后送上列地址，它们
分别在RAS和CAS有效期间被锁存在锁存器中。
WE：写允许信号 WE=O
WE=1
数据写入 数据读出
DIN： 数据输入
DOUT：数据输出
25
工作原理
数据读出 数据写入 刷新
参见其工作时序图
26
2164A的工作过程
读写操操存作 作储RAS地行址地2需址16要4选A读分通操两信作批号时序传R图A送S*有效，开始传
18
部分地址译码例
两组地址： F0000H~F1FFFH B0000H~B1FFFH
A19
A17
A16
&
A15
A14
1
A13
6264 CS1
19
应用举例
将SRAM 6264芯片与系统连接。 要求： 使其地址范围为：38000H~39FFFH。 使用74LS138译码器构成译码电路。
20
应用举例
特点：
存储元由双稳电路构成，存储信RAM芯片6264：
主要引脚功能 工作时序 与系统的连接使用
9
SRAM 6264芯片( 8K×8 )
6264外部引线图 6264芯片的主要引线
NC 1
A 12 2
A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A 0 10
4
内存储器的分类
内存储器
随机存取存储器（RAM）
静态存储器（SRAM—Static RAM） 动态存储器（DRAM -Dynamic RAM ）
只读存储器（ROM）
掩模ROM 一次性可写ROM(PROM) 可擦写式EPROM 电可擦写式EEPROM
5
D0 11 D 1 12 D 2 13 GND 14
28 +5V
27
WE
26
CS 2
25
A8
24
A9
23 A11
22
OE
21
A 10
20
CS 1
19
D7
18
D6
17
D5
16
D4
15
D3
地址线： A0------A12 数据线： D0------D7 写允许信号： WE
输出允许信号： OE
选片信号：CS1，CS2
第5章 存储系统
1
§5.1 概 述
2
半导体存储器
存储器是计算机中用来记录信息的设备。 由能够表示二进制数“0”和“1”的、具 有记忆功能的一些物理器件组成。
能存放一位二进制数的物理器件称为一个 存储元。
若干存储元构成一个存储单元。
3
存储器的层次结构
由上至下容量越来越大，速度越来越慢
通用寄存器堆及 指令、数据缓冲栈
D0~D7
A0
A12 MEMW MEMR
A19 A17 A16 A15 A18 A14 A13
D0~D7
A0
•• •
••• A12
WE
OE
&
G1 G2A
Y0 CS1
VCC
&
G2B
CS2
C
B A
21
二、动态随机存储器DRAM
特点： 存储元主要由电容构成，由于电容存在
的漏电现象而使其存储的信息不稳定， 故DRAM芯片需要定时刷新。
F0000H~F1FFFH
A19
A18
A17
A16
&
A15
A14
1
A13
6264 CS1
17
部分地址译码
用部分高位地址信号（而不是全部）作为译码 信号，使得被选中得存储器芯片占有几组不同 的地址范围。
下例使用高5位地址作为译码信号，从而使被 选中芯片的每个单元都占有两个地址，即这两 个地址都指向同一个单元。
D0~D7 A0
A12 MEMW MEMR 高位地 址信号
• • •
译码 电路
D0~D7
A• 0
•
• A12
6
2
WE 6
OE 4
CS1
CS2
12
译码电路
将输入的一组二进制编码变换为一个特 定的输出信号，即： 将输入的一组高位地址信号通过变换， 产生一个有效的输出信号，用于选中某 一个存储器芯片，从而确定了该存储器 芯片在内存中的地址范围。
CA送S 行地址
随后，列地址选通信号CAS*有效， 传送列行地地址址，CAS列地*址相当于片选信号
WE=数1 据从DOUT引脚输出
DOUT
有效数据
27
刷新
将存放于每位中的信息读出再照原样写 入原单元的过程---------刷新
28
刷新操作时序
采用“仅行地址有效”TR方C 法刷新 行地址选通RATSR*A有S 效，传送行地址
RAS
TCR列P 地址选通CAS*无效，没有列地址 CAS 芯片内部实现一行存储单元的刷新 地址 TA没SR 有数行地据T址R输AH 入输出
DIN 存储系统中所高有阻 芯片同时进行刷新 DRAM必须每隔固定时间就刷新
全译码示例
A16 E3 A19A18AI1O7A/M16A15AE142A13 138A12～A0
A19 0 0 0 1 1 1 0
A18
&
E1
A17
全0 Y6
地址范围 2764
1C000H
CE
0 0 0 A115 1 1C0
A14
B
A13
A
全1
1DFFFH
A12～A0
16
全地址译码例
所接芯片的地址范围：
10
6264的工作过程
写操作 SRAM 6264写操作时序图
TW写入时间 TWC
地址 从写入命令发出到数据进入存储单 元的时间写信号有效时间
CS TTWACW写入周期
TWR
WE 两次写入存储T器W所允许的最小时间 TDT间W 隔有效地址维持TD的W 时间 TDH
数据 DOUT
DIN
11
6264芯片与系统的连接
22
典型DRAM芯片2164A
2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送，
共用一组地址信号线； 地址信号线的数量仅
为同等容量SRAM芯 片的一半。
23
2164A芯片
2164A外部引线图
24
主要引线
RAS：行地址选通信号。用于锁存行地址；
CAS：列地址选通信号。
13
译码电路
译码电路可以使用门电路组合逻辑 译码电路更多的是采用集成译码器
–常用的2:4译码器：74LS139 –常用的3:8译码器：74LS138 –常用的4:16译码器：74LS154
14
全地址译码
用全部的高位地址信号作为译码信号， 使得存储器芯片的每一个单元都占据一 个唯一的内存地址。
15
主要技术指标
存储容量 存取时间和存取周期 平均故障间隔时间（MTBF）（可靠性） 功耗 CPU读写存储器的时间必须大于存储芯片的 额定存取时间
6
§5.2 随机存取存储器
要求掌握：
SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术
7
一、静态存储器SRAM
地址总线上先送上行地址，后送上列地址，它们
分别在RAS和CAS有效期间被锁存在锁存器中。
WE：写允许信号 WE=O
WE=1
数据写入 数据读出
DIN： 数据输入
DOUT：数据输出
25
工作原理
数据读出 数据写入 刷新
参见其工作时序图
26
2164A的工作过程
读写操操存作 作储RAS地行址地2需址16要4选A读分通操两信作批号时序传R图A送S*有效，开始传
18
部分地址译码例
两组地址： F0000H~F1FFFH B0000H~B1FFFH
A19
A17
A16
&
A15
A14
1
A13
6264 CS1
19
应用举例
将SRAM 6264芯片与系统连接。 要求： 使其地址范围为：38000H~39FFFH。 使用74LS138译码器构成译码电路。
20
应用举例
特点：
存储元由双稳电路构成，存储信RAM芯片6264：
主要引脚功能 工作时序 与系统的连接使用
9
SRAM 6264芯片( 8K×8 )
6264外部引线图 6264芯片的主要引线
NC 1
A 12 2
A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A 0 10