第5章 存储器系统

动态刷新。
可一次编程ROM 可写入一次
EPROM 可用紫外线擦除 可擦去PROM EEPROM 用电可擦除
3
二、存储器的主要性能指标 1、存储容量
存储单元 × 每个存储单元可存位数 例： 6264 SRAM 的存储容量为 8K × 8 bit 即 8K个字节。 NMC41257 的存储容量为256K ×1bit 即 32K个字节。
9
全地址译码例
• 所接芯片的地址范围
F0000H~F1FFFH
A19
A18
A17
A16
&
A15
A14
1
A13
6264 CS1
10
2）部分地址译码方式 只有部分高地址线参预译码，参加译
码的高位地址愈少，译码电路愈简单则 同一芯片所占的内存地址就愈多，这种 译码方式的译码器电路比较简单，但会 破坏地址空间的连续性并减少了总的地 址空间。
24
2164A在系统中的连接
~
~
A0 A7
A8 A15 ADDSEL
A
LS158
B
S
RAS0 CAS0 MEMW
~
2164
A0
A7 RAS0 CAS0 WE
D0 D7
MEMR
LS245
A
B
DR E
D0 ～ D7
×8片
~
RAMADSEL
三、存储器扩展技术
用多片存储芯片构成一个需要的内存空间， 它们在整个内存中占据不同的地址范围，任 一时刻仅有一片（或一组）被选中——存储 器的扩展。
34
1、2764的引线（8 K× 8）
VPP
1
28
A12
2
27
A7
3
26
A6
4
25
A5
5
24
A4
6
23
A3
7
22
A2
8
21
A1
9
20
A0
10
19
D0
11
18
D1
12
17
D2
13
16
GN D
14
15
图 3-8
VCC(＋ 5V) PGM NC
A8 A9 A11 OE A10
CE D7 D6 D5 D4 D3
35
36
地址 CE
OE
D0～D7
有 效地 址 有 效数 据
2764读方式的时序
37
• 编程方式
在编程方式下，只要将VPP接25 V电压（不同型号芯 片所加电压不同，有的芯片仅须加12.5 V电压，加得 不正确会烧坏芯片，应注意器件说明），VCC加＋5 V 电压，CE端和OE端为高电平，从地址线A12～A1端输 入需要编程的单元地址，从数据线D7～D0上输入编程 数据，在PGM端加入编程脉冲，宽度为50 ms，幅度 为TTL高电平，便可实现编程（写入）功能。应注意， 必须在地址和数据稳定之后，才能加入编程脉冲。
字选线 V1
C
位线 (数据线)
CD
D 读出 放大器
单管动态存储电路
典型DRAM芯片2164A
• RAS：N行C 地—址选1通信号1。6 用—于锁V存CC 行地址 • CAS：D列IN 地—址选2通信号15 — CAS
地址总线W上E 先—送上3行地址14，后—送上D列OUT 地址，它们
分别在RRAASS和—CAS4有效期1间3 被—锁存A在6 锁存器中
A0 — 5 12
WE：写A2允许—信号6 WE=1O1
— —
A3 数据A4写入
A1 — 7 WE=110 — 数据A5读出
• DIN： GN数D 据输—入8
9 — A7
• DOUT：数据输出2164外部引脚
典型DRAM芯片2164A
• 2164A：64K×1bit • 采用行地址和列地址来确定一个单元 • 行列地址分时传送，
39
二、 电可擦除可编程ROM（EEPROM） 特点： • 可在线编程写入 • 掉电后内容不丢失 • 电可擦除
40
EEPROM 98C64A
READVY/PBP USY 1
28
A12
2
27
A7
3
26
A6
4
25
A5
5
24
A4
6
23
A3
7
22
A2
8
21
A1
9
20
A0
10
19
D0
11
18
D1
12
17
D2
两片芯片的地址范围分别为：20000H～2FFFFH和30000H～3FFFFH。
字位扩展
• 根据内存容量及芯片容量确定所需存储芯 片数
• 进行位扩展以满足字长要求 • 进行字扩展以满足容量要求 • 若已有存储芯片的容量为L×K，要构成容
量为M ×N的存储器，需要的芯片数为： （M / L） ×（N / K）
41
工作方式
• 数据读出 • 编程写入
字节写入：每一次BUSY=0写入一 个字节
自动页写入：每一次BUSY=0写入 一页（1~ 32字节）
• 擦除 字节擦除：一次擦除一个字节
片擦除：一次擦除整片
EEPROM的应用
• 可通过编写程序实现对芯片的读写，但 每写入一个字节都需判断READY/BUSY 端的状态，仅当该端为高电平时才可写 入下一个字节
字扩展例
• 用两片64K×8位的SRAM芯片构成容量为128KB的存储器
数据总线DB
MEMW MEMR
&G
A19
G2A Y2
A18
G2B
A17
C B
Y3
A16
A
74LS138
D0～D7
OR WE 64Kx8
CS
A0～A15
D0～D7
MEMW OR MEMR WE 64Kx8
Y3 CS
A0～A15
地址总线AB
LS158 A0~A7 A8~A15
位扩展方法：
• 将每片的地址线、控制线并联，数据线 分别引出
• 位扩展特点： 存储器的单元数不变，位数增加
字扩展
• 地址空间的扩展。芯片每个单元中的字长满足， 但单元数不满足
• 扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片
选端分别引出，以实现每个芯片占据不同的地 址范围
2、存取时间 3、可靠性 MTBF（平均故障间隔时间） 4、功耗 5、价格
4
5-2 随机存储器（RAM）
一、静态随机存储器（SRAM） 用途：主要用于小容量的存储系统中 典型芯片： 6116（2K×8bit ），6264（8K×8bit ）， 62256（32K×8bit ）等。 6264采用CMOS工艺制造，28引脚封装，容量为
• 例5-2用8256存储芯片构成1MB的存储器。
分析： •8256为256K*8bit 的存储芯片 •构成1MB的存储器，需要4片8256 •采用全译码方式，使用1片74LS138
P206
16
5.2.2 动态随机存储器DRAM
• 特点： • 存储元主要由电容构成，由于电容存在
的漏电现象而使其存储的信息不稳定， 故DRAM芯片需要定时刷新
• 数据读出
RAS
工作过程
CAS
行地址
列地址
WE=1
DOUT
有效数据
2164的数据读出时序图
• 数据写入
RAS CAS
行地址 WE
DIN
列地址 有效写入数据
DRAM 2164的数据写入时序图
23
• 刷新 将存放于每位中的信息读出再照原样写入 原单元的过程——刷新
RAS
CAS=1
行地址
DRAM芯片的刷新时序图
共用一组地址信号线 • 地址信号线的数量仅
为同等容量SRAM芯 片的一半
RAM的组成：
1
A0 A1
X2 译
A2
码
A3 A4
驱 动 31
32
输入 控制 电路
...
3232＝1024 存储单元
1 2 . . . 31 32
I/O电路 Y译码
读/写 片选
A5 A6 A7 A8 A9
RAM组成示意图
输出 驱动 输出
半导体 存储器
读写 存储器 RAM
只读 存储器 R0M
双极型 存取速度快；与MOS RAM相比
RAM
集成度低速，度功较耗快大几，十价—格几高百ns， 集成度较高，价格较便宜。
金属氧化物 （MOS）RAM
静态读写存储器（SRAM） 动态读写存储器（DRAM）
掩模工艺ROM
速度一较但快写几入十不—能几改百变n，s， 集成成度本很较高低，。价格低，需
1
28
VCC
2
27
WE
3
26
CS2
4
25
A3
5
24
A2
6
来自百度文库23
A1
7
22
6264
OE
8
21
A0
9
20
CS 1
10
19
I/O8
11
18
I/O7
12
17
I/O6
13
16
I/O5
14
15
I/O4
(a) 8K×8 SRAM引脚图
6264引脚图
表5-1 SRAM 6264真值表
CS1 CS2 OE WE 工作方式 I/O线状态
1
×
×
× 未选中(掉电)
高阻
×
0
×
× 未选中(掉电)
高阻
011
1
输出禁止
高阻
01
0
1
读
01
1
0
写
01
0
0
写
DOUT DIN DIN
2、6264工作过程 6264写操作时序：
在芯片的 A12~A0上加上要写入单元的地址； 使CS1和CS2同时有效； 在WE上加上有效的低电平，OE无效高电平。 在D7~D0上加上要写入的数据；
A19 A17 A16 A15 A18 A14 A13
应用举例
•• •
& G1
G2A
&
G2B
C
B A
D0~D7 A0 ••• A12 WE OE
Y0 CS1
VCC
CS2
• 例5-1用存储芯片SRAM6116构成一个 4KB的存储器。要求其地址范围在 78000H~78FFFH之间。
分析： •6116为2K*8bit 的存储芯片
第五章 存储器系统
1
5-1 概 述
一、存储器的分类 1、按工作性质分类 • 内部存储器 作用：用于存储当前运行所需要的程序和数据，
和CPU直接交换信息。 特点：容量小，工作速度高。 • 外部存储器 作用：用于存放当前不参加运行的程序和数据，
一般和内存交换信息。 特点：容量大，存取速度较慢。
2
2、半导体存储器的分类
8KB。
5
1、6264存储芯片的引线及其功能
•6264的外部结构
NC
封装及引脚
A4 A5
A6
A0～A12地址输入，213=8192=8K
A7 A8
D0～D7双向数据线
A9 A10
A11
CS1 CS2 片选信号
A12
I / O1
OE 读允许信号
I / O2
I / O3
WE 写允许信号
GND
A12~A0
CS1 CS2 WE
D7~D0
8
• 6264的工作过程
3、连接使用
芯片的选片信号是由高位地址和控制信号译码 形成的，由它们来决定芯片在内存的地址范围。 1）全地址译码方式
每一个存储单元唯一地占据内存空间的一 个地址。地址线全部参预了译码。
低位地址（A0—A12）经片内部译码可以决 定芯片内部的每一个单元，高位地址（A19— A13）利用译码器来决定将芯片放置在内存空 间的什么位置上。
字位扩展例
• 用32Kb芯片构成256KB的内存
需要8X8=64片
• 例5-5用2164构成容量为128KB的内存。
5.3 只读存储器（ROM）
一、可擦除可编程ROM（EPROM） •典型EPROM芯片实例
EPROM芯片有多种型号，常用的有：2716(2 K×8)、 2732 （4 K×8）、2764（8 K×8）、27128（16 K×8）、 27256（32 K×8）等。下面以2764（8 K×8）芯片为例说明EPROM的性能 和工作方式。
11
部分地址译码例
• 两组地址： F0000H~F1FFFH B0000H~B1FFFH
A19
A17
A16
&
A15
A14
1
A13
6264 CS1
应用举例
• 将SRAM 6264芯片与系统连接，使其地 址范围为：38000H~39FFFH
• 使用74LS138译码器构成译码电路
D0~D7
A0
A12 MEMW MEMR
位扩展 字扩展 字位扩展
位扩展
• 存储器的存储容量等于： 单元数×每单元的位数
字节数
字长
• 当构成内存的存储器芯片的字长小于内 存单元的字长时，就要进行位扩展，使 每个单元的字长满足要求
位扩展例
• 用8片2164A芯片构成64KB存储器
DB
D0
D1
D7
2164A 2164A A0~A7
AB
2164A
13
16
GN D
14
15
图 3-8
VCC(＋ 5V)
PWGEM NC
A8
A9 A11 OE 8K×8bit芯片 A10 13根地址线（A0 ~ A12）
CE 8位数据线（D0 ~ D7）
D7 D6 D5 D4
D3
输出允许信号（OE） 写允许信号（WE） 选片信号（CE） 状态输出端（READY/BUSY）
• 例5-6，将一片98C64A接到系统总线上， 使其地址范围在3E000H~3FFFFH之间。 并编写程序将芯片中所有存储单元写入 66H
38
• EPROM 由于对EPROM编程时，每写入一个字节都需要加50
ms宽的PGM脉冲电流，编程速度太慢，而且容量越大， 编程速度越慢。为此，Intel公司开发了一种新的编程 方法，比标准方法快5～6倍，按照这一新的编程思路， 人们开发了多种型号的EPROM编程器，所以，目前 对EPROM编程都使用专门的编程器。
•地址范V围CC对A应8 的A存9W储/R空O间E 为A410KCBS，D所7 以D需6 D要52片D461D163
•采用全译码方式，使用1片74LS138
24 23 22 21 20 19 18 17 16 15 14 13
6116
1 2 P32054 5 6 7 8 9 10 11 12
15
A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D0 D1 D2 GND