dsp的低功耗模式
DSP第5章-F28335-概述
外设总线： 用于外设互联，复用多种总线。
5.3.3 外设
1. ePWM:6个，可单独控制各个引脚，功能更强大 2.eCAP:6个 3.eQEP:2个，测速更加方便 4.ADC:12位,16路,80ns转换时间 5.Watchdog Timer:1个 6.McBSP:2个，用于连接高速外设，如音频处理模块 7.SPI:1个，连接具有SPI借口的外设
得益于F28335浮点运算单元，从而简化软件开发，缩 短开发周期，降低开发成本。
5.1 F28335的性能
高性能静态CMOS技术：主频150MHZ，指令周期6.67ns; 低功
耗设计，1.9V/1.8V内核电压，3.3VI/O引脚电压;Flash编 程电压为3.3V
高性能32位CPU：IEEE-754单精度浮点运算单元（FPU） ；
3个32位CPU定时器:定时器0、1、2。T0、T1为一般定时器 ，T0连接至PIE，T1连接至中断INT13，T2用作DSP/BIOS的
5.1 F28335的性能
串行端口外设：2个eCAN2.0B； 3个SCI（UART）；2个 McBSP；1个SPI； 1个I2C总线接口。
16通道12位模数转换模块：转换时间80ns,2X8通道复用输入 接口；2个采样保持电路；单/连续通道转换；内部或外部参考电 压
▪32位定点CPU架构，支持16位和32位指令操作。前者减 少存储，提高代码密度。后者加快指令执行时间。 ▪32位IEEE-754单精度FPU，具有高效C/C++引擎，可使 用高级语言编程。 ▪32X32位MAC64位处理能力。 ▪快速中断响应。 ▪“原子指令”读写简化机制。执行更快，代码更少。
DSP
一、填空1. DSP的基本结构是采用____________结构，即程序和数据是分开的。
2.直流电机的控制主要采用的控制方式是____________。
3. DSP芯片的前缀“LF”说明片内有___________存储器；而以“LC”为前缀的芯片，片内有____________工艺的程序存储器。
4．寄存器ST1的CNF位决定B0的作用，当CNF=________时，映射到程序存储空间，CNF=__________时映射到数据存储空间。
5．当工作于______________计数模式时，通用定时器会产生一个非对称波形。
6．若系统时钟频率为40MHz，SCI的BRR值设置为4，则SCI的异步波特率为_________。
7．WD复位关键字寄存器(WDKEY)，向WDKEY写入55h后紧接着写入_________则清楚WDCNTR寄存器。
8．自动排序器的两种工作模式分别是____ ____和_____ ____。
9．同传统的单片机中断处理方式类似，DSP中断的处理也有两种方法，分别是__________和____________。
10. DSP对外部存储器和外部功能器件的片选方法有两种：___________和____________。
答案：1、哈佛 2、电枢控制法 3、Flash、CMOS4、1、05、连续递增6、1067、AAh8、不中断的排序模式、启动/停止模式 9. 查询法、回调法10、片选法、译码选通法1．DSP与单片机、嵌入式微处理器的最大区别是能够________、_________地进行数字信号处理运算。
2. DSP的基本结构是采用____________结构，即程序和数据是分开的。
3. DSP的应用非常广泛，试举一个应用的例子_____ ___。
4. 数模转换过程可分为两个时段_____ ___和_____ ____5．如果m是一个特定的读写操作的所要求的时钟周期（CLKOUT）的数目，w是附件的等待状态的数目，那么操作将会花费___________个周期。
DSP名词解释
DSP 专有名词解释AAbsolute Lister 绝对列表器ACC 累加器AD 模拟器件公司Analog DevicesADC 数模转换器All-pipeline-Branching 全流水分支ALU 算数逻辑运算单元Arithmetic Logical UnitAMBA 先进微控制器总线结构（ARM处理器的片上总线）Advanced microcontroller bus architectur eANSI 美国国家标准局AP 应用处理器Application ProcessorAPI 应用程序编程接口Application Programmable interface ARAU 辅助寄存器单元Auxiliary Register Arithmetic Unit ARP 辅助寄存器指针/地址解析协议Address Resolution ProtocolArchiver Utility 归档器公用程序ASIC 专用集成电路Application Specific Integrated Circ uitASP 音频接口/动态服务器页面（Active Server Page）ASK 振幅调制BB0，B1 DARAM B0、B1 块双口随机存储器BDM 背景调试模式Background Debug Mode Bluetooth 蓝牙BEGIER 调试中断使能寄存器BOPS 每秒十亿次操作BOOT Loader 引导装载程序CC Compiler C编译器CALU 中央算术逻辑单元Central Arithmetic Logical UnitCAN 控制器局域网Controller Area NetworkCCS 代码调试器/代码设计套件Code Composer StudioCDMA 码分多址Code Division Multiple AccessCode Size 代码长度CLKX 发送时钟引脚CLKR 接收时钟引脚COFF 通用目标文件格式Common Object File FormatConvolution 卷积Cost Efficient 成本效益Cost Revenue Analysis 成本收入分析Cross Reference List 交叉引用列表器CSM 代码安全模块Code Security ModuleDDAG 地址发生器Data Address Generator DAR 数据存储页面指针DARAM 双口随机存储器Double Access Random Access MemoryDMSoC 达芬奇数字媒体片上系统DP (DPH:DPL) 数据页面指针寄存器Data -page PointerDR 数据接收引脚DRR 数据接收寄存器Data receive registerDRAB 数据读地址总线Data Read Address BusDRDB 数据读数据总线Data Read Data BusDRR 数据接收寄存器Data receive registerDSC 数字信号控制器Digital Signal ControllerDSK DSP初学者套件DSP Starter KitDSP 数字信号处理/ 数字信号处理器Digital Signal Processing/ProcessorDSP/BIOS 小型嵌入式实时的操作系统DX 数据发送引脚DWAB 数据读地址总线Data Write Address Bus DWDB 数据写数据总线Data Write Data BusEeCAN 增强型控制器局域网（增强型CAN总线）Enhanced Controller Area NetworkEV 事件管理器Event ManagerEvent driven 事件驱动EVM 评估模块Evaluation Module EDMA 增强的直接存储器访问EMCV 嵌入式计算机视觉库Embedded Computer Vision LibraryEMIF 外部存储器接口External Memory InterfaceEmulator 硬件仿真器————Simulator 软件仿真器EOS 嵌入式操作系统Embedded Operation System ES 嵌入式系统Embedded SystemETM 嵌入式跟踪宏单元Embedded Trace MacrocellF—HFFT 快速傅里叶变换fast fourier transformFFS 闪存系统文件Flash file systemFinite Impulse Response Filter 有限长脉冲响应滤波器FPWR flash的功耗模式寄存器Flash Power Word Register FSM 有限状态机Finite State Machine FSR 接收帧同步引脚FSX 发送帧同步引脚GAL 普通阵列逻辑Generic array logicGPIO 通用输入输出接口General Purpose Input Output Port GPT 通用定时器General purpose timerGPRS 通用分组无线业务General Packet Radio ServiceGUI 图形用户界面Graphical User InterfaceHCD USB主机控制器驱动程序HostController DriverHWI 硬件中断Hardware Interrupt HPI 主机接口Host Port InterfaceIIBQ 指令缓冲队列Instruction Buffer QueueIC 集成电路Integrated CircuitICE 实时在线仿真In-Circuit EmulatorIDE 集成开发环境Integrated Development EnvironmentIDMA 内部直接存储器访问I^2C 内部集成电路Inter Integrated Circuit Integrated Preprocessor 集成预处理器Interrupt Redirect 中断重定向IPC 进程间通信Inter Process Communication IRDA 红外线数据协会Infrared Data AssociationISP 在线编程In-System programmable ISR 中断服务程序Interrupt service routineISS 指令集模拟器Instruction set simulatorJ—LJTAG 边界扫描接口/联合测试行动小组Joint Test Action GroupLCD 液晶显示器Liquid Crystal Display Library Build Utility 创建库工具Lowest power/MIPS 最低功耗LPM 低功耗模式Low Power ModuleM—NMAC 媒体访问控制Media Access ControlMBPS 每秒百万比特Million Bits Per Second MCU 单片机Micro Control Unit McASP 多通道音频串口Multichannel audio serial portMcBSP 多通道缓冲接口Multichannel Buffered Serial Port MFLOPS 每秒百万次浮点操作MIPS 每秒百万条指令Million Instructions Per Second MMC 多媒体卡Multimedia Card MMR 内存映射式寄存器Memory Map RegisterMMU 存储管理单元Memory Management Unit MOPS 每秒百万条操作Million Operation Per Second MPU 嵌入式处理器/微处理器Micro Processor UnitMSI 中规模集成电路medium-scale integrationMSP 混合信号处理器Mixed Signal ProcessorNFC 近场通信Near Field CommunicationNTSC 国家电视标准委员会National Television Standard CommitteeNull-overhead 零开销OOCD 片上调试技术On-chip debugging techniquesOEM 原始设备生产商（代工生产）Original equipment manufacturer OFDM 正交频分多路复用技术Orthogonal Frequency Division MultiplexingOLE 对象连接与嵌入Object linking and embeddingOMAP 开放式多媒体应用平台Opening Multimedia Application PlatformOpenCv 开放计算机视觉库Open computer vision libraryOSD 屏幕显示On Screen DisplayOSC 晶体整荡器OTP 一次性可编程One Time ProgrammablePP（PH:PL）乘积结果寄存器PAB 程序地址总线Program Address BusPAL 可编程阵列逻辑programmable array logicPAL 逐行倒相Phase Alteration Line PAN 个人局域网personal area networkPC 程序计数器Program CounterPIE 外设中断扩展Peripheral Interrupt Expansion PIN 个人身份识别号Personal Identification Number PLD 可编程逻辑器件Programable Logic DevicePLL 锁相环Phase Locking LoopPMC 程序存储控制器Program Memory ControllerPointer Arithmetic 定点运算PPM 脉冲相位调制Pulse Position ModulationPRDB 程序读数据总线Program Read Data BusPreemptive kernel 抢占式内核PREG 乘积存储器Process Manager 进程管理器Product Shifter 乘积移位器PWM 脉宽调制Pulse Width Modulation RRBR 接收缓冲寄存器Receive buffer registerRF 无线电射频Radio FrequencyResource Manager and Process Manager 资源和进程管理器RISC 精简指令集Reduced Instruction Set ComputingROM 只读存储器Read Only MemoryRSR 接收移位寄存器Receive Shift RegisterRTC 实时时钟Real Time Clock Run Time Support Library 运行支持库Run Time Support Library DSP Algorithm Standard 运行支持库DSP 运算法则标准SSARAM 单口随机存储器Single Access Random Access MemorySBSRAM 同步突发静态RAM Scan_Based Emulator 基于扫描的硬件仿真器SCI 串行通信接口Serial Communication Interface SCR 交换中心资源Switched Central Resource SD 安全数字卡Secure Memory Card SDRAM 同步动态RAMShell Program 外壳程序Simulator 软件仿真器SIR 异步半双工的红外通信方式Serial InfraredSOC 片上系统System On ChipSource Inter_List Feature 源代码交叠工具SPI 串行外设接口Serial Peripheral Interface Super Harvard 超级哈佛结构SWI 软件中断Software Interrupt SWWSR 软件等待状态寄存器Wait for a status register software （供参考）System Crash 系统崩溃TTAP 测试访问口Test Access PortTEC 错误传输计数器Transmission error counterTFT 薄膜场效应晶体管Thin Film TransistorTI 德州仪器Texas InstrumentsTREG 临时寄存器TSIP 电信串行接口端口Telecommunication Serial Interface PortU-XUART 通用异步收发器Universal Asynchronous receiver Transmitter UWB 超宽带通信Ultra wideband communicationsVLIW 超长指令字Very Long Instruction Word VPBE 视频处理后端Video Processing Back End VPFE 视频处理前端Video Processing Front End VPSS 视频处理子系统Video Processing Sub SystemWDT 看门狗定时器Watchdog TimerWi-fi 一种无线方式互连技术Wireless fidelityXDS 扩展开发系统External Development SystemXARn（ARnH：ARn）（n取0—7）辅助寄存器XINTF 存储器外部扩展接口External interfaceXSR 发送移位寄存器XT（T：TL）乘法单元被乘数寄存器/暂存器数字12 - stage Pipeline 十二级流水线3CComputer Communication Consumer3G 第3代移动通信技术The 3rd Generation Telecommunication40-bit barrel shifter 40位桶形移位器。
dsp的低功耗模式
240xA系列DSP有一个低功耗指令IDLE，当被执行时,该指令将停止CPU 中所有电路的时钟；尽管如此,从CPU中出来的时钟将继续输出。
通过使用该指令，CPU的时钟将被关闭以节约能量。
当遇到复位或者中断请求时CPU将推出IDLE模式。
1.1时钟类型所有以240xA为内核的设备均包含下面两种时钟类型：n组成大部分CPU逻辑电路时钟的CPU时钟。
n组成外设时钟以及CPU中的中断逻辑电路的系统时钟（由CPU 中出来的CLKOUT得来）。
当CPU进入IDLE模式时,系统时钟继续产生,CPU时钟停止产生。
这种模式叫作IDLE1 模式。
当CPU进入IDLE2 模式时,CPU时钟，系统时钟都将停止产生,这样允许进一步的节省能量。
第三种节能模式，HALT模式,有可能将看门狗时钟以及振荡器时钟关闭。
在HALT模式中，输入到锁相环的时钟被关闭。
低功耗模式不会改变通用I/O口的状态。
在进入低功耗模式之前，I/O口将保持住同样的状态。
并且，进入低功耗模式后,通用I/O口不会进入到高阻抗状态以及内部电压上拉或下拉不会改变.当执行IDLE指令时,系统配置寄存器SCSR1 的12，13位LPM位将决定DSP进入三种节能模式中的哪种模式。
以下图标为三种模式下各时钟的关闭情况以及退出该情况所需要的条件。
(见相册)1.2退出低功耗模式多种情况可以退出低功耗模式。
以下部分描述了怎样退出低功耗模式。
1.2。
1复位复位（任何情况下的复位）可以使DSP退出任何一种低功耗模式。
如果DSP处于HALT模式即暂停状态下,复位将启动振荡器；尽管如此，由于启动振荡器至产生时钟需要一定时间，CPU的复位将被延迟一段时间。
1.2。
2外部中断外部中断，XINTx，可以使DSP退出出HALT的任何一种中断。
如果DSP处于IDLE2节能模式，连接到外部中断引脚的同步逻辑可以识别出在引脚上的中断,然后开始系统时钟和CPU时钟,然后允许时钟逻辑向PIE控制器产生中断请求。
DSP电源系统的低功耗设计
DSP电源系统的低功耗设计随着科技的不断进步，数字信号处理(DSP)在许多领域得到了广泛应用，如通信、音频、视频等。
DSP芯片是整个系统的核心，其性能直接影响系统的质量和功耗。
因此，设计一种低功耗的DSP电源系统至关重要。
在设计低功耗的DSP电源系统时，可以从电源的选择、电源管理技术以及电路设计等方面入手。
1.电源的选择a.高效率电源：选择高效率的DC-DC转换器作为DSP的电源供应，提高整个系统的功耗效率。
b.深睡眠和快速唤醒模式：选择支持低功耗模式的电源，如深睡眠模式和快速唤醒模式。
在DSP不工作时，将电源转到低功耗模式，从而降低功耗。
c.动态电压调整(DVC)：根据DSP工作负载的变化，动态调整电压供应，以降低功耗。
2.电源管理技术a.关闭未使用的模块:将DSP中未使用的模块关闭，以减少功耗。
例如，关闭未使用的内存和接口模块。
b.时钟管理:根据DSP的实际需求，选择合适的时钟频率和功耗模式。
降低时钟频率和功耗模式可以有效地降低功耗，但同时也会降低DSP的性能。
c.特定功耗优化算法:应用特定的优化算法，如动态电压频率缩放(DVFS)等，根据工作负载动态调整DSP的电压和频率。
这样可以在保证系统性能的前提下降低功耗。
d.睡眠模式管理:在DSP不工作时，将其切换到睡眠模式，降低功耗。
睡眠模式下，关闭不必要的模块，减少功耗。
3.电路设计a.降低电路的静态功耗:通过合理的电路设计，降低电路的静态功耗，如减少待机模式下电源的漏电流。
b.降低电路的动态功耗:减少电路的开关频率，降低动态功耗。
例如，使用较低的时钟频率和功耗模式，以及合理控制总线和存储器的访问次数。
c.优化供电网络:在电路设计中，合理配置供电网络，减少电源纹波和噪声对DSP的影响，提高系统的稳定性和效率。
4.软件优化a.降低算法复杂度:在软件开发过程中，选择合适的算法和数据结构，降低DSP的计算复杂度，从而降低功耗。
b.降低数据处理量:优化数据处理的过程，减少不必要的计算和数据移动操作，降低功耗。
DSP课件第二章TMS320LF240x硬件结构
当片内外设产生中断时，CPU响应中断并执行相应的中断服务程序 对片内外设进行操作。
05
TMS320LF240x的电源管理和低功耗
模式
电源管理单元
电源管理单元（PMU）是TMS320LF240x芯片中的一个重要组成部分，负责控制芯 片的电源供应和功耗管理。
PMU包含多个电源域，可独立控制各个电源域的开启和关闭，以实现灵活的功耗管 理。
较
他设备进行数据交换，可配 置为发送或接收模式。
器
比较器用于检测电压或电平 是否达到预设值，输出电平
可配置为高或低，常用于 PWM控制或阈值检测。
看门 狗定 时器
片内外设的访问方式
直接访问
通过特定的寄存器地址直接读写片内外设的控制寄存器和数据寄 存器。
间接访问
通过特定的寄存器地址读写片内外设的控制寄存器来配置片内外设， 再通过数据寄存器进行数据传输。
PMU还具有过压和欠压保护功能，以确保芯片在异常电源条件下能够安全运行。
低功耗模式
TMS320LF240x支持多种低功 耗模式，以便在不需要时降低芯
片功耗。
低功耗模式通过关闭不需要的内 部时钟和电源域来实现功耗降低。
在低功耗模式下，芯片的某些功 能将被禁用，但仍可以响应外部 事件或中断，并在必要时唤醒。
需求。
输入输出电平
02
TMS320LF240x的输入输出电平一般为CMOS电平，能够与
TTL和CMOS电路兼容。
驱动能力
03
TMS320LF240x的驱动能力较强，能够驱动较大规模的外部电
路。
封装形式
• TMS320LF240x的封装形式一般为塑封或陶瓷封装，具体 取决于应用需求和生产厂家。
DSP原理与应用知识总结
上海电力学院题目：DSP原理与应用大报告院系：计算机与信息工程专业年级：2008071学生姓名：王涛学号：20081938TMS320LF240x芯片概述TMS320系列包括：定点、浮点、多处理器数字信号处理器和定点DSP控制器。
TMS320系列DSP的体系结构专为实时信号处理而设计，该系列DSP 控制器将实时处理能力和控制器外设功能集于一身，为控制系统应用提供了一个理想的解决方案。
主要特性：灵活的指令集；内部操作灵活性；高速的运算能力；改进的并行结构；有效的成本。
定点系列TMS320C2000、TMS320C5000，浮点系列TMS320C6000（也有部分是定点DSP）。
TMS320系列同一产品系列中的器件具有相同的CPU结构，但片内存储器和外设的配置不同。
派生的器件集成了新的片内存储器和外设，以满足世界范围内电子市场的不同需求。
通过将存储器和外设集成到控制器内部，TMS320器件减少了系统成本，节省了电路板空间，提高了系统的可靠性。
TMS320LF240x DSP的特点：采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功耗；30MIPS的执行速度使得指令周期缩短到33ns（30MHz），提高了控制器的实时控制能力。
基于TMS320C2000 DSP的CPU核，保证了TMS320C240x DSP代码和TMS320系列DSP代码的兼容。
片内有32K字的FLASH程序存储器，1.5K字的数据/程序RAM，544字双口RAM（DARAM）和2K字的单口RAM（SARAM）。
两个事件管理器模块EVA和EVB，每个包括：两个16位通用定时器；8个16位的脉宽调制（PWM）通道。
可扩展的外部存储器（LF2407）总共192K字空间：64K字程序存储器空间；64K字数据存储器空间；64K字I/O寻址空间。
看门狗定时器模块（WDT）。
10位A/D转换器最小转换时间为500ns，可选择由两个事件管理器来触发两个8通道输入A/D转换器或一个16通道输入的A/D转换器。
第一章 简述DSP
第1章认识DSP数字信号处理技术(Digital Signal Processing简称DSP)在日常生活中正发挥着越来越重要的作用，现代数学领域、网络理论、信号与系统、控制理论、通信理论、故障诊断等领域无一例外的都需要数字信号处理作为基础工具。
其技术已经广泛应用于多媒体信号处理、通信、工业控制、雷达、天气预报等领域，也正是有了数字信号处理器技术才使得诸多领域取得了革命性的变化，数字信号处理技术本身拥有两成含义:一方面指的完成数字信号处理工作的处理器器件，另一方面指专门针对数字信号处理而设计实现的特殊算法和结构。
数字信号处理器技术的学习在嵌入式领域也占了相当大的比重，但由于其放大而复杂的硬件结构和灵活多变的软件设计方法，数字信号处理的学习往往对于初学者来说是无从下手的，到底应该怎样去学习DSP呢？这本书正是为了解决这个问题而诞生的，作为开头序章，在本章当中先来了解一下DSP的一些基础知识，了解DSP的基本概念，现在就让为我们来认识一下到底什么是DSP！1.1 DSP基础知识数字信号处理器(DSP)由最初的作为玩具上面的一个控制芯片，经过二三十年的发展，已经成为了数字化信息时代的核心引擎，广发用于家电、航空航天、控制、生物工程以及军事等许许多多需要实时实现的领域当中。
在全球的半导体市场中，未来三年DSP将保持着最高的增长率。
据美国权威机构SIA 2006年6月的预测，从2006年~2008年，半导体平均年增长率为10%，而DSP的平均年增长率则近20%。
2007年DSP市场规模将首次超过100亿美元，创新的应用前景非常广阔。
事实上我们生活在一个模拟的世界，这个世界充满了颜色、影像、声音等和各种可以由线路或通过空气传输的信号。
数字技术提供这些真实世界现象与数字信号处理的接口。
数字服务者所提供的每一件事情都是以模拟数字转换A/D开始而以数字模拟转换D/A为结束，而其中所进行的就是各种各样复杂的数字运算处理。
DSP原理及应用技术考试知识点总结太原理工大学(13
第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。
P2图1-1-12、TMS320系列DSPs芯片的基本特点：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。
3、哈佛结构：是一种将程序指令储存和数据储存分开的储存器结构。
特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。
4、TMS320系列在哈佛结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
5、冯诺依曼结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。
6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。
解释：在4级流水线操作中。
取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。
在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。
7、定点DSPs芯片：定点格式工作的DSPs芯片。
浮点DSPs芯片：浮点格式工作的DSPs芯片。
（定点DSPs可以浮点运算，但是要用软件。
浮点DSPs用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS（每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。
9、TMS320F281x系列芯片主要性能：（1）低功耗设计（核心电压1.8V，I/O电压3.3V）（2）高性能的32位中央处理器：可达4兆字的线性程序地址，可达4兆字的线性数据地址（3）3个外部中断128位的密钥，3个32位的CPU定时器（4）串口外围设备（串行外围接口SPI，两个串行通信接口SCIs，标准的UART，改进的局域网络eCAN，多通道缓冲串行接口McBSP和串行外围接口模式）（5）最多有56个独立的可编程、多用途通用输入/输出（GPIO）引脚。
DSP技术及应用考试复习资料(按题型分)要点
一、填空题1．命令文件用.cmd扩展名表示。
2．TMS320LF2407 DSP共有144引脚。
3.与C语言相比，汇编语言的可移植性较差4. 在数的定标中，如果采用Q表示法，一个Q8定点数的精度为1/165. TMS320LF2407 DSP内部含有8 个辅助寄存器。
6．TMS320LF240X DSP微处理器采用的是哈佛结构7. 采用DSP进行数字信号处理属于软硬件结合实现方法。
8. 一般情况下，下列器件在工作时,功耗最小的是小液晶块9. TMS320LF2407 DSP中，累加器的位数为:32位10．可编程数字信号处理器简称DSP11.看门狗的作用是PC受到干扰而跑飞时产生复位12．TMS320LF240X DSP有1个累加器。
13．输出比较功能一般用于在规定的时刻输出需要的电平14. TMS320LF240X DSP共有86条指令，分为6大类。
15.一般情况下，TMS320LF240X系列DSP内的用户程序存储在Flash存储器中16. TMS320LF240X DSP具有 4 个通用定时器，都采用16位计数器，计数范围是0-65535个脉冲。
17．ADD *+，8，AR4含义是：以当前AR中的内容为地址的数据存储单元内容左移8位后与ACC中内容相加，结果送与ACC，且AR中内容加一，并指定AR4为下一个当前AR。
18．在数的定标中，如果采用Q表示法，Q越大，数值范围越大，但精度越低。
19．LF240X中断源分为__软件______中断和__硬件______中断。
20. 在TMS320LF240X DSP中，优先级最高的中断是__复位______。
21．TMS320LF240X DSP共有__3____种基本的数据寻址方式，分别是立即、直接、间接。
22．按数据格式分类，DSP芯片可分为定点式芯片和浮点式芯片。
23．TMS320LF2407A DSP有3种低功耗模式。
24．DSP执行一条指令，需要通过取指、译码和执行等阶段。
dsp芯片的原理与应用概念及重点
dsp芯片的原理与应用概念及重点第一章：1.dsp定义：是指利用计算机，微处理器或专用处理设备，以数字形式对信号进行的采集，交换，滤波，估值，增强，压缩，识别等处理。
2.dsp同时实现的方法：1，在通用型的计算机上以软件同时实现；2，在通用型的计算机系统上加之专用的快速处理机同时实现；3，用通用型的单片机同时实现；4，用通用型的可编程dsp芯片同时实现；5，用专用的dsp芯片同时实现。
3.dsp芯片的优点：1，在一个指令周期内一般至少可以完成一次乘法和一次加法；2，程序空间和数据空间分开，可以同时访问指令和数据；3，片内具有快速ram，通常可通过独立的数据总线在两块中同时访问；4，具有低开销或无开销循环及跳转的硬件支持；5，快速的中断处理和硬件i/o支持；6，具有在单调周期内操作的多个硬件地址生产器；7，可以并行执行多个操作；8，支持流水线操作，使取值，译码和执行等操作可以并行执行。
4.dsp芯片的特点：1，哈佛结构；2，流水线操作方式；3，专用的硬件乘法器；4，高效率的dsp指令；5，快速的指令周期。
5.dsp芯片运算速度衡量标准：1，指令周期；2，mac时间；3，fft执行时间；4，mips；5，mops；6，mflops；7，bops第二章dsp芯片的基本结构大致可以分后cpu、总线、存储器以及内置外设与专用硬件电路等部分。
tms320系列dsp芯片的cpu主要组成：指令解码部分、运算与逻辑部分、寻址部分；运算与逻辑部分通常包含：算术逻辑单元、累加器acc、桶形移位寄存器、乘坐递增单元（mac）哈佛结构：主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。
与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据得吞吐率提高了一倍。
（加图）哈佛结构的改良：1.容许数据存放在程序存储器中，并被算数运算指令轻易采用进一步增强了芯片的灵活性；2.指令存储在高速缓冲器中，当继续执行此指令时，不须要再从存储器中读取指令，节约了一个指令周期的时间。
TI嵌入式DSP应用的低功耗优化策略
7. 对具有不同功能的不同平台，电源管理器必须是可扩展的和可移植的。
为满足上述的关键要求，可将电源管理器作为DSP/BIOS的附属模块添加，。电源管理器位于内核之外，它不是系统中的一项任务，而是一组可在应用控制线程以及器件驱动程序环境中执行的API。
设计嵌入式DSP处理器或系统功耗要求严格的系统时，采用DSP专用技术、操作系统及其支持软件可以降低功耗。超越传统技术的DSP或双处理器设计在节约能量方面表现出色。
功耗基础知识
互补金属氧化物半导体（CMOS）电路的总功耗是动态功耗与静态功耗之和：
当门发生逻辑状态转换并产生内部结点充电所需的开关电流以及P通道及N通道同时暂态开启引起直通电流时，就会出现动态功耗。通过以下公式可以估算其近似值：
其中，Cpd为动态电容，F为开关频率，Vcc为电源电压，而Nsw为转换的比特数。另外，电压（Vcc）决定着稳定工作状态下的最大开关频率（F）。上述关系中包含两个重要概念：动态功耗与开关频率呈线性关系，与电源电压呈二次关系；最大安全开关频率取决于电源电压。为便于本文讨论，将特定的频率及电压对称为“设定点”。
3．电压及频率（V/F）调节—电源管理器提供的接口可使应用程序动态更改DSP内核的工作电压及频率。因此，应用程序可利用该特性根据相关的处理要求相应调整功耗。电源管理器API可设定应用中的电压是否应随同频率进行调节，以及在降压转换过程中是否可继续执行任务，转换时延由负载而定，有可能会较长；如果处理器在降压转换期间工作正常，则允许继续执行应用；此外，电源管理器还包含用于查询V/F设定点属性及时延的API。
时钟发生器1
时钟电路
2、锁相环PLL
(2) 软件配置的PLL 软件配置的PLL具有高度的灵活性。 可编程锁相环倍频电路有一个时钟定标器，通 过软件对其设置可以产生各种频率的时钟，并能 直接接通和关断PLL。 软件PLL的锁定定时器，在系统从DIV到PLL模 式切换时，可以预置不同延时值来确保锁相环能 完成锁相。
每16个输入时钟CLKIN到来后减1
时钟模块编程
② 软件PLL的工作方式
通过软件编程，可以使软件PLL实现两种工作 方式：
PLL方式，即倍频方式。 芯片的工作频率=输入时钟CLKIN × PLL的乘 系数(N).共有31个乘系数，取值范围为0.25~15。 DIV方式，即分频方式。 对输入时钟CLKIN进行2分频或4分频。
当省电方式结束后，CPU可以继续正常工作。
’C54x有4种省电方式，分别为闲置方式1、闲 置方式2、闲置方式3和保持方式。
省电方式的实现： ① 执行IDLE1、IDLE2和IDLE3三条指令； ② 使外部信号HOLD=0。
0
1
0
工作频率=外部时钟源1.5 工作频率=外部时钟源4.5
0
0
1
工作频率=外部时钟源2 工作频率=外部时钟源2
1
1
1
工作频率=内部时钟器2 工作频率=内部时钟器2
1
0
1
工作频率=外部时钟源1 工作频率=外部时钟源1
0
1
1
停止工作
停止工作
注意：① 时钟方式的选择方案是针对不同的 ’C54x芯片而言。 ② 停止工作方式等效于IDLE3省电方式。
dsp的低功耗模式
240xA系列DSP有一个低功耗指令IDLE，当被执行时，该指令将停止CPU中所有电路的时钟；尽管如此，从CPU中出来的时钟将继续输出。
通过使用该指令，CPU的时钟将被关闭以节约能量。
当遇到复位或者中断请求时CPU将推出IDLE 模式。
1.1时钟类型所有以240xA为内核的设备均包含下面两种时钟类型：n组成大部分CPU逻辑电路时钟的CPU时钟。
n组成外设时钟以及CPU中的中断逻辑电路的系统时钟（由CPU中出来的CLKOUT得来）。
当CPU进入IDLE模式时，系统时钟继续产生，CPU时钟停止产生。
这种模式叫作IDLE1 模式。
当CPU进入IDLE2 模式时，CPU时钟，系统时钟都将停止产生，这样允许进一步的节省能量。
第三种节能模式，HALT模式，有可能将看门狗时钟以及振荡器时钟关闭。
在HALT模式中，输入到锁相环的时钟被关闭。
低功耗模式不会改变通用I/O口的状态。
在进入低功耗模式之前，I/O口将保持住同样的状态。
并且，进入低功耗模式后，通用I/O口不会进入到高阻抗状态以及内部电压上拉或下拉不会改变。
当执行IDLE指令时，系统配置寄存器SCSR1 的12，13位LPM位将决定DSP 进入三种节能模式中的哪种模式。
以下图标为三种模式下各时钟的关闭情况以及退出该情况所需要的条件。
(见相册)1.2退出低功耗模式多种情况可以退出低功耗模式。
以下部分描述了怎样退出低功耗模式。
1.2.1复位复位（任何情况下的复位）可以使DSP退出任何一种低功耗模式。
如果DSP处于HALT模式即暂停状态下，复位将启动振荡器；尽管如此，由于启动振荡器至产生时钟需要一定时间，CPU的复位将被延迟一段时间。
1.2.2外部中断外部中断，XINTx，可以使DSP退出出HALT的任何一种中断。
如果DSP处于IDLE2节能模式，连接到外部中断引脚的同步逻辑可以识别出在引脚上的中断，然后开始系统时钟和CPU时钟，然后允许时钟逻辑向PIE控制器产生中断请求。
DSP第5章-F28335-概述
5.5 总结
低功耗模式。三种，IDLE、STANDBY、HALT
5.5 总结
低功耗模式。三种，IDLE、STANDBY、HALT
5.5 总结
外设帧0、1、2、3（PFn）。PF0：PIE、Flash、XINTF、 DMA、Timers、CSM、ADC；PF1：eCAN、GPIO、 ePWM、eCAP、eQEP;PF2:SYS、SCI、SPI、ADC、I2C、 XINT；PF3：McBSP.外设帧的寄存器映射如下图所示。
16*16和 32*32介质访问控制（MAC）运算；16*16双 MAC；哈佛总线架构；快速中断响应和处理能力;统一存储器 编程模型和高效代码（使用C/C++ 和汇编语言）。
6通道DMA处理器(用于ADC，McBSP，ePWM，XINTF ，SARAM)
5.1 F28335的性能
16位或32位外部接口（XINTF）：可处理超过2M*16位 地址范围
5.5 总结
F28335（C28x+FPU）属TMS320C2000TMDSC。32位定 点+IEEE754的32位单精度浮点单元，支持C/C++，快速中断 响应与处理。
哈佛总线
外设总线：支持3种。外设1支持16/32位访问；外设2支持16 位访问；外设1支持DMA和16/32位访问；
实时在线仿真：IEEE1149.1 JTAG接口，可在系统运行、代码 执行或中断时观察内存、外设和寄存器的变化。
5.1 F28335的性能
串行端口外设：2个eCAN2.0B； 3个SCI（UART）；2个 McBSP；1个SPI； 1个I2C总线接口。
16通道12位模数转换模块：转换时间80ns,2X8通道复用输入 接口；2个采样保持电路；单/连续通道转换；内部或外部参考电 压
DSP处理器电源设计
DSP处理器电源设计设计人员在选择DSP电源时首先需选定稳压器的类型。
稳压器可分为两大类，即线性稳压器和开关稳压器。
由于采用了由一个导通元件和一个误差放大器组成的简单拓扑结构，线性稳压器易于使用。
线性稳压器的主要优点是，由于通常环路带宽较高，输出噪声低且瞬态性能较好，主要缺点是在大负载和在输入和输出之间压差较大时效率低。
线性稳压器功耗的计算公式为：输入电压通常为5V或3、3V，输出电压则降至1、0V至1、2V。
这个电压差乘以5A或更大的负载电流，可能产生超出线性稳压器承受能力的功耗。
因此，处理器电源通常选用开关稳压器。
开关稳压器使用电感和电容来存储和传输从输入到输出的能量。
由于导通元件并非常通并一直向输出端传输功率，这种结构的效率高于线性稳压器。
开关稳压器可采用脉冲频率调制(PFM)和脉冲宽度调制(PWM)。
PFM型开关稳压器的优点是轻载效率高，由于DSP频繁转进/转出低功耗模式，这是一项非常重要的特性。
这种技术的缺点是，由于在每个周期开始时有大量的电流传送到输出端，其噪声通常高于PWM稳压器。
通过在输出端额外添加电容可降低这个噪声。
PWM稳压器工作在一个固定的频率，通过改变脉冲宽度来保持正确的输出电压。
一般来说，PWM稳压器的优点是，当在较高频率运行时，噪音低且使用的元件较小。
不过，它们确实有轻载效率低的缺点，对于在低功耗模式下运行的处理器，这个缺点可能会带来问题。
在任何DSP处理器的数据手册中，电源电压容差都是一项重要的指标。
对于给处理器供电的电源，必须满足的要求是永远不降到这个指标之外。
要满足这个指标，电源面临着许多必须克服的挑战，因而，在选择电源时需要仔细考虑各种因素。
电源的输出电压精度在这个容差中占有很大一部分。
例如，一款典型的DSP 处理器可能要求1、2V的内核电压和1、8V的I/O电源电压，容差均为5%。
如果电源的过热输出精度为2%，那么，设计师只有3%的裕量来克服其它障碍。
幸运的是，电源的输入电压是相对稳定的，借助于良好的去耦电容布局，设计人员不必担心线稳压指标。
DSP技术与应用习题库 2
一、填空题第一章1．数字信号处理特点大量的实时计算（FIR、IIR、FFT）,数据具有高度重复（乘积和操作在滤波、卷积和FFT中等常见）。
2．信号处理的作用信号改善、信号检测、估计等。
3．信号处理的方法信号波形分析/变换、滤波、现代谱估计/分析、自适应滤波等。
4．信息系统包括采集、传输、处理等。
5．数字信号处理常用算法有FIR滤波、IIR滤波、离散傅里叶变换、卷积等。
6．处理器速度的提高得益于器件水平、处理器结构、并行技术等。
7．DSP结构特点包括哈弗结构、流水线技术、硬件乘法器、多处理单元、特殊的DSP指令。
8．DSP芯片按用途分为通用型DSP 、专用型DSP 。
9．DSP芯片按数据格式分为浮点型、定点型。
第二章1．C28x芯片具有C27x目标-兼容模式、C28x 模式、C2xLP源-兼容模式。
2．C28x芯片模式选择由ST1 中的OBJMODE 和AMODE 位组合来选定模式。
3．CPU内核由CPU 、仿真逻辑、接口组成。
4．CPU主要特性是、、、、。
5．CPU信号包括存储器接口信号、时钟和控制信号、复位和中断信号仿真信号。
6．TMS320F2812组成特点是32位、定点、改进哈佛结构、循环的寻址方式。
7．存储器接口有 3 组地址总线。
8．存储器接口有 3 组数据总线。
9．存储器接口地址总线有PAB 、DRAB 、DWAB 。
9．存储器接口数据总线有PRDB 、DRDB 、DWDB 。
10．CPU中断控制寄存器有IFR 、IER 、DBGIER 。
11．ACC累加器是32 位的，可表示为ACC 、AH 、AL 。
12．被乘数寄存器是32 位的，可表示为XT 、T 、TL 。
13．乘数结果寄存器是32 位的，可表示为P 、PH 、PL 。
14．数据页指针寄存器16 位的，有65536页，每页有64 存储单元。
数据存储空间容量是4M字。
15．堆栈指针复位后SP指向地址是0x000400h 。
第三章1．DSP芯片内部包含存储器类型有、、、、。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
240xA系列DSP有一个低功耗指令IDLE，当被执行时，该指令将停止CPU中所有电路的时钟；尽管如此，从CPU中出来的时钟将继续输出。
通过使用该指令，CPU的时钟将被关闭以节约能量。
当遇到复位或者中断请求时CPU将推出IDLE模式。
1.1 时钟类型
所有以240xA为内核的设备均包含下面两种时钟类型：
n 组成大部分CPU逻辑电路时钟的CPU时钟。
n 组成外设时钟以及CPU中的中断逻辑电路的系统时钟（由CPU中出来的CLKOUT得
来）。
当CPU进入IDLE模式时，系统时钟继续产生，CPU时钟停止产生。
这种模式叫作IDLE1 模式。
当CPU进入IDLE2 模式时，CPU时钟，系统时钟都将停止产生，这样允许进一步的节省能量。
第三种节能模式，HALT模式，有可能将看门狗时钟以及振荡器时钟关闭。
在HALT模式中，输入到锁相环的时钟被关闭。
低功耗模式不会改变通用I/O口的状态。
在进入低功耗模式之前，I/O口将保持住同样的状态。
并且，进入低功耗模式后，通用I/O口不会进入到高阻抗状态以及内部电压上拉或下拉不会改变。
当执行IDLE指令时，系统配置寄存器SCSR1 的12，13位LPM位将决定DSP进入三种节能模式中的哪种模式。
以下图标为三种模式下各时钟的关闭情况以及退出该情况所需要的条件。
(见相册)
1.2 退出低功耗模式
多种情况可以退出低功耗模式。
以下部分描述了怎样退出低功耗模式。
页脚内容1
1.2.1 复位
复位（任何情况下的复位）可以使DSP退出任何一种低功耗模式。
如果DSP处于HALT模式即暂停状态下，复位将启动振荡器；尽管如此，由于启动振荡器至产生时钟需要一定时间，CPU的复位将被延迟一段时间。
1.2.2 外部中断
外部中断，XINTx，可以使DSP退出出HALT的任何一种中断。
如果DSP处于IDLE2节能模式，连接到外部中断引脚的同步逻辑可以识别出在引脚上的中断，然后开始系统时钟和CPU时钟，然后允许时钟逻辑向PIE控制器产生中断请求。
1.2.3 唤醒中断
有一些外设具备启动DSP时钟的能力，然后形成了对某确定事件的中断。
比如在通讯线路中的一些激活电压。
例如：CAN唤醒中断可以在没有时钟运行时进行错误的中断请求。
1.1.1 退出低功耗模式——一些样例
外设中断被用来唤醒处于不同功耗模式的DSP。
唤醒的动作（以及DSP接下来的动作）由下列情况决定；
n 该外设在外设中断级是否被使能
n 该外设上级的IMR.n是否被使能
n 在ST0中的INTM状态
以下为唤醒低功耗模式的两个样例；
页脚内容2
1. 使用XINT1来唤醒LPM0 模式
当使用XINT1来唤醒处于LPM0 状态的DSP时，根据XINT1中断配置的不同，可以发生两件事情。
如果XINT1中断被使能（通过设置XINT1CR中合适的位并且IMR中0位为1）并且INTM位为0，一个有效的XINT1 信号将首先将DSP从LPMO所确定的功耗模式中唤醒并且使DSP进入相应的中断向量表。
尽管如此，如果INTM为1，当XINT1中断发生时，DSP 将被唤醒然后继续执行IDLE指令的下一条指令。
2. 使用PDPINTA来唤醒LPM2 （HALT）
情况1；
PDPINTA在外设级别被使能；相应的IMR位被置1；INTM为0，当唤醒HALT模式后，代码进入INT1 分支程序。
情况2：
PDPINTA在外设级别被使能；相应的IMR位被置1；INTM为1，当唤醒HALT模式后，DSP 将被唤醒然后继续执行IDLE指令的下一条指令。
情况3；
PDPINTA在外设级别被使能；相应的IMR位被置0；INTM为1，DSP将不会从HALT模式中唤醒过来。
注意：
1) 当使用PDPINTA来唤醒系统时，输入到EVA的时钟必须被使能。
2) 当使用PDPINTA来唤醒LPM2 时，必须保持6到12个时钟周期。
页脚内容3
3) PDPINTA包括同步路径和异步路径。
异步路径被用来唤醒HALT模式。
时钟也是被异
步PDPINTA所唤醒。
一旦时钟被唤醒了，就将形成中断。
尽管如此，PDPINTA 必须维持足够长的低电平以致使第一个时钟边缘能捕捉到它。
1.4.3 关闭Flash
在进入LPM2模式前，可以关闭Flash 模块。
当执行从片内存储器的代码时可以执行这一操作。
这种模式可以达到最低的电流损耗。
以下为关闭Flash 模块的指令序列：
(见相册)
LPM2模式可以通过RS或者PDPINTx 信号退出。
当RS自动打开Flash 模块时，如果PDPINTx 被用来打开Flash模块接下来的指令就将被执行。
(见相册)
页脚内容4
页脚内容5。