多功能数字钟的电路设计-数电课程设计报告
数字电路课程设计-多功能数字时钟设计报告(免费下载)
多功能数字时钟设计报告目录一、设计任务和要求 (2)二、设计的方案的选择与论证 (2)(1) 总体电路分析 (2)(2) 仿真分析 (3)(3) 仿真说明 (3)三、电路设计计算与分析 (4)（1）小时计时电路 (4)（2）分钟计时电路 (5)（3）秒钟计时电路 (7)（4）校时选择电路 (8)（5）整点译码电路 (9)（6）定时比较电路 (11)（7）脉冲产生电路 (12)四、总结及心得 (13)五、附录 (15)（1）元器件明细表 (15)（2）附图 (17)六、参考文献 (17)一、设计任务和要求实现24小时的时钟显示、校准、整点报时、闹铃等功能。
具体要求：（1）显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~59，秒0~59）。
（2）校时功能：当刚接通电源或数字时钟有偏差时，可以通过手动的方式去校时。
（3）整点报时：当时钟计时到整点时，能进行整点报时。
（4）闹铃功能：在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行报时提醒。
二、设计的方案的选择与论证（1）总体电路分析总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电路、整点译码电路、闹钟电路等模块连接在一起，外接输入开关和输出显示数码管构成。
总体结构图如下：（2）仿真分析单击运行按钮，可观测仿真结果。
电路能完成显示计时、校时、整点报时以及闹铃等功能。
○1计时功能。
当开关S1、S2都处于左边触点时，数字时钟工作于计时状态。
此时，电路中的秒计时电路、分计时电路以及小时计时电路分别对秒脉冲、分脉冲和小时脉冲进行计数。
计数结果经数码管显示计时时间值。
○2校时功能。
当开关S1、S2都处于右边触点时，数字时钟工作于校时状态。
按瞬态按钮B键，可以选择对“小时”、“分钟”和“秒钟”进行校时。
校时时通过开关S3（按C键）手动输入校时时间。
○3整点报时功能。
整点译码电路通过识别整点时间，产生整点报时信号。
电子技术课程设计报告---多功能数字时钟
电子技术课程设计数字钟的设计一、设计任务与要求1.能直接显示“时〞、“分〞、“秒〞十进制数字的石英数字钟。
2.可以24小时制或12小时制。
3.具有校时功能。
可以对小时和分单独校时，对分校时的时候，停顿分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4.整点能自动报时，要求报时声响四低一高，最后一响为整点。
5.走时精度高于普通机械时钟〔误差不超过1s/d〕。
二、方案设计与认证1、课题分析数字时钟一般由6个局部组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。
秒信号送入计数器进展计数，把累计的结果以“时〞、“分〞、“秒〞的十进制数字显示出来。
“时〞显示由二十四进制计数器、译码器和显示器构成，“分〞、“秒〞显示分别由六十进制计数器、译码器构成。
其原理框图如图1所示。
2、方案认证〔1〕振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。
数字钟的精度，主要取决于时间标准信号的频率及稳定度。
振荡器的频率越高，计时的精度就越高，但耗电量将增大。
一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。
〔2〕分频器振荡器产生的时基信号通常频率都很高，要使它变成能用来计时的“秒〞信号，需由分频器来完成。
分频器的级数和每级的分频次数要根据时基频率来定。
例如，目前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的“秒〞信号。
也可选用其他频率的时基信号，确定好分频次数后再选择适宜的集成电路。
〔3〕计数器数字钟的“秒〞、“分〞信号产生电路都由六十进制计数器构成，“时〞信号产生电路由二十四进制计数器构成。
“秒〞和“分〞计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们通常计数习惯。
“时〞计数也可以用两块十进制计数器实现，只是做成二十四进制。
多功能电子时钟数字系统课程设计设计实验报告
数字系统课程设计设计实验报告———多功能电子时钟目录一、电子时钟的功能及工作介绍 01、本设计电子时钟具有的功能 02、本设计电子时钟工作介绍 0二、设计思路 0三、各模块具体介绍 (1)计数器模块： (1)控制模块： (3)四、仿真 (6)五、实验成果 (11)六、实验总结和感想 (13)1、实验错误排查和解决 (13)2、实验感想 (14)七、各模块代码 (15)1、计数器模块 (15)2、控制模块 (29)一、电子时钟的功能及工作介绍1、本设计电子时钟具有的功能1）具有显示时、分、秒的功能，能准确显示时间2）能够手动设置时间3）具有闹钟功能，可以设置闹钟的时间，然后再实际时间与设定时间相等是闹钟响，并有闹钟开关，可控制其是否响4）具有秒表功能，可以累计计时2、本设计电子时钟工作介绍此电子时钟开机后即会显示时间，其中后两位数码管显示秒，前两位数码管显示分，还可以通过拨盘开关S1来使得前两位数码管显示小时。
（开机后，按下按键1一次，会继续显示时间。
）此后，每按下按键1一次，会显示设置小时界面，按下按键1两次会显示设置分钟界面，按下按键1三次会显示闹钟设置小时界面，按下按键1四次会显示闹钟设置分钟界面，按下按键1五次会显示秒表界面。
而在每一个界面，按下按键2相应的位会开始跳动，在按下按键2时，跳动停止，此时按下按键3，即确认键，则会返回时间显示状态。
二、设计思路设计一个电子时钟，必然要用到计时器，而需要设置时间和闹钟，又需要控制器来控制系统所处的状态。
我们采用外部一个按键来切换系统的状态，用另一个按键来调整时间和启动秒表，再有一个按键来确认操作，并返回显示状态，继续等待命令。
在控制器中，需要接受外部信号，并给出信号给计时器，使其做出相应的动作。
三、各模块具体介绍本设计主要分成计数器模块和控制模块。
计数器模块主要包括60进制计数器模块和24进制计数器模块，向量与整数转换模块，1Hz 时钟分频模块，整数转换为两个向量的模块，动态显示模块和8段数码管译码模块。
多功能数字钟数电课程设计实验报告
（数电课程设计）实验报告（理工类）2021 至2021 学年度第二学期课程名称多功能数字钟电路设计系别班级电气系11级电子信息工程一班指导教师周旭胜学号姓名耿王鑫1一、谷和伟12贺焕13、黄兴荣14解军1五、井波16李丰17、李小飞18梁富慧19目录一、设计要求及任务 ...................................................................................... 错误!未定义书签。
二、系统设计方案 ........................................................................................ 错误!未定义书签。
三、器件选择 ................................................................................................ 错误!未定义书签。
1、74LS160............................................................................................... 错误!未定义书签。
2、74LS107............................................................................................... 错误!未定义书签。
3、74LS90................................................................................................. 错误!未定义书签。
显示屏....................................................................................................... 错误!未定义书签。
多功能数字钟电路报告
目录一、设计总体思路 (1)1．1．1、晶体振荡电路及分频器电路 (1)1．1．2、时间计数器电路 (1)1．1．3、译码驱动电路以及LED显示电路 (1)1．1．4、校时电路 (1)1．1．5、整点报时电路 (2)二、工作流程图 (2)三、单元电路设计......................................................................错误！未定义书签。
3．1．1、时间脉冲电路.....................................................错误！未定义书签。
3．1．2、计数电路 (4)3．1．3、LED显示译码电路 (7)3．1．4、校时电路 (7)3．1．5、整点报时电路 (8)四、总电路图 (9)五、电路的安装调试 (10)六、故障分析与改进 (11)七、心得体会 (11)八、附录（元件清单） (12)九、参考文献 (13)一、设计总体思路1．1．1、晶体振荡电路及分频器电路：数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
1．1．2、时间计数器电路：时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是时个位和时十位计数器电路构成。
（1）六十进制计数电路。
秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器（2）二十四进制计数电路。
时个位和时十位计数为24进制计数器。
1．1．3、译码驱动电路以及LED显示电路：译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。
需要注意的是译码驱动电路的选择和数码管LED要配套使用。
用74LS48为高电平输出有效，对应选择LED为共阴极数码管。
若选用74LS47，则选择LED为共阳极数码管。
1．1．4、校时电路：数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。
课程设计多功能数字钟电路设计
2020—2020学年第二学期数字电子技术课程设计报告专业班级自动化08—2班姓名学号 0805开课系室电工电子学教学中心设计日期 2020年8月23日～27日设计题目：多功能数字钟电路设计一、设计任务及要求：本次课程设计任务是设计一个多功能数字钟。
具体要求是：1.钟表的工作机理，整个钟表的工作应该是在1Hz信号的作用下进行，如此每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，可是需要注意的是，小时的范围是从0～23时。
2.小时－分钟－秒钟。
3.整点报时，在整点前5秒LED开始依照1HZ频率闪烁，过整点后，停止闪烁。
4.调整时刻的按键用按键模块的S1和S2，S1调剂小时，每按下一次，小时增加一个小时，S2调整分钟，每按下一次，分钟增加一分钟。
另外用S8按键作为系统时钟复位，复位后全数显示00－00－00。
二、设计原理与方案：（一）、顶层设计方案：（包括原理框图及其工作原理说明等内容）图1 原理框图工作原理说明：clk用于输入50MHZ时钟，s1用于给小时加1，s2用于给分钟加1，s8用于复位。
分频器分出三个频率的时钟，clkout1输出1HZ，clkout2输出1千HZ，clkout1输出2HZ。
操纵器输入端口t1用于操纵灯闪烁，输出端口led接小灯，ss一、ss二、reset别离贮存s一、s二、s8的值并将其传给计数器。
计数器输出端口shis表示小时的十位，shig表示小时的列位，mins表示分钟的十位，ming表示分钟的个位。
secs表示秒的十位，secg表示秒的个位。
显示器输出端口leds接七段数码管，wei接数码管的操纵端。
当clkout1显现上升沿时，秒执行加1或进位操作，假设秒进位，那么分钟执行加1或进位操作，假设分秒都进位，那么小时进行加1或进位操作。
小时进位前5秒，灯开始以1HZ频率闪烁。
按下s1时小时加1或进位，按下s2时分钟加1或进位，假设分钟进位，小时同时进行加1或进位操作。
多功能数字时钟设计报告
题目：多功能数字钟设计学校：广东石油化工学院学院：机电工程学院班级：装控09--2姓名：黄亚冲学号：16一、设计任务多功能数字钟电路设计二、设计条件74LS00 4片,74LS48 6片，74LS74 1片，74LS90 5片，74LS92 2片，74LS191 1片，555 1个，数码显示器202 6片，电阻器 6个，电容器 4个，开关 2个三、设计要求①准确计时，以数字形式显示时、分、秒的时间。
②小时的计时要求为“12翻1”，分和秒的计时要求为60进制进位。
③校正时间。
4、课程设计工作量：1周内完成对多功能数字钟的设计、仿真、装配与调试。
四、设计内容1.设计思想:数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。
该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，在经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出经译码器送显示器。
计时出现误差时可以用校时电路进行校时、校分、校秒。
图1、多功能数字钟系统组成框图2.电路结构与原理图（1）振荡器振荡器可由晶振组成，也可以由555定时器组成。
图3是由555定时器构成的1KHZ的自激振荡器，其原理是0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。
计时是1HZ的脉冲才是1S计一次数，所以需要分频才能得到1HZ的脉冲。
图2、晶体振荡器图3、555振荡器（2）分频器的设计分频器电路，是三个用十进制计数器74LS90串联而成的分频器，分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的信号，从而达到目的。
电路图见图4图4、分频器（3）小时计数器的设计——12进制计数器时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲是，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。
多功能数字钟电路设计实验报告
多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。
实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。
2. 按键输入：使用按键进行时间的调节和选择功能。
3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。
实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。
2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。
3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。
4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。
5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。
实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。
使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。
实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。
实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。
通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。
多功能数字闹钟电路设计实验报告
多功能数字闹钟电路设计实验报告
实验目的：设计一个多功能数字闹钟电路，能够显示时间、设定并响起闹铃。
实验原理：本实验采用数字集成电路实现数字显示和闹铃功能。
数字显示部分采用BCD到七段数码管解码器74LS47和共阴
七段数码管进行实现，闹铃部分采用555定时器集成电路作为发生器，通过驱动蜂鸣器发出声音。
实验仪器：多功能数字闹钟电路实验箱、数字集成电路
74LS47、七段数码管、555定时器集成电路、蜂鸣器、电源、
示波器等。
实验步骤：
1. 按照电路图连接电路。
将74LS47连接到七段数码管，将
555定时器连接到蜂鸣器和电路中相应的电源和地线。
2. 上电并调节电路供电电压。
3. 设定时间。
通过拨动开关和按钮进行时间的设定。
4. 切换闹钟状态。
通过开关切换闹钟的开启和关闭状态。
5. 监测闹钟时间。
借助示波器调整闹钟时间的精度。
6. 监测闹钟声音。
确认蜂鸣器发出的声音符合要求。
实验结果：实验中，我们成功设计并调试出了一个多功能数字闹钟电路。
通过拨动开关和按钮可以设定时间，并且可以通过切换开关来设置闹钟的开启和关闭状态。
实验中监测到的闹钟时间和声音都符合预期要求。
结论：通过本次实验，我们成功设计了一个多功能数字闹钟电路，实现了时间显示和闹铃功能。
实验结果显示该电路的性能良好，具有实用价值。
在实验中我们也学到了关于数字集成电路和定时器集成电路的使用和调试方法。
(数电)多功能数字钟—设计报告
1、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为24进制，并要求手动快校时、校分。
②扩展功能：整点报时。
2、系统设计原理：系统要求：数字电子钟由555集成芯片构成的振荡电路、计数器、译码器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
在功能方面，对于本次综合设计，还要求有校时与整点报时功能。
方案设计：图1. 数字钟电路框图电子钟的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
系统工作原理：秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555振荡器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
校时电路时用来对“时”、“分”显示数字进行校对调整。
3.单元电路的设计：3.1、基于555电路的秒脉冲发生器的设计3.1.1用555芯片设计一个多谐振荡器，输出方波用作计数器。
脉冲频率公式：f=1／（R1+2R2）C㏑2选择R1=1K，R2=5K，RV1=2K，C=100nF，形成电路图如图所示：图2. 555振荡器电路图仿真波形如图所示图3. 555脉冲仿真波形图555振荡器输出f=1000HZ，通过分频得出1HZ的脉冲，此脉冲当做秒时针脉冲。
数字电路课程设计电子钟设计报告
《数字电路》课程设计总结报告题目：数字钟设计专业信息学院班级学生姓名学号指导教师2010 年 12 月 15 日目录一．设计任务（设计课题、功能要求）二．设计框图及整机概述三．各单元电路的设计方案及原理说明四．调试过程及结果分析五．设计、安装及调试中的体会六．对本次课程设计的意见及建议七. 系统原理图、PCB板及实物图八. 附录：元器件清单一、设计任务1.设计课题：多功能数字钟电路设计2.功能要求：1)基本功能●计时准确，以LED数字形式显示时、分的时间。
为节省器件，其中秒位采用发光二极管指示；●分和秒的计时要求为60进位；●具有校时功能，可以在任意时刻校准时间，要求可靠方便。
2)扩展功能●增加小时显示功能，计数为“12（或24）翻1”；●定时闹钟功能，其时间自定；●仿广播电台正点报时，能以音响自动正点报时，12（24）小时循环一次。
要求第一响为正点，以后每隔一秒或半秒钟响一下，几点钟就响几声；触摸报整点时数或自动报整点时数（选做一）。
此作品中，我以基本功能的设计为主。
二、设计框图及整机概述①总体设计框图：②系统工作原理分析：由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出不准脉冲。
秒计数器计数60秒即二极管闪烁60下后向分计数器进位，分计数器计满60后向小时计数器进位。
计数器的输出经译码器送显示器。
计时出现误差是可以用校时电路进行校时、校分、校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
三、各单元电路的设计方案及原理说明1、振荡器的设计采用的由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。
这里选用555构成的多谐振荡器，设振荡频率f0＝1000Hz。
各参数如下图。
2、分频器的设计分频器的功能主要由两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信等。
选用3片中集成电路计数器74LS90可以完成上述功能。
多功能数字钟课程设计报告
《数电》课程设计多功能数字钟作者彭家乐班级 10自动化学号 101103004 老师丁电宽日期 2011年12月21日多功能数字钟课程设计一、设计目的1.掌握数字电路系统的设计方法、装调技术及数字钟的及功能扩展电路的设计。
2.熟练、合理的选用集成电路器件。
3.熟悉Multisim10.0软件的使用。
4.熟悉数字钟原理组成中的组合逻辑电路和时序电路。
二、设计要求1.以一昼夜24小时为一个计数周期准时报时，以数字形式显示时、分、秒的时间。
2.校正时间。
3.具有整点报时功能，要求整点前鸣叫五次低音（500HZ左右），整点时再鸣叫一次高音（1000HZ左右），共鸣叫6响，两次鸣叫的间隔为1秒。
4.电路组要采用TTL集成电路，尽可能简化电路，选用同类型的器件，在Multisim10.0电子工作平台上进行电路的设计和仿真。
三、设计原理1.系统工作原理：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出经译码器送数码管显示器。
计时出现误差时可以用校时电路进行校时、较分、较秒。
数字钟电路系统的组成框图：四、数字钟单元电路设计1.振荡器的设计振荡器是数字钟核心，振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
一般来说，振荡器的频率越高，计时精度越高。
此次实验我用的是由集成电路定时器NE555和RC组成的多谐振荡器。
图2 振荡器电路2.分频器的设计分频器的功能主要有两个：一是产生标准秒脉冲信号；而是提供功能拓展电路所需要的信号。
此次实验用的是二—五—十进制异步计数器74LS90，每片为10分频，3片级联则获得所需要的频率信号：第1片的Q0端输出频率为500HZ，第2片的Q3输出频率为10HZ,第3片的Q3端输出频率为1HZ.3、校时电路设计校时电路的作用是当计时器刚接通电源或走时出现误差时，进行时间的校准。
多功能数字钟设计实验报告
《数字电路与逻辑设计实验》实验报告题目数字钟电路设计学院：信息工程学院系电子信息工程专业：班级：学号：学生姓名：同组同学：指导教师：递交日期：多功能数字钟设计一、实验目的1、综合应用数字电路知识，提高逻辑电路设计能力；2、学习使用protel或Altium designer进行电子电路的原理图设计、印制电路板设计；3、学习电路板制作、安装、调试技能和设计流程；4、了解数码管，译码器，555定时器及以下中规模器件的逻辑功能和使用方法。
二、设计任务和设计要求1、设计一多功能数字钟并进行仿真和PCB板制作。
2、基本功能：准确计时，以数字形式显示时、分、秒的时间。
3、扩展功能：校正时间，定时控制，正点报时。
三、设计方案1、数字钟设计方案基本框图如下2、各模块设计原理1.时的设计：时的计数以24小时为周期，按通常的习惯，24小时计数器的计数序列为00，01，…，22，23，00，…，即当计数到23小时59分59秒时，再来一个秒脉冲，计数器就进到00时00分00秒。
这样，可利用反馈置数或反馈清零法进行二十四进制计数，本实验采用74LS161进行设计。
2.分、秒的设计：分和秒计数器都是模M=60的计数器。
计数规律为00，01，…，58，59，00，…。
它们的个位都是十进制，而十位则是六进制。
3.译码显示：将计数器和闹钟输出的4位二进制代码，译码显示出相应的十进制数状态，可利用显示译码器和数码管实现。
4.校时电路：校时可用1s 脉冲快速校正，也可手动产生单次脉冲慢校正至时或者分计数器。
可设置不同脉冲来控制实现校正或正常计数。
5.定时控制：数字钟在指定的时刻发出信号，实现闹钟功能，通过数据选择器使得在设定闹钟是可在数码管上显示设定时间而不影响正常计数。
6.正点报时：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻，即当分达到59，秒达到50开始发出声响，50、52、54、56、58、60（高音）。
数电课程设计报告-多功能数字钟
课题名称：多功能数字钟所在院系：机械电子工程学院班级：*自动化*班学号：2011******* 姓名：*宜杰指导老师：***时间：2013.12.20瓷学院数字电子技术课程设计任务书目录引言 (4)第一章方案设计 (5)第二章单元电路设计 (7)第三章总体电路图 (13)第四章课程设计总结 (15)附表元件清单 (16)附录参考文献 (17)引言随着社会的发展，科学技术的不断进步，对电子产品的性能要求也更高。
我们做为21世纪的一名学电子的大学生，不仅要将理论知识学会，更应该将其应用与我们的日常生活中去，使理论与实践很好的结合起来。
电子课程设计是电子技术学习中的一个非常重要的实践环节，能够真正体现我们是否完全吸收了所学的知识。
数字电子时钟是一个对标准频率（1HZ）进行计数的计数电路。
通常使用石英晶体振荡器电路构成数字钟，以保证其频率的稳定。
以10 进制计数器74HC390 来实现时间计数单元的计数功能。
用4518作为计数电路，采用CD4511 作为显示译码电路。
选择ＬＥＤ数码管作为显示电路。
由CD4511 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。
用COMS 与或非门实现的时或分校时电路。
该电路还有在整点前10 秒钟开始整点报时的功能。
报时电路可选74HC30 来构成。
时间以24 为一个周期。
数字钟采用数字电路实现对“时”“分”“秒”数字显示的计时装置。
具有时间显示、闹钟设置、报时功能、校时的功能。
走时准确、显示直观、精度高、稳定等优点。
第一章方案设计设计制作一多功能数字钟一、设计任务：设计一个电子电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各部分进行单元的设计和器件选择，最后将各部分连接在一起，设计出一个符合设计要求的完整系统电路设计要求：(1) 时钟显示功能，能够十进制显示“时”、“分”、“秒”;(2) 小时高位具有零熄灭功能;(3) 具有整点报时功能;(4) 具有快速校准时间的功能。
多功能数字电子钟-数电课程设计
多功能数字电子钟-数电课程设计华南理工大学广州学院数字电路课程设计报告题目:多功能数字电子钟专业：自动化班级：一班姓名：姚楸同组队员：陈杰涛、姚楸、李卓鸿、刘志健、吴壁文、陈孟鹏、黎杰豪、江泉河学号: 201130087082日期：2013年1月一、设计目的为了巩固课本所学知识，培养动手能力和实际解决问题的能力，加深对课堂知识的理解和运用，进一步学习和熟悉各种常用芯片的规格和使用，能掌握电路的组装和基本问题的排除。
通过课程设计要实现以下两个目标：一、学生初步掌握电子线路的设计、组装及调试方法。
即学生根据设计要求，查阅文献资料，收集、分析类似电路的性能，并通过组装调试等实践活动，使电路达到性能要求；二、课程设计为后续的毕业设计打好基础。
毕业设计是系统的工程设计实践，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际方面，运用已学过的分析和设计电路的理论知识，逐步掌握工程设计的步骤和方法，同时，课程设计报告的书写，为今后从事技术工作撰写科技报告和技术资料打下基础。
二、设计要求和设计指标：a设计一个能显示时、分、秒的数字钟，显示时间从00：00：00到23：59：59；b设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。
c具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；d计时过程具有整点报时功能，当时间到达整点前10秒进行蜂鸣报时三、总体框图设计本设计通过555定时器产生1HZ的方波通过加法器进行计数，计数后产生的BCD码通过译码器译码最后通过数码管显示出来。
四、功能模块设计和原理说明1、秒脉冲发生器秒信号发生电路由集成电路555定时器与RC组成的多谐振荡器构成。
555定时器振荡电路是数字钟的核心部分，它的频率和稳定性直接关系到表的精度。
因此选择555定时器构成的多谐振荡器，其中电容C1为10微法，C2为0.01微法，两个电阻R1= 10K R2=66.5K欧姆。
此时在电路的输出端就得到了一个周期性的矩形波，其振荡频率为：f=1.43/[(R1+2R2)C1]2、秒计数译码、译码以及显示部分设计秒计数器为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，因为10 < M < 100。
多功能数字钟—数电课程设计报告
1.设计任务与要求1.1产生1HZ的脉冲；1.2能显示时，分，秒，24小时进制；1.3可手动校正：能分别进行分、时的校正。
只要将开关置于手动位置。
可分别对分、时进行连续脉冲输入调整；1.4整点报时。
2.系统原理框图由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。
数字钟的结构框图如图1所示图1数字钟的结构框图3.设计方案与论证3.1时间脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
555与RC振荡电路如图2所示图1 555与RC组成的多谐振荡器图方案二:振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。
石英晶体振荡器的作用是产生时间标准信号。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
石英晶体振荡电路如图3所示图 2 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器门电路组成的振荡电路如图4所示图 3 门电路组成的多谐振荡器图用555组成的脉冲产生电路: R1=47kΩ，R2=47kΩ，C=10μF，则555所产生的脉冲的为:f=1/[(R1+2*R2)CLn2=1Hz,而设计要求为1Hz,在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH ，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
多功能数字钟课程设计报告
电子时钟课程设计报告班级：文通 0741姓名：***学号：************多功能数字钟课程设计报告一、课程设计题目: 多功能数字钟二、实验目的：☆了解多功能数字电子钟的工作原理。
☆学习数字系统设计中自顶向下的设计方法。
☆加深利用EDA技术实现数字系统的理解。
三、课程设计任务和基本要求:☆设计任务采用中规模集成电路设计一台可以显示时、分、秒的数字钟。
☆基本要求1、能够正确的连线及下载。
2、能够完成以秒为最小及时单位的时钟设计。
3、设计完成后的时钟能够正常调整时、分、秒。
三、课程设计题目分析:☆设计要点●设计一个精确的秒脉冲信号产生电路●设计60进制、24进制计数器●设计译码显示电路●设计整点报时电路☆工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现一天24h的累计。
译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。
校时电路是来对“时、分、秒”显示数字进行校对调整。
其数字电子钟系统框图如下:四、课程设计的电路设计部分:☆秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS90构成。
●60进制计数器由74162构成的60进制计数器，将一片74162设计成10进制加法计数器，另一片设置6进制加法计数器。
多功能数字钟—数电课程设计报告
《多功能数字钟电路设计与制作》课程设计报告班级：建筑设施智能技术二班姓名：*****学号：********指导教师：*****2010年11月19日目录一、内容摘要 (3)二、设计内容及要求 (3)三、总设计原理 (3)四、单元电路的设计 (6)1、基于NE555的秒方波发生器的设计 (5)2、基于74LS160的12\60进制计数器的设计 (7)3、校时电路的设计 (9)五、设计总电路图 (10)六、主要仪器及其使用方法 (10)七、设计过程中的问题及解决方案 (10)八、心得体会 (12)九、附录 (13)多功能数字钟的电路设计与制作一、内容摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
它可以实现数字电子时钟功能、仿电台整点报时功能、定时功能这三项基本功能。
二、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
三、总设计原理：（1）数字电子计时器组成原理图1数字电子计时器的结构框图（2）用74LS160实现12进制计数器（3）校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。
为使电路简单，这里只进行分和小时的校准。
校时可采用快校时和慢校时两种方式。
校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。
图3中C 1、 C 2用于消除抖动。
图3 校时电路CLK图2 用整体置零法构成的12进制计数器进位1校4、时基电路图4 由555定时器构成的多谐振荡器5、定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
吉林建筑大学电气与计算机学院数字电子技术课程设计报告设计题目：多功能数字钟的电路设计专业班级：自动化141学生姓名：学号：指导教师：设计时间：2016.06.20－2016.07.01多功能数字钟的电路设计报告一、设计任务及要求本课程设计的基本任务，通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。
侧重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。
学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。
设计要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2.具有校时功能，可分别对“时”、“分”进行单独校时。
3.能用硬件成功实现以上各功能。
4.具有整点自动报时功能，整点前的6s自动发出鸣叫声，步长1s，每1s 鸣叫一次，前五响是低音，最后一响为高音。
二、设计的作用、目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
掌握数字钟的设计、组装与调试方法。
熟悉集成电路的使用方法。
三、设计过程1.方案设计与论证1.1系统设计思路能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。
1.2总体方案系统原理框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计时的过程中必然会产生一定的误差，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图1所示为数字钟的一般构成框图。
图 1系统原理框图该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器，小时计数器采用12进制计数，并通过一LED来提示上下午。
计数器的输出经译码器送显示器。
计时出现误差时可以用标准时电路进行校时、校分、校秒。
扩展电路（整点报时系统）在主体电路正常运行的情况下才能进行扩展。
1.3振荡器电路振荡器是数字钟的核心。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。
方案一：振荡器的频率越高，计时精度越高。
通常选用石英晶体构成振荡器电路（如图2）。
石英晶体振荡器的作用是产生时间标准信号。
因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
图 2 石英晶体振荡器图如果精度要求不高刚也可以采用由集成逻辑门与R、C组成的时钟源振荡器或由集成电路定时器555与R、C组成的多谐振荡器。
方案二：由集成逻辑门与RC组成的时钟源振荡器。
图 3 门电路组成的多谐振荡器图石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH ，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案一，用555组成的脉冲产生电路做为信号源，它工作稳定而且误差较小，在此课设中可以较好的满足要求。
1.4分频器电路分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。
因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。
因每片为1/10分频，3片级联则可获得所需要的频率信号，即每1片Q0端输出频率为500Hz,每2片Q3输出为10Hz，每3片的Q3端输出1Hz。
1.5时间计数器电路一般采用10进制计数器来实现时间计数单元的计数功能。
为减少器件使用数量，可选74LS90，其内部逻辑框图如图4所示。
该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
图 4 74LS90内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ0与ＣＰW （下降沿有效）相连即可。
ＣＰR （下降沿有效）与1Hz 秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰR 相连。
秒十位计数单元为6进制计数器，需要进制转换,可以利用74LS90的有两个清零端的特点，在不用门电路的情况下实现10进制转6进制，具体电路见下面设计图。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。
时计数单元电路是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个脉冲时，数字钟应自动显示01时00分00秒，实现日常生活习惯用的计时规律。
选用74LS192和74LS74实现。
74LS192实现时个位的十进制，74LS74实现时十位的二进制，电路如图8所示。
1.6译码驱动及显示单元电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。
用于驱动LED 七段数码管的译码器常用的有74LS48。
74LS48是BCD-7段译码器/驱动器，其输出是OC 门输出且低电平有效，专用于驱动LED七段共阴极显示数码管。
如图9所示。
若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
1.7校时电路：方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图5所示为所设计的校时电路。
图 5 方案一校正电路图方案二：方案二与方案一相比，在开关两边多了0.01uf的电容防抖动。
图6方案二校正电路图通过比较可知，方案二比方案一多了防抖动的措施，稳定性更好，所以选择方案二，既能实现防抖动功能，做出事物也更经济一些。
1.8 整点自动报时功能的设计整点自动报时功能的电路的设计要求是：每当数字钟计时块要到正点时发出声响，通常按照5低音1高音的顺序发出声响，以最后一声高音结束的时刻为正点时刻。
自动正点报时的电路如图7所示。
这里采用的都是TTL与非门，如果用其他器件，则报时电路还会简单一些。
图7 自动报时电路设5声低音（约500Hz）分别发生在59分54秒，55秒，56秒，57秒和58秒，最后一声高音（约1KHz）发生在59分59秒，它们的持续时间均为1秒。
如表1所示表1 秒个位计数器的状态2.单元电路设计、参数计算和元器件的选择2.1时间脉冲产生电路的设计图 8 产生1Hz时间脉冲的电路图555构成振荡电路和74LS90构成分频电路。
如图8，555输出1KHz的脉冲，三片74LS90级联分频即可得500Hz和1Hz信号。
2.2计数电路的设计秒、分计数器为60进制计数器。
小时计数器为12进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS90，74LS192和74LS74。
60进制计数器的设计“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。
如图9所示由74LS90构成的60进制计数器。
首先将两片74LS90设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。
现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。
因为74LS90有两个异步清零端R0（1）他R0（2），分别用十位端人Q2和Q0与他们相连，当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零，这样可以不用门电路实现60进制计数器。
图9 60进制电路图12进制计数器的设计同理，将D触发器的输出和74LS192的Q1和Q0输入到四输入的与非门，输出端输入到D触发器靖零R端和74LS192的置数端PL，当个位计数状态为“Q3Q2Q1Q0=0011”，十位计数器状态为“Q=1”时，D触发器归零，74LS192计数器归一。
计时器刚开始工作时时会显示“02”，图中开关用于清零，然后用手动调到“01”即可正常工作。
图10 12进制计数器图2.3 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。
用于驱动LED七段数码管的译码器常用的有74LS48。
74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED 七段共阴极显示数码管。
由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 11 所示。
若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
图 11译码及驱动显示电路图2.4 校时电路的设计校时电路用于调节时间。
一个开关来实现此功能，由于机械开关在接通时会产生抖动现象，所以需要加一个去抖动电路，可以用4013芯片实现。
电路如图12，图中，去机械开关抖动电路输出信号与秒位进位信号加一个或门，作为分位的时钟信号。
图12 去抖动校时电路分位时钟信号2.5 整点自动报时电路根据要求，电路应在整点前6秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分54秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时就会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连，图13的三极管时为了驱动蜂鸣器。
图 13报时电路图3.电路的安装与调试（1）在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。