数电第十一章

合集下载

数字电路第十一章-PPT课件

结合在一起，来组成系统设计的不同版本；
5.库（Library）:存放已经编译的实体、构造体、包集合和配置；
2019/3/10 第11章硬件描述语言VHDL 11
例11.2.1 用VHDL描述一个具有异步清零的4位计数器。
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; -- 库、包集合调用。 entity cntm16 is port (clr : in std_logic; clk : in std_logic; q : buffer std_logic_vector(3 downto 0)); end cntm16; -- 实体。 architecture rtl of cntm16 is begin process (clk,clr) variable i:integer range 0 to 15; begin if(clr=‘0’)then i:=0; elsif( clk’event and clk=‘1’)then if (i=15)then i:=0; else i:=i+1; end if; end if; q<=conv_std_logic_vector(i,4); end process; end rtl; -- 结构体。
11.2.3 配置（CONFIGURATION）
11.2.4 库（LIBRARY） 11.2.5 包（PACKAGE）
2019/3/10 第11章硬件描述语言VHDL 2
11.3 VHDL语言元素
11.3.1 VHDL词法规则与标识符
11.3.2 数据对象和数据类型 11.3.3 运算符(operator)

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5 带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路* 4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3 移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

数字电路与数字电子技术课后答案第十一章..

第十一章模/数转换器与数/模转换器1．在图11.1.3所示的权电阻D/A 转换器中R 0 = 23R = 80K ， R f = 5K , 则R 1 = 22R ， R 2 =21R ，R 3 =20R ，各应选择多大数？若REF V =5V ，输入的二进制数码D 3D 2D 1D 0 =1111；求输出电压v 0= ?解：由于R 0 = 23R = 80K Ω，所以R = R 0/23 = 10K Ω故 R 1 = 22R = 40K Ω R 2 = 21R = 20K ΩR 3 = 20R = 10K Ω v 0 =-R 2R 3fREF V Σ3i=0D i 2i=ΩK 10×25×ΩK 53×15 = -4.69V2. 在图11.1.4T 形电阻网络D/A 转换器中REF V = 5V ，R f = 30K Ω, R = 10K Ω,求对应输入4位二进制数码为0101，0110，及1101的输出电压v 0解：T 形电阻网络D/A 转换器中v 0=-4REF 2V ·R 3R fΣ3i=0 D i 2i (n=4)，由于R f =3R∴V 0 =-4REF2V Σ3i=0D i 2i 。

所以当D 3D 2D 1D 0=0101时V 0=-⨯1655=-1.56V当D 3D 2D 1D 0=0110时V 0=-⨯1656=-1.88V当D 3D 2D 1D 0=1101时V 0=-⨯16513=-4.06V3. 在T 形电阻网络D/A 转换器中，若n=10当D 9=D 7=1，其余位均为0，在输出端测得电压v 0=3.125V ，向该D/A 转换器的基准电压？设电路中R f =3R.解：在T 形电阻网络D/A 转换器中v 0=-R 3R f ·n REF 2V Σn-1i=0D i 2i 当n=10时v 0=-R 3R f ·10REF 2V Σ9i=0D i 2i当D=D 9D 8D 7D 6D 5D 4D 3D 2D 1D 0=10100000000时，（1010000000）2 =（640）10REF V =10792)22(125.3+⨯=-1.95V4.已知某D/A 转换电路，最小分辨电压LSB V =5Mv ，最大满刻度输出电压m V =10V,试求该电路输入数字量的位数n 应是多少？解： m LSB V v =121-n n 2=LSB m v v +1=2001n = 11位5. 试比较直接式A/D 转换器和间接式A/D 转换器的优缺点。

电工学2第11章组合逻辑电路

分析逻辑图设计功能
已知函数的逻辑图如图所示，例：已知函数的逻辑图如图所示，试求它的逻辑函数式。函数式。从输入端A、解: 从输入端、 B开始逐个写出每开始逐个写出每个图形符号输出端的逻辑式，即得：的逻辑式，即得：
Y = A+ B+ A+ B
Y = A + B + A + B = ( A + B)( A + B) = ( A + B)( A + B)
第11章组合逻辑电路 11章
脉冲信号模拟信号：在时间上和数值上连续的信号。
u
数字信号：在时间上和数值上不连续的（即离散的）信号。
u t
数字信号波形(正脉冲）数字信号波形(正脉冲）
t
模拟信号波形
对模拟信号进行传输、对模拟信号进行传输、处理的电子线路称为模拟电路。模拟电路。
对数字信号进行传输、对数字信号进行传输、处理的电子线路称为数字电路。数字电路。
数字电路的分类
按半导体类型可分为： a、按半导体类型可分为：双极型电路和单极型电路按半导体类型可分为 b、按电路的集成度可分为：按电路的集成度可分为：按电路的集成度可分为 SSI(Small Scale Integrated )电路数十器件片) 电路(数十器件电路数十器件/片 MSI(Medium Scale Integrated)电路数百器件片) 电路(数百器件电路数百器件/片 LSI(Large Scale Integrated )电路数千器件片) 电路(数千器件电路数千器件/片 VLSI (Very Large Scale Integrated )电路数万器件片) 电路(数万器件电路数万器件/片 ASIC(Application Specific Integrated Circuit，专用集成电路) CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件 ) FPGA(Filed Programmable Gate Array，现场可编程门阵列 ) IP核(Intellectual Property，知识产权) 硬件设计包 SoC(System on a Chip，单片电子系统) CPLD/FPGA—可编程专用IC，或可编程ASIC。 EDA(Electronic Design Automation，电子设计自动化)

电工电子技术-第十一章

在使用同步RS触发器的过程中，有时还需要在CP信号来到之前将触发器预先置成指定的状态，为此在实用的同步RS触发器上往往还设置有专门的异步置位输入端和异步复位输入端，如图 11 - 6 所示。
只要在 SD 或 RD 端加入低电平，就可以立即将触发器置“1”或置“0”，而不受时钟信号和输入信号的控制。所以，将 SD 称为异步置位端，将 RD 称为异步复位端，触发器在时钟信号控制下正常工作时应使 SD 和 RD 接高电平。
11.2 计数器
11.2.2 异步计数器异步计数器在做“加1”计数时是采取从低位到高位逐位进位的方式工作的，所以，其
中的各个触发器不是同步翻转的。图 11 - 1 3 是由下降沿触发的 T ’ 触发器（ T ’ 触发器是令 J K 触发器的 J = K = 1 而得到的）
为0，则次态为1；若初态为1，则次态为0。说明每加入一个时钟脉冲，触发器的状态就翻转一次，这种功能又称为计数功能。
根据特性表列出逻辑表达式并化简，得到特性方程：Qn+1＝JQ n＋ K Qn。可以看出JK
触发器输入状态的任意组合都是允许的，而且在CP到来后，触发器的状态总是确定的。
11.1 触发器
11.1 触发器
11 . 1 . 2 常见触发器功能介绍（2)逻辑功能分析
1）CP＝0时， G3、G4被封锁，两个门的输出均为1,此时基本RS触发器的 RD SD 1, 触发器的输出状态 Q 及 Q 将保持不变。
Q 2）CP＝1时，触发器才会由R、S端的输入状态来决定其输出状态。
图11-3 触发器的电路符号
11.1 触发器
11 . 1 . 1 概述
图11-3为触发器的电路符号示意图，它有两个输出端，分别用Q和 Q 表示。要注意Q

901数字电路基础资料

高电平、低电平的规定：
高电平
UCC
2.4V
低电平 0.8V 0V
1
0
一、与门
与逻辑
“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。
+ 220V -
A
B
Y
设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用逻辑“1”表示。
与门电路
+Ucc 12V 0V 0V 3V
与门真值表 A B
RC
T
RC uO
截止饱和 0V 相当于开关断开 3V
C E
uO uO 0
相当于开关闭合
ui
RB
+UCC
RC
C E
uO
uO UCC
第二节
一、数制
数制与码制
二、十进制代码
数字电路中常用的是二进制数。二进制数0、1表示两种对立的逻辑状态。 BCD码：用4位二进制表示1位十进制。
十进制 BCD码
数字电子技术

第十一章数字电路基础
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
逻辑功能
例 1：分析下图的逻辑功能
&
Y2 A
. A .B
&
A B
. .
&
. A B

电工电子学第十一章习题答案

第十一章集成逻辑门和组合逻辑电路11-1 已知两种逻辑门电路的输入A 、B 和对应的输出波形W 、X 如图所示，试写出W 、X 的辑表达式。

解：BA B A X B A B A W +=+=11-2 用“与非”门实现以下逻辑关系并画出逻辑图。

C A C B BC A F BD A F BC AB F ++=+=+=321)3()2()1(解：CA CB BC A C A C B BC A F BDA BD A F BC AB BC AB F ••=++=•=+=•=+=32111-3 用代数法化简下列逻辑函数：① F=A B +AB+BC ，② F=B A C+A+B+C ，③ F=ABC+A B+AB C 解：① F=A+BC② F=B A C+A+B+C=A+B+C③ F=ABC+A B+AB C =B 11-4 试分析图示电路的逻辑功能解：（1）0=•=B A B A F（2）B A B A B A B B A A AB B AB A AB B AB A F +=+•++•=•+•=•••=)()(此为异或门，其真值表为右图(3)C B A L ⊕⊕==m 0+m 3+m 5+m 6 逻辑功能为：全加器和的反码的逻辑表达式 (4)7421m m m m C B A F +++=⊕⊕= 逻辑功能为：全加器和的逻辑表达式此两式的真值表图如右下图11-5 组合逻辑电路如图所示，试求输出函数的最简逻辑表达式并画出改用“与非”门实现的逻辑电路图解：C B A C A C A B A C A AB F ++=+++=⊕+= ；改成与非门：C B A C B A F ••=++=11-6 按少数服从多数的原则，试设计一个三人表决电路，并用“或非”门实现。

解：（1）按题意：输入变量有三个分别为、B、C；输出变量有一个为F。

列出真值表如下图（2）写出逻辑表达式上弟即或非－或非蠨达弟ȍH11-7 用耳线-8线译码周74LS138和适当的“与非”门设计一个奇偶校验电路，要籂弓输入三个变量䨭有偶数个1时输出为1，否则为0解：（1）按题意：输入变量有三个分别为A、B、C；输出变量有一个为F。

《数字电子技术》课件第11章

11.2
【例11.1】分析图11.4所示电路的逻辑功能。设起始状态是Q3Q2Q1=000。
图 11.4 例11.1电路图
解（1）分析电路组成。该电路的存储器件是3个JK 触发器，组合器件是一个与门。无外输入信号，输出信号为C，是一个同步时序电路。
（2）写出驱动方程和输出方程:
图 11.9 (a) M=0; (b) M=1
【例11.4】分析图11.10所示的时序电路。图 11.10 例11.4逻辑图
解（1）分析电路组成。该时序电路由4个JK触发器构成，组合电路由一个与门构成。输出信号为CO，由电路图可见，该电路各触发器没有用统一的时钟信号，故它是一个异步时序电路。
Hale Waihona Puke （6）电路功能描述。由状态图或状态表可知，凡输入X= 0，则触发器进入1状态；凡输入X=1，则触发器进入0状态，并且只有在触发器由1状态转换到0状态时，电路输出Z=0，在其他情况下Z=1。假如将触发器预置在0状态，当输入序列为01时，触发器将先进入1状态，然后又转换到0状态，并且电路输出Z=0; 在其他输入序列情况下输出为1。
2. 1）时序电路的逻辑功能可以用代表X、 Y、 Z、 W这些信号之间关系的3个向量函数表示：输出方程: Z(tn)=F［X(tn), Y(tn)］; 驱动方程: W(tn)=H［X(tn), Y(tn)］; 状态方程: Y(tn+1)=G［W(tn), Y(tn) 其中, Y(tn+1)称为次态， Y(tn)称为现态。
2）状态表是反映时序电路输出Z(tn)、次态Y(tn+1)和输入 X(tn)、现态Y(tn)间对应取值关系的表格。例如我们列出图 11.1所示电路的状态表，如表11.1所示。

数字电子技术基础全套-11PPT优秀课件

转换误差可分为静态误差和动态误差。产生静态误差的原因是基准电源不稳定、运放的零点漂移、模拟开关导通时的内阻和压降及电阻网络中阻值的偏差等；动态误差则是在转换的动态过程中产生的附加误差。
2.D/A转换器的转换速度
（1）建立时间tset：指输入数字量各位由全0变为全 1或由全1变为全0时,输出电压达到某一规定值所需要的时间。通常建立时间在100 ns ~几十s之间。
11.1 概述
模－数转换（A/D转换）：将模拟信号转换为数字信号。实现A/D转换的电路称为A/D转换器，简写为ADC(Analog-Digital Converter)
数－模转换（D/A转换）：将数字信号转换为模拟信号。实现D/A转换的电路称为D/A转换器，简写为DAC(Digital-Analog Converter)
量化－编码
将取样－保持电路的输出电压，按某种近似方式归化到与之相应的离散电平上，这一转化过程称为数值量化，简称量化。
将取样电压表示为一个最小单位的整数倍，所取的最小数量单位称为量化单位，用表示。
量化后的数值最后还须通过编码过程用一个代码表示出来，这一过程称为编码。
取 1 8
取 2 15
第十一章
-------------------------数－模和模－数转换
教学内容
§11.1 概述 §11.2 D/A转换器 §11.3 A/D转换器
教学要求
1、掌握DAC和ADC的定义及应用； 2、了解DAC的组成、倒T型电阻网络、集成D/A转换器、转换精度及转换速度； 3、了解ADC组成、逐次逼近型A/D转换器、积分型A/D转换器、转换精度及转换速度。
（2）转换速率SR：指输入数字量各位由全0变为全 1或由全1变为全0时，输出电压的变化率。

数字电子技术基础第11章

计数、显示、分频。计数器是整个定时系统的主要部分。由 6 块十进制加减计数器 74LS168构成减法计数器。小时计数器的模值为 24，分和秒计数器的模值都是 60。计数器的输出通过数码管驱动译码器 A1~A6去驱动共阴极数码管显示时间，显示的时间值为时、分、秒。计数器的计数时钟频率为 1 Hz，由晶体振荡器产生的 32 768 Hz时钟，经过A17、A18 两片计数器 215分频得到。
【例11-2】用时序图描述数据采集系统控制数据写入、读出存储器的时间关系。
解：该系统存储器的数据写入、读出的时序主要由控制功能模块产生，写入存储器的数据由A/D转换器提供，其时间顺序
首先给A/D发出启动命令START。 START为高电平有效，当START下降沿来到时开始进行A/D转换。
EOC为A/D转换器的转换结束信号，输出高电平有效。在 START上升沿后1~8 个时钟周期内，EOC变为低电平时，标志 A/D正在进行转换，当A/D转换结束时，EOC由低变为高，控制电路向A/D发出输出允许信号后，A/D转换的数据便可以送出。
第11章数字系统设计实例
第11章数字系统设计实例
11.1 数字系统设计的描述方法 11.2 数字系统设计实例
第11章数字系统设计实例
11.1 数字系统设计的描述方法
11.1.1 方框图 ① 提高了系统结构的可读性和清晰度。 ② 容易进行结构化系统设计。 ③ 便于对系统进行修改和补充。 ④
第11章数字系统设计实例
方框图描述法是在矩形框内用文字、表达式、符号或图形来表示系统的各个子系统或模块的名称和主要功能。矩形框之间用带箭头的线段相连接，表示各子系统或模块之间数据流或控制流的信息通道。图上的一条连线可表示实际电路间的一条或多条连接线，连线旁的文字或符号可以表示主要信息通道的名称、功能或信息类型。箭头指示了信息的传输方向。方框图是系统设计的初步，其设计是一个自顶向下、逐步细化的过程。

第十一章稳恒磁场-PPT精品

向上附加一个运动，即漂移运动。形成电流的带电粒子称为载流子。根据载流子的不同，把导体分为以下几类：第一类导体，金属导体：自由电子的定向运动第二类导体，电解质溶液：离子的定向运动气体导电：离子和电子的定向运动（主要是电子）带电体的机械运动（大学物理不讨论）
3
由离子或自由电子（带电粒子）的定向运动而引起的电流称为传导电流。
解：圆中心处的磁场可视为许多半径不等的圆电流磁场的
叠加。设半径为ｒ的圆形电流，圆形电流为dI，则在中
心的
dB 0dI
2r
方向：垂直盘面向外

R
o
r
dI dq 2rdrrdr
dr
2 2
R
Bd
B R0d I0 Rd r0R
0
02r 2 0
若螺线管为无限长，则有β1=π，β2 =0 方向沿OX轴正向
B 0n I
若点P位于半无限长载流螺线管一端β1=π/2，β2=0
或β1=π/2，β2=π
B

1 2
0nI
长直螺线管内轴线上磁感应强度分布：中部的磁场可看成均匀
29
§11-5 磁通量、磁场的高斯定理
一、磁感线 1.定义：用来描述磁场分布的一系列曲线。
是位置的函数。磁场力的方向永远垂直于上述特殊方向与速度组成的平面。
13
磁感应强度的定义
大小
B F max qv
其方向磁场力为零时电荷的运动方向，且磁场力与速度和磁场强度满足右手螺旋定则。所以，磁场
力又可写为 F qvB
单位：特斯拉 T 1T=1N·A1·m-1
高斯 G 1G=10-4T
r2R2x2R2cs2c

数字电子技术课件教学配套课件王秀敏主编1111.1

PROM EPROM
半导体存储器
可编程ROM
E2PROM 快闪存储器
SRAM
RAM DRAM
按制造工艺来分：半导体存储器
双极型
MOS型
对存储器的操作通常分为两类：写——即把信息存入存储器的过程。
读——即从存储器中取出信息的过程。
两个重要技术指标：存储容量—存储器能存放二值信息的多少。单位是位或比特（bit）。1K=210=1024，1M=210K=220。
存储时间—存储器读出（或写入）数据的时间。一般用读（或写）周期来表示。
第11章存储器
11.1 概述
11.2 只读存储器ROM
11.3 ROM的应用
11.4 随即存储器RAM
11.5 存储器容量的扩展
11.1 概述
半导体存储器是一种能存储大量二值数字信息的大规模
集成电路，是现代数字系统特别是计算机中的重要组成部
分。
按存取方式来
固定ROM（

ch11 数字电路基础

例. 解：
2
57 2 28 2 14 2 7 2
2
余数
1 0
有效位 k0(最低位) k1 k2 k3 k4
3 1 0
0 1 1 1
k5(最高位)
所以：(57)10= (111001)2
乘2取整法，即用2去乘所要转换的十进制小数，并得到一个新的小数，然后再用2去乘这个小数，如此一直进行到小数为0或达到转换所要求的精度为止。最后取整的顺序与整数部分取余数顺序正好相反。
1. 常量与变量的关系自等律 A 0 A 0-1律重叠律还原律
A 1 A A 1 1 A0 0 A A A A A A
AA 互补律 A A 1
交换律 A B B A
A A 0
A B B A
2. 逻辑代数的基本运算法则
N 16
i m
k 16
i
11.2.2 数制转换在计算机和数字系统中普遍采用二进制，而人们习惯使用十进制。所以在信息处理中，必须首先将十进制数转换成计算机和数字电路能处理的二进制数，然后再将二进制数的处理结果转换成十进制数。同时也存在二进制数和八进制数、十六进制数之间的转换。 1. 十进制数转换为二进制数方法：基数乘除法（整数部分用除2取余法；小数部分用乘2取整法）除2取余法，即用2不断去除十进制数，直到最后商为 0。将所得到的余数以最后一个余数为最高位，依次排列便得到相应的二进制数。
采用奇偶校验码进行信息传输时，在发送端由编码器根据信息位编码产生奇偶校验位，形成奇偶校验码发往接收端，接收端对收到的奇偶校验码进行校验，即检查奇偶校验码中1的个数，从而判断信息是否出错。这种奇偶校验码只能发现错误，但不能确定是哪一位出错，而且只能发现代码的1位出错，不能发现2位或更多位出错。由于1位出错的概率远大于2 位或更多位出错，加之它编码简单、容易实现、传输效率高，因而广泛应用于数字系统中。

电工学第11章课后习题答案课件

第 11 章组合逻辑电路
与非门原理电路：与非门与非门原理电路：TTL 与非门门原理电路 A = 0， B = 0， F = 1 A = 0， B = 1， F = 1 A = 1， B = 0， F = 1
T1 处于饱和状态 T3 导通 T2 和 T4 处于截止
A B
RC1
B1
+5V RC2 RC3
下一节上一页下一页
第 11 章组合逻辑电路
(二) 与非门电路二与非门电路
逻辑表达式：逻辑表达式：逻辑符号：逻辑符号：
F = A⋅ B
A B
&
图 11.2.3 与非门
F
真值表
A 0 0
1
B 0 1
0
F
1 1 1
规律：规律：任0则1 全1则0
1
返回
1
0
上一节下一节上一页下一页
返回
门打开门关闭
下一节上一页下一页
第 11 章组合逻辑电路
(三) 非门电路三
非逻辑非逻辑符号：非逻辑符号：
1
图 11.1.4 非逻辑
A
真值表
F
波形：波形：
A
F
0
1
A
0 1
F
1
1
0
0
非逻辑表达式：非逻辑表达式：
F=A
返回返回
逻辑非的运算规律：逻辑非的运算规律： A+ A = 1 A⋅ A = 0 A=A
上一页下一页
第 11 章组合逻辑电路
逻辑乘的运算规律：逻辑乘的运算规律：
A⋅0 = 0 A ⋅1 = A A⋅ A = A

《电工电子技术》第11章数字电子技术基础

（2）小数部分的转换将十进制数的小数部分按所要求保留的小数位连续乘以2，所得整数部分按从高位至低位的顺序排列，即可得到所求的二进制数的小数部分。【例11-2 】将(0. 83)10转换为二进制数，保留4位小数。解：将0.83乘2，取其整数，再将小数部分继续乘2三次。 0.83×2=1.66 0.66×2=1.32 0.32×2=0.64 0.64×2=1.28 整数为1 整数为1 整数为0 整数为1
3）八进制数八进制数的基数N = 8，使用0 ~ 7八个数字符号。表示式为：
(D )8 = (Dn −1 ⋯ D1D0 D−1 ⋯ D− m )8 = ∑ Di ⋅ 8i
i =−m
n −1
如八进制数(573.14)8可表示为：
(573.14)8 = 5 × 82 + 7 × 81 + 3 × 80 + 1× 8−1 + 4 × 8−2
表11-2 常见BCD码
十进制数 0 1 2 3 4 5 6 7 8 9 8421码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421(A)码 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 2421(A)码 0000 0001 0010 0011 0100 0101 0110 0111 1110 1111 余三码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 余三循环码 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010
= Dn −1 ⋅ N n −1 + ⋯ + D1 ⋅ N 1 + D0 ⋅ N 0 + D−1 ⋅ N −1 + ⋯ + D− m ⋅ N − m =

电工学-第11章组合逻辑电路

CMOS 或非门
PMOS1 和 PMOS2 导通 NMOS1 和 NMOS2 截止
高等教育出版社
12
第 11
章二、与非门电路
组
真值表
合
F = A ·B
逻
AB F辑00 1 Nhomakorabea电
A
&
路
B
F
01 1
10 1
与非门
11 0
高等教育出版社
第 11
章 TTL 与非门原理电路
组合逻辑电路
3.6V
0V
当 B = 1 时，F = 1 门关闭
高等教育出版社
4
第 11
章或门还可以起控制门的作用
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
高等教育出版社
5
第
11
章
例11.1.1 下图所示为一保险柜的防盗报警电路。
保险柜的两层门上各装有一个开关S1和S2。门关上时，
逻
＋U
辑
电
F
路
A
B
A
≥1
F
B
真值表
AB F 00 0 01 1 10 1 11 1
F＝A＋B A＋0 = A A＋1 = 1 A＋A = A
A＋A = 1
或运算（逻辑加）
或逻辑和或门
高等教育出版社
3
第 11
章或门还可以起控制门的作用
组
合
信号输入端 A
≥1
逻
信号控制端 B