第六章触发器

JHR
一、SR触发器 1.同步式SR触发器的逻辑原理图及功能真值表
S
R
JHR
由功能真值表可归纳 如下：
SR触发器功能真值表
SR＝00 状态不变
SR＝01 置0
SR＝10 置1
SR＝11 不定
JHR
2.激励表
SR触发器激励表
3..状态图
JHR
4.特性方程
如将功能真值表所表示的触发器逻辑功能，经次 态卡诺图的化简，便可得到该时钟触发器的逻辑表 达式－－特性方程。特性方程反映出次态Qn＋1和数 据输入（S、R）、初态（Qn）之间的关系：
激励表以表格的形式表达为在时钟脉冲作用下 实现一定 的状态转换（初态Qn→次态Qn＋1），
JHR
应有怎样的输入条件。
③状态图
以图形的形式表达在时钟脉冲作用下，状态变化 与控制输入之间的关系，也称状态转换图。
④特性方程 以方程的形式表达在时钟脉冲作用下，次态Qn＋1 与控制输入及初态Qn之间的逻辑函数关系。
JHR
一个触发器可以记忆和存贮一位二进制信息。触发 器是一种最基本的记忆单元电路。它除了记忆和存 贮单元外，也可以构成各种计数器。
二、 基本RS触发器 1.基本RS触发器电路组成和工作原理
基本RS触发器由两个与非门交叉耦合组成。
原理图
符号
JHR
与非门逻辑规律：有 0出1，全1出0
二、基本RS触发器工作原理
Q、 Q＝1时，称 Q 是触发器的输出端，当Q＝0， 触发器状态为0；Q＝1，Q ＝0时称触发器状态为1。 即用触发器Q端的值表示触发器的状态。
S 、R 是触发器的信号输入端，S 端称为触发器的 置1（或称为置位）输入端；R 端称为触发器的复0
（或称为复位）输入端。根据与非门的逻辑关系有：
（1）当 R ＝0， S ＝1时，则 Q ＝1，Q＝0，触 发器被复0（即触发器的状态为0）。
JHR
Q n 1 S R Q n S R 0 （约束条件）
约束条件是为了避免触发器状态不定而给数据输入 S、R规定的限制条件。
JHR
二、D触发器 1.同步式D触发器逻辑电路图、功能真值表 D触发器功能真值表
JHR
2.激励表
D触发器激励表
3.状态图
4.特性方程
JHR
Q n1 D
3.特性方程
Q ＝ S ＋RQ S R 0
4.波形图
S
R
n＋ 1
n
S Q R
Q
JHR
第二节
预备知识：
时钟触发器的逻辑功能
1.几个术语和符号 ①时钟输入端CP－时钟脉冲的输入端，通常输 入周期性时钟脉冲。
②数据输入端－也称控制输入端。对SR触发器， 控制输入端是S和R；对D触发器，控制输入端是D； 对JK触发器，控制输入端是J和K；对T触发器，控 制输入端是T。
三、JK触发器
1.同步式JK触发器逻辑电路图、功能真值表
JK触发器功能真值表
JHR
2.激励表
JK触发器激励表
3.状态转换图
JHR
4.特性方程
Q
四、T触发器
n1
JQ KQ
n
n
T触发器是JK触发器在J＝K条件下的特例，T触
发器只有一个控制输入端T。
1.T触发器逻辑电路图
JHR
T触发器功能真值表
③初态Qn－某个时钟脉冲作用前触发器的状态， 即原状态。
JHR
④次态Qn+1－某个时钟脉冲作用后触发器的状态， 即新态，也称现态。
2.表达时钟触发器的逻辑功能，常采用的四种形 式 ①功能真值表
功能真值表以表格的形式表达在一定的控制输 入下，在时钟脉冲作用前后，初态Qn向次态Qn＋1转 化的规律，通常也称“状当 R ＝1， S ＝0时，则 Q＝0，Q＝1，触发器 被置1（即触发器的状态为1）。 （3）当 R ＝1， S ＝1时，触发器的状态不会发生 变化，即触发器具有保持的功能。
（4）当 R ＝0， S ＝0时，Q ＝1，Q＝1，触发器两 个输出端均为1，这是不允许的，称不确定状态，
三、基本RS触发器功能描述
JHR
电路图
工作原理
在CP脉冲为低电平时门
3、门4被封锁，这时不
管输入信号D是“0”，
还是“1”，它们的输 R
出 S 、 均为高电平， 门1、门2是基本触发器， 在 、 均为高电平时， R S 不可能改变原状态。
2.功能真值表
JHR
3.激励表
T触发器激励表
4.状态转换图
JHR
5.特性方程
Q
n1
TQ T Q
n
n
T＝0时，触发器保持原状态不变，即Qn+1＝Qn; T＝1时，触发器翻转，即Qn+1＝
Q 。
n
JHR
第三节 时钟触发器的结构形式及触发方式
一、同步式触发器 时钟触发器的各种结构形式中最简单的是同步 式触发器。 所谓时钟触发器的触发方式是指时钟触发器在 CP脉冲的什么时刻接收控制输入信号，并且可改变 状态。 1.同步式触发器的触发方式 现以同步式D触发器为例来分析。
JHR
第一节 触发器的性质与分类 一、触发器的基本性质
在数字系统中，常常需要记忆和存贮各种数据和信 息，实现这些记忆和存贮的电路叫做双稳态触发器， 简称触发器。 双稳态触发器具有两个稳定的工作状态，即端Q ＝1 ， Q ＝0是一种稳定的工作状态；Q＝0，Q ＝1是 触发器的另一种稳定状态。 如果没有信号的触发，触发器将永远保持原来的 状态不变（不能断电）。利用触发器的这一特点， 可以用来存贮和记忆信息。
1.真值表
JHR
基本RS触发器的真值表
Q
Q
JHR
2.状态转移表
S R
简写形式
Qn 0 1 0 1 0 1 0 1
Qn＋1 0 0 1 1 0 1 不定 不定
1 1 0 0 1 1 0 0
JHR
0 0 1 1 1 1 0 0
S R
1 0 1 0 0 1 1 0
Qn＋1
0 1 Qn 不定
Qｎ表示原状态 Qｎ＋1表示新状态
第六章 触发器
【本章主要讲授内容】
1.触发器的性质与分类；
2.触发器的功能；
3.触发器的结构和触发方式；
4.触发器的时间参数。
【本章重点、难点内容】
1.重点：各种逻辑功能的触发器及其应用
JHR
2.难点：触发器的应用
概述
时序逻辑电路与组合逻辑电路的不同之处在于， 它的输出不仅与当前的输入有关，而且还与前一时 刻的电路状态有关。因此，时序逻辑电路需要对前 一时刻的状态进行记忆，完成记忆功能的部件称为 存储单元。触发器就是时序逻辑电路中实现记忆功 能的基本存储单元。 本章主要介绍触发器的性质、功能和结构，触发 器的触发方式，及常用的集成电路触发器。