FPGA芯片选择策略和原则
fpga硬件设计注意事项
fpga硬件设计注意事项FPGA硬件设计注意事项FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,广泛应用于数字电路设计、嵌入式系统和数字信号处理等领域。
在进行FPGA硬件设计时,有许多注意事项需要考虑,以确保设计的正确性、可靠性和性能。
本文将从不同的角度介绍一些FPGA硬件设计的注意事项。
一、设计规范与原则1. 时钟设计:合理规划时钟域,避免时钟冲突和时序问题。
确保时钟信号的稳定性和时钟分配的合理性,防止时钟抖动和时钟偏移。
2. 信号的同步与异步:减少异步信号的使用,尽量采用同步信号。
异步信号可能引发时序问题和数据不一致性。
3. 电源与地线设计:合理规划电源和地线,避免电源噪声和地线回流问题。
注意电源的稳定性和电源线的阻抗匹配。
4. 状态机设计:合理设计状态机,减少状态数量和状态转移的复杂性。
状态机的设计应简洁清晰,易于理解和维护。
二、资源利用与性能优化1. 逻辑资源利用:合理利用FPGA芯片的逻辑资源,避免资源浪费和资源冲突。
优化逻辑电路的结构,减少逻辑门数量。
2. 存储资源利用:合理规划存储资源,包括寄存器、RAM和ROM等。
避免存储资源的过度使用和冲突。
3. 时序优化:通过合理的时序约束和时序分析,优化电路的时序性能。
减少时序路径的延迟,提高电路的工作频率。
4. 时钟域划分:合理划分时钟域,减少时钟域之间的转换和同步问题。
避免时钟域跨越过多的逻辑。
三、可靠性与稳定性设计1. 异常处理与容错设计:考虑到硬件设计可能遇到的异常情况,合理设计异常处理机制和容错设计。
保证系统的可靠性和稳定性。
2. 时序分析与时序约束:进行时序分析,确保电路的时序约束满足要求。
避免时序问题导致的功能错误和不稳定性。
3. 时钟和复位信号的处理:合理设计时钟和复位信号的处理逻辑。
确保时钟和复位信号的稳定性和可靠性。
四、仿真与验证1. 仿真环境搭建:搭建适合的仿真环境,对设计进行全面的仿真验证。
fpga资源评估与选型
fpga资源评估与选型
FPGA(Field-ProgrammableGateArray)是一种高度可编程且可重构的硬件芯片,可以用于实现各种复杂的数字电路。
FPGA引入了可编程性的概念,使硬件设计更加灵活、高效。
在FPGA设计过程中,资源评估和选型是非常重要的环节。
资源评估是指根据设计需求,评估所需的FPGA资源,包括片上存储器、LUT(Look-Up Table)等。
在评估时需要考虑以下因素:首先,需要确定设计的复杂度以及所需的资源;其次,需要考虑FPGA 的速度、功耗以及可编程性等因素。
在选型过程中,需要考虑到FPGA的规格、性能、价格等因素。
首先,需要了解FPGA的规格,包括芯片大小、引脚数、逻辑单元数量等。
其次,需要考虑FPGA的性能,例如时钟速度、功耗、温度等因素。
最后,需要考虑FPGA的价格,这是每个设计师都必须考虑的因素之一。
为了选择适合自己的FPGA芯片,设计师可以通过以下渠道了解相关信息:首先,可以查阅FPGA厂商的官方网站了解产品信息;其次,可以参考各种技术论坛、电子书籍、设计手册等资料,以获取更全面、深入的了解。
在实际选型过程中,设计师还需要考虑到FPGA的开发环境,包括开发软件、编程语言、板子等。
此外,设计师还需要仔细评估FPGA 的可靠性、稳定性以及后续技术支持等因素。
总之,FPGA资源评估和选型是一项非常重要的任务,需要设计
师充分了解自己的设计需求和FPGA的规格、性能、价格等因素,以选择最适合自己的芯片。
通过认真评估和选型,设计师可以实现高效、可靠的FPGA设计,提高设计效率和质量。
FPGA主流芯片选型指导和命名规则(一)
FPGA主流芯片选型指导和命名规则(一)有想法把最近看到关于FPGA相关的(名词)概念做个总结,解释内容主要来自其他博客,我只加部分个人理解,做个拾荒者,捡其重点,作为摘录,文末罗列参考资料。
1、异步复位、同步释放1.1.解释同步复位:需要时钟参与,一般只有时钟上升沿到来复位信号才有效;异步复位:不需要时钟参与,只要复位信号一有效就立即进行复位操作;1.2.优缺点同步复位:防止复位信号的毛刺引起误复位操作,利于静态时序分析;较异步复位更消耗逻辑资源,复位信号脉冲宽度必须大于时钟周期,同步复位依赖于时钟;异步复位:无需额外的逻辑资源,复位信号不依赖于时钟;容易受毛刺影响,如果复位释放恰好在时钟有效沿附近容易使寄存器输出亚稳态;1.3.CODE同步复位:异步复位,同步释放(Synchronized Asynchronous Reset):目的为了防止复位信号在撤除时产生亚稳态。
异步复位:将复位信号rst_n接入到DFF的清零端,不存在复位信号必须要检测到大于一个时钟周期才能被检测到的局限,只要rst_n则将rst_s1,rst_s2赋0。
同步释放:当rst_n重新拉回高电平,进行removal,时钟参与。
或:异步复位、同步释放(考虑上电延迟)2、触发器与锁存器2.1.解释触发器Flip-Flop:收到输入脉冲,触发器输出根据赋值规则作出改变,保持此状态知道下一个触发。
对时钟边沿敏感,其状态只在时钟的上升沿或者下降沿的瞬间改变;锁存器Latch:两输入,EN和DATA_IN,当电平EN有效时,锁存器处于使能状态,输出数据Q随输入数据DATA_IN变化,否则数据被锁存;2.2.区别latch跟它所有的输入信号有关,当输入信号变化时,latch就变化,没有时钟触发;flip_flop受时钟控制,只有时钟沿触发时才采样当前输入,产生输出。
1)latch由电平触发,非同步控制。
在使能信号有效时latch等效于通路,使能信号无效时latch保持输出状态;flip_flop由时钟沿触发,同步控制;2)latch对输入电平敏感,受布线延迟影响较大,很难保证输出没有毛刺产生;flip_flop不易产生毛刺;3)latch消耗的门资源比flip_flop少,但是其静态时序分析更为复杂;2.3.CODE针对网上博客所说,容易生成锁存器的四种情况:1)if语句结束无else;2)case语句结束无default;3)输出变量无赋初值;4)always@ (敏感信号)。
FPGA设计的十五条原则详细解析
FPGA设计的十五条原则详细解析1、硬件设计基本原则(1)速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约;反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那么可以通过数据流串并转换,并行复制多个操作模块,对整个设计采用“乒乓操作”和“串并转换”的思想进行处理,在芯片输出模块处再对数据进行“并串转换”。
从而实现了用面积复制换取速度的提高。
(2)硬件原则:理解HDL本质(3)系统原则:整体把握(4)同步设计原则:设计时序稳定的基本原则2、Verilog作为一种HDL语言,对系统行为的建模方式是分层次的。
比较重要的层次有系统级(system)、算法级(Algorithm)、寄存器传输级(RTL)、逻辑级(Logic)、门级(Gate)、电路开关级(Switch)。
3、实际工作中,除了描述仿真测试激励(Testbench)时使用for循环语句外,极少在RTL级编码中使用for循环,这是因为for循环会被综合器展开为所有变量情况的执行语句,每个变量独立占用寄存器资源,不能有效的复用硬件逻辑资源,造成巨大的浪费。
一般常用case语句代替。
4、if…else…和case在嵌套描述时是有很大区别的,if…else…是有优先级的,一般来说,第一个if的优先级最高,最后一个else的优先级最低。
而case语句是平行语句,它是没有优先级的,而建立优先级结构需要耗费大量的逻辑资源,所以能用case的地方就不要用if…else…语句。
补充:1.也可以用if…; if…; if…;描述不带优先级的“平行”语句。
5、FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。
6、FPGA和CPLD的组成:FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。
FPGA设计的基本原则
FPGA设计的基本原则面积与速度折衷原则面积和速度是ASIC芯片设计中一对相互制约、影响成本和性能的指标,贯穿FPGA设计的始终。
在FPGA设计中,面积是指一个设计消耗的FPGA内部逻辑资源的数量,可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量;速度是指一个设计在FPGA上稳定运行时所能达到的最高频率,由设计时序状态决定。
关于面积和速度的折衷,应在满足设计时序和工作频率要求的前提下,占用最小的芯片面积;或者在所规定的面积下,使得设计的时序余量最大,能够在更高的频率上稳定运行。
通常,在资源足够的情况下,更多是选择速度的最优,这也是FPGA 的特点。
在具体设计中,应根据具体性能指标要求,在保证系统功能和性能的同时,降低资源消耗从而降低功耗和成本。
硬件原则第二个原则是硬件原则。
首先,要注意FPGA的逻辑设计所采用的硬件描述语言VHDL或Verilog与软件语言C和C++有本质区别,在使用硬件描述语言进行设计时,不应片面追求代码的简洁。
其次,要采用正确的编码方法。
要对所需实现的硬件电路的结构和相互连接有清晰的理解和构想,然后再用适当的VHDL语言表达出来。
实际上综合软件对所写的代码在进行推论的时候,得到的硬件结果会因编码方式的不会而不同,直接影响硬件的实现。
系统原则第三个原则是系统原则。
FPGA作为硬件系统设计,应该对设计全局进行宏观上的合理安排,包括逻辑功能模块划分、时钟域信号的产生和驱动、模块复用、时序或引脚约束、面积速度折衷等。
这些系统上的考虑不仅关系到是否能够最大程度地发挥项目成员的协同设计能力,而且直接决定着设计的综合、实现效果和相关的操作时间。
模块化设计是系统原则的一个很好体现,它是自顶向下、模块划分、分工协作设计思路的集中体现,是大型复杂系统的推荐设计方法。
图1是模块化设计的简单流程。
同步原则在设计电路时,可以有异步电路和同步电路两种实现方法。
异步电路使用组合逻辑电路实现,没有统一的时钟信号,容易产生毛刺和竞争冒险;同步时序电路使用组合逻辑和触发器实现电路功能,主要信号和输出信号都由时钟驱动触发器产生,能够避免毛刺,信号稳定。
fpga资源评估与选型
fpga资源评估与选型
FPGA资源评估与选型
FPGA(Field Programmable Gate Array)是一种基于可编程逻辑门阵列的芯片,可以实现现场可编程的数字电路设计,因此成为了众多应用领域中重要的芯片之一。
而在进行FPGA设计时,选型和资源评估是非常重要的步骤。
选型
在进行FPGA选型时,需要考虑如下因素:
1. 功能需求:首先根据设计需要确定所需的FPGA芯片类型,如数字信号处理、网络通讯等。
2. 性能需求:对于要求高并发、高速度的应用,需要选用频率高、I/O 丰富、资源丰富的FPGA芯片。
3. 市场价格:FPGA芯片价格差异较大,需要结合项目特点和预算进行选型。
4. 厂商支持:不同厂商提供的开发工具和技术支持也是选型时需要考
虑的因素。
综合以上因素进行选型可以找到合适的FPGA芯片,并保证后续设计
的正确性和性能。
资源评估
在进行FPGA资源评估时,需要考虑如下因素:
1. 逻辑资源:确定所需的逻辑资源是评估FPGA资源的基本条件。
2. 存储资源:存储资源的大小和速度也是评估FPGA资源的重要因素。
3. I/O资源:在FPGA设计中,外部I/O资源的充足性非常重要。
4. 时序分析:考虑FPGA的时序限制和性能特点对资源的要求会更准确。
综合以上因素进行FPGA资源的评估可以评估出选型后FPGA的性能
特点,为后续的设计和开发提供参考。
在FPGA设计过程中,选型和资源评估是不可或缺的两个环节。
选型
是能否满足功能要求和成本预算,资源评估则保证设计后的可行性和性能特点,只有深入了解这两个环节才能保证FPGA设计的成功和有效。
fpga资源评估与选型
FPGA资源评估与选型导言FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,相比于传统的专用集成电路(ASIC)具有更高的灵活性和重新配置能力。
在进行FPGA设计时,选择合适的FPGA器件是一个至关重要的决策。
本文将从多个方面进行评估和选型指导,以便为特定的应用场景选择最佳的FPGA资源。
选择FPGA的关键因素在评估和选型FPGA之前,我们需要明确以下几个关键因素:1. 应用需求分析首先,我们需要明确我们的应用场景和需求。
不同的应用场景对FPGA的要求有所不同。
例如,高性能计算、图像处理、通信或嵌入式系统都需要不同类型的资源和性能。
对应不同类型的应用场景,我们需要根据需求分析来选择适合的FPGA器件。
2. 系统规模和复杂度系统规模和复杂度也是影响FPGA选择的因素。
如果我们的系统需要大规模的计算资源和并行性能,那么我们需要选择高端的FPGA器件。
而对于简单的嵌入式系统,低端的FPGA器件可能已经足够满足需求。
3. 开发工具和生态系统支持选择一款好的FPGA开发工具和具备强大生态系统支持的FPGA厂商非常重要。
开发工具的易用性、功能丰富性和性能对于设计师的效率和项目周期至关重要。
此外,厂商提供的文档、示例代码和社区支持也会对我们的开发过程起到积极的促进作用。
4. 电源需求FPGA的电源需求是评估和选型的另一个重要因素。
不同的FPGA器件对电源电压和功耗有不同的要求。
我们需要根据我们的电源资源来选择适合的FPGA器件,以确保系统在正常工作时能够满足电源需求并保持稳定。
FPGA资源评估指标1. 逻辑单元(Logic Elements)逻辑单元是FPGA器件中的基本构建块。
一个逻辑单元可以执行布尔逻辑运算,并通过互连网络与其他逻辑单元连接起来。
每个逻辑单元可以执行与门、或门、非门等操作,逻辑单元的数量直接影响FPGA的灵活性和逻辑门的规模。
2. 器件速度FPGA器件的速度是指每个逻辑单元执行逻辑操作的最大频率。
fpga选型参数
fpga选型参数FPGA选型参数随着数字电子技术的不断发展,FPGA(现场可编程门阵列)作为一种可编程逻辑器件,已经被广泛应用于各种应用领域。
在选择适合自己项目的FPGA时,我们需要考虑一系列的选型参数。
本文将介绍FPGA选型参数的重要性,并对其中一些关键参数进行详细解析。
1. 逻辑单元数目(LE)逻辑单元(LE)是FPGA中最小的可编程单元。
它能够实现各种逻辑功能,如与、或、非等。
逻辑单元数目决定了FPGA的逻辑密度,即能够实现的逻辑功能的复杂程度。
对于需要实现较复杂逻辑的项目,选择具有较多逻辑单元的FPGA是更好的选择。
2. 存储单元数目(FF)存储单元(FF)用于存储数据或状态信息。
它们在时序逻辑设计中起到重要作用,如寄存器、状态机等。
存储单元数目决定了FPGA的存储容量和性能。
对于需要大容量存储或复杂的状态机实现的项目,选择具有较多存储单元的FPGA是更合适的。
3. IO引脚数目IO引脚是FPGA与外部器件之间的通信接口。
它们用于输入和输出数据、时钟和控制信号。
IO引脚数目的多少直接影响了FPGA的外部连接能力。
对于需要与大量外部设备通信的项目,选择具有较多IO引脚的FPGA是必要的。
4. 时钟管理时钟管理是FPGA设计中一个关键的考虑因素。
FPGA需要能够支持多个时钟域,并能够实现时钟域之间的同步和异步互联。
时钟管理功能的好坏将直接影响到FPGA的时序性能和稳定性。
因此,在选择FPGA时,需要考虑其时钟管理功能是否满足项目需求。
5. DSP切片数目DSP切片是FPGA中用于高性能数字信号处理的硬件模块。
它们具有高速运算和大容量存储等特点。
DSP切片数目决定了FPGA在数字信号处理方面的能力。
对于需要进行复杂的数字信号处理的项目,选择具有较多DSP切片的FPGA将有助于提高性能和效率。
6. RAM容量RAM是FPGA中用于存储大容量数据的硬件模块。
它们具有较快的读写速度和较大的存储容量。
fpga选型参数
fpga选型参数FPGA选型参数引言:FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,具有灵活、可重构的特点,被广泛应用于数字电路设计和嵌入式系统开发。
在选择适合的FPGA时,需要考虑多个参数,本文将依次介绍几个重要的FPGA选型参数,并分析其对应用性能的影响。
1. 逻辑资源:逻辑资源是指FPGA中可用于实现逻辑功能的逻辑单元数量。
这些逻辑单元可以用于构建逻辑门、寄存器等基本的数字电路元件。
逻辑资源的多少直接决定了FPGA能够实现的逻辑规模和复杂度。
因此,在选择FPGA时,需要根据设计需求评估所需的逻辑资源量。
2. 存储资源:存储资源是指FPGA中可用于存储数据的存储器数量和容量。
存储器可以用于存储程序代码、数据、中间结果等信息。
不同的应用场景对存储资源的需求不同,如图像处理需要大容量的存储器来处理图像数据,而信号处理可能需要快速的数据缓存来实现实时处理。
因此,在选择FPGA时,需要根据应用需求评估所需的存储资源量和性能。
3. DSP资源:DSP(Digital Signal Processing)资源是指FPGA中用于实现数字信号处理功能的专用硬件单元数量。
DSP资源通常包括乘法器、加法器和累加器等,可以实现高性能的数字信号处理功能,如滤波、变换等。
对于需要进行大规模数字信号处理的应用,DSP资源是一个重要的考虑因素。
4. 时钟频率:时钟频率是指FPGA可以工作的最高时钟频率。
时钟频率直接影响FPGA的工作速度和性能。
较高的时钟频率可以使FPGA实现更高的运算速度和处理性能,但同时也会增加功耗和热量产生。
因此,在选择FPGA时,需要根据应用需求评估所需的时钟频率,并平衡性能和功耗之间的关系。
5. I/O接口:I/O接口是指FPGA与外部器件进行通信和数据交换的接口。
不同的应用场景对I/O接口的需求也不同,如高速数据传输需要支持高速串行接口,外设控制需要支持通用的并行接口。
芯片的选型
芯片的选型随着科技的不断发展,芯片作为电子产品的核心组件,起着至关重要的作用。
芯片的选型对产品的性能、功耗、成本等方面都有着重要的影响。
本文将从芯片选型的背景、选型的原则、选型的方法等方面进行详细介绍,以帮助读者更好地进行芯片选型。
一、芯片选型的背景芯片是电子设备的核心组件,它承担着控制、计算、存储等各种功能。
随着科技的不断进步,市场上出现了各种各样的芯片,各具特色。
为了选择适合自己产品的芯片,进行合理的芯片选型是非常重要的。
二、芯片选型的原则1.技术原则:芯片选型应根据产品的功能需求和性能要求来确定。
例如,某些应用对功耗要求极高,需要选择低功耗的芯片,而某些应用对计算性能要求高,需要选择高性能的芯片。
2.供应链原则:芯片选型时要充分考虑供应链的稳定性,以确保芯片的供应能够长期可靠。
3.成本原则:芯片的选型还要考虑成本因素,包括芯片本身的成本和生产过程中的成本等。
选择价格适中、性价比较高的芯片是明智之举。
三、芯片选型的方法1.了解需求:在进行芯片选型之前,首先要充分了解产品的需求和技术要求。
明确产品的功能特点、性能指标、功耗要求等。
2.调研市场:市场上有各种各样的芯片供应商和产品,可以通过调研市场来了解各家企业的芯片产品。
3.比较性能:根据产品需求,比较各款芯片的性能指标,包括计算能力、存储容量、传输速度等。
选择性能符合要求的芯片。
4.考虑功耗:功耗对于一些依靠电池供电的产品非常重要。
选择功耗低的芯片可以延长产品的使用时间。
5.了解供应链:多了解一些供应商的情况,包括供货能力、历史记录、合作团队等。
以便选择稳定可靠的芯片供应商。
6.评估成本:综合考虑芯片的性能、价格、生产过程中的成本等因素,评估芯片的总体成本,以选择性价比较高的芯片。
7.样片测试:在选定芯片之后,可以向供应商索取样片进行测试,以确保芯片的性能和稳定性能够满足产品的需求。
四、芯片选型中的注意事项1.兼顾功能和成本:芯片选型时不仅要关注功能和性能,还要兼顾成本,以避免选型过于侧重性能而导致成本过高。
cpld和fpga的选用标准
cpld和fpga的选用标准CPLD(可编程逻辑器件)和FPGA(现场可编程门阵列)是两种可编程逻辑器件,它们在数字电路设计中有不同的特点和应用场景。
在选择使用 CPLD 还是 FPGA 时,可以考虑以下一些标准:1. 规模和复杂性:• CPLD 通常适用于相对较小且不太复杂的数字逻辑设计。
它们通常有较少的逻辑单元和资源。
• FPGA 则更适用于大规模、复杂的数字电路设计,因为它们提供了更多的逻辑单元、存储器和其他资源。
2. 功耗:• CPLD 通常具有较低的功耗,特别是在低复杂性设计的情况下。
• FPGA 的功耗可能较高,尤其是在需要大量资源和高性能的设计中。
3. 速度和性能:• FPGA 在处理速度和性能方面通常更优越。
它们提供更多的逻辑资源和硬件资源,适用于高性能的应用。
• CPLD 虽然速度也很快,但相对 FPGA 而言在处理复杂逻辑时可能性能较低。
4. 设计周期和原型开发:• CPLD 通常具有较短的设计周期,因为它们不需要复杂的编译过程,并且适用于原型开发和快速验证。
• FPGA 在设计和编译方面可能需要更多的时间,适用于更复杂的设计和大规模项目。
5. 成本:• CPLD 通常相对较便宜,适用于低成本设计。
• FPGA 的成本可能较高,适用于对性能和资源要求较高的应用。
6. 适用场景:• CPLD 适用于控制逻辑、序列逻辑和简单的数字处理任务。
• FPGA 适用于图像处理、信号处理、通信系统、高级控制系统等复杂应用。
选择CPLD 还是FPGA 取决于具体的项目需求和约束。
在制定选用标准时,需综合考虑设计的规模、复杂性、功耗、性能、设计周期、成本和适用场景等因素。
fpga选型需求分析报告
FPGA选型需求分析报告1. 引言本文旨在对FPGA选型的需求进行分析,并根据特定的需求指标,提供适用的FPGA选型方案。
FPGA(现场可编程门阵列)作为一种灵活可编程的硬件平台,广泛应用于各种领域,如通信、图像处理、嵌入式系统等。
在进行FPGA选型时,需根据具体的应用需求和性能指标来进行选择,以满足系统的要求。
2. 需求分析2.1. 应用需求首先需要明确系统的应用需求,包括但不限于以下几个方面:•系统的功能和用途•系统的输入输出接口要求•系统的处理算法和运算要求•系统对实时性和延迟的要求2.2. 性能指标在进行FPGA选型时,需要考虑以下几个关键的性能指标:•逻辑单元数量:逻辑单元的数量决定了FPGA的计算能力和可用资源。
根据应用需求确定所需的逻辑单元数量范围。
•存储资源:FPGA的存储资源包括片上存储器(BRAM)和分布式RAM等。
根据应用需求确定所需的存储资源。
•DSP引擎:DSP引擎用于高性能的数字信号处理,如滤波、乘法累加等。
根据应用需求确定所需的DSP引擎数量。
•IO接口:根据系统的输入输出接口要求,确定所需的IO接口类型和数量。
•时钟频率:时钟频率决定了FPGA的运行速度。
根据系统对实时性和延迟的要求,确定所需的时钟频率范围。
•功耗:FPGA的功耗直接影响系统的能耗和散热要求。
根据系统的功耗限制,确定所需的功耗范围。
2.3. 成本因素除了性能指标外,成本因素也是选择FPGA的重要考虑因素之一。
成本因素包括但不限于以下几个方面:•FPGA的单价和采购成本•开发工具和软件的费用•系统的总体成本,包括硬件设计、软件开发和生产制造等3. FPGA选型方案基于对需求的分析,根据性能指标和成本因素,我们提出以下几个FPGA选型方案:3.1. 方案一•逻辑单元数量:100K•存储资源:2MB BRAM•DSP引擎:100个•IO接口:10个DDR4接口•时钟频率:300MHz•功耗:10W3.2. 方案二•逻辑单元数量:200K•存储资源:4MB BRAM•DSP引擎:200个•IO接口:20个DDR4接口•时钟频率:400MHz•功耗:15W3.3. 方案三•逻辑单元数量:300K•存储资源:8MB BRAM•DSP引擎:300个•IO接口:30个DDR4接口•时钟频率:500MHz•功耗:20W根据具体的应用需求和预算限制,可以选择适合的FPGA选型方案。
FPGA开发要注意的十大要点
FPGA开发要注意的十大要点1、FPGA 器件选型的7 个原则:器件供货渠道和开发工具的支持、器件的硬件资源、器件的电气接口标准、器件的速度等级、器件的稳定等级、器件的封装和器件的价格。
2、Spartan-3E 和Spartan-3A 主要运用于逻辑设计和简单数字信号处理,Virtex-4 LX 和Virtex-5 LX 主要用于高速逻辑运算,Virtex-4 SX 和Virtex-5 SX 主要用于高速复杂数字信号处理,Virtex-4 FX 和Virtex-5 FX 主要用于嵌入式系统。
3、硬件资源包括:逻辑资源、I/0 口资源、布线资源、DSP 资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。
4、过度I/O 口资源的消耗可能会导致2 个问题:FPGA 负荷过重,器件发热严重,严重影响器件的速度性能、工作稳定度和寿命,设计中要考虑器件的散热问题;局部布线资源不足,电路的运行速度明显降低,有时甚至使设计不能适配器件,设计失败。
5、器件中存储器资源主要有2 个用途:作高性能滤波器;实现小容量高速数据缓存。
6、面积优先原则可以节省器件内部的逻辑资源,尽可能地使用串行逻辑结构,但是以牺牲速度为代价;而速度优先原则保证了器件的整体工作速度,即尽可能地使用并行逻辑结构,但是以牺牲逻辑资源为代价。
7、添加约束的原则为先附加全局约束,再补充局部约束,而且局部约束比较宽松。
其目的是在可能的地方尽量放松约束,提高布线成功概率,减少ISE 布局布线时间。
典型的全局约束包括周期约束和偏移约束。
8、在添加全局时序约束时,需要根据时钟频率划分不同的时钟域,添加各自的周期约束;然后对输入输出端口信号添加偏移约束,对片内逻辑添加附加约束。
9、附加时钟周期约束的两种方法:简易方法和推荐方法。
简易方式是直接将周期约束附加到寄存器时钟网线上,其语法为:[约束信号] PERIOD = {周期长度} {HIGH | LOW} [脉冲持续时间];其中[]内的内容为可选项,{}中的内容为必选项,|表示选择项。
FPGA嵌入式处理器的选择策略
FPGA嵌入式处理器的选择策略红芯电子xp.wu收集整理传统数字系统设计中,中小容量FPGA主要用于数字系统的接口、控制、胶合逻辑和复杂数字信号处理或数据处理算法的协处理,而主控制器一般采用单片机或嵌入式处理器完成。
FPGA和主控制器分离的设计使得电路规模较大、设计复杂,而系统的功耗较高、保密性也较差。
随着FPGA工艺技术从0.13um发展到90nm到65nm,FPGA的容量愈来愈大,一款低端FPGA就可能具有比几年前最高端FPGA更大的容量和资源。
这样,容量的增加和性能的提升允许在FPGA中实现硬核或软核处理器来替代FPGA外部的处理器,从而实现更高的系统集成度。
各主流FPGA厂商都在FPGA产品中提供了嵌入式硬核或软核处理器的支持选项,如何选择处理器则需要从系统角度进行仔细考量。
通过对业界主流FPGA中的嵌入式处理器进行比较,本文针对如何选择与FPGA应用相匹配的嵌入式处理器提出了参考建议。
主要的FPGA嵌入式处理器目前占据主要市场份额的FPGA厂商有Xilinx、Altera、Actel、Lattice等公司,这些FPGA厂商的嵌入处理器模式主要有厂商专用软核处理器、通用软处理器如ARM7/9系列、PowerPC通用硬核处理器。
嵌入处理器模式的不同主要取决于产品的应用定位。
表1概括了主要的嵌入式处理器及其特点。
是否需要在FPGA中嵌入处理器?FPGA的适合用于时序逻辑、接口控制、规则数据处理,但对于非规则控制和复杂的数据处理算法却没有32位的嵌入处理器灵活方便,因此在设计具有复杂算法和控制逻辑的系统时,往往需要结合使用嵌入式处理器和FPGA。
对于是否需要将处理器嵌入到FPGA中,则需要进行多方面考虑。
表1:主要的嵌入式处理器及其特性如果对系统集成度的要求较高,则将处理器嵌入FPGA能最大限度地提高系统集成度,降低系统设计复杂度,加快上市时间。
例如,Xilinx的Virtex-5 FXT FPGA具有PowerPC硬核处理器,配合高性能dsp片、嵌入千兆以太网模块,可以轻松实现网络视频媒体流所需要的数据和协议处理。
FPGA系统设计实战经验分享-硬件篇
1。
芯片的选型包括FPGA芯片的选型原则,外围芯片,比如存储器,电源,接口芯片等等选择的依据。
我们会给大家推荐一些性能好,价格便宜而且好买到的芯片,节省你查询芯片的时间。
2。
原理图设计技巧包括如果兼容不同型号的FPGA,保证系统设计的升级空间等。
3。
PCB的设计基本原则对于一般的FPGA系统,只要保证这些基本原则,不必学习那些复杂的仿真软件和高速PCB设计知识,一样可以设计出稳定可靠的硬件电路板。
4。
电路调试技巧如何调试一块刚刚焊接好的电路板,特别是对于第一次调试电路板的朋友一定会有所帮助的。
===========第一部分:Red Logic关于芯片选型的建议===========在网上经常看到朋友问类似的问题,比如选Altera还是Xilinx芯片,选择Altera公司的什么型号芯片,电源芯片选什么,SRAM选那个公司的等类似的关于芯片选型的问题。
Red Logic在这里就给大家介绍一些关于芯片选择的一些基本原则和建议,也欢迎大家参与讨论!。
一。
FPGA芯片的选择依据& nbsp1。
选择FPGA芯片厂商。
这一点比较容易,可以根据以往的经验实际条件,比如公司一直用那个公司的产品,或者实验室的师兄们都用那个公司的产品多一些等等。
如果自己对那个公司的产品比较熟悉,还是不要轻易更换。
因为学习软件和了解芯片结构还是需要一些时间的,而且也会引入一些设计风险。
人一般会有惯性的思维的,往往会把一些经验带到新的项目中,而实际上不同厂商的芯片在设计细节方面还是有些不同的,对这个公司的芯片适合,不一定对另外公司的芯片适合。
如果是在新产品设计的适合选择FPGA芯片厂商,那么可以参考以下的几个原则:A.如果需要尽快上市,抢占市场,一般选择开发简单的Altera或者Xilinx产品;B.如果产品已经稳定,需要提高保密性能和稳定性能,可以考虑Lattice,QuickLogic或者Actel公司的反融丝类型或者Flash类型的FPGA;C.如果需要很强的抗干扰性能,工作环境十分恶劣,如果航空航天,一般选Actel公司的产品。
如何选择FPGA芯片
FPGA如何选型针对性整理下FPGA选型问题一、获取芯片资料:要做芯片的选型,首先就是要对有可能要面对的芯片有整体的了解,也就是说要尽可能多的先获取芯片的资料。
现在FPGA主要有4个生产厂家,ALTERA,XILINX,LATTICE和ACTEL。
获取资料最便捷的途径就是这些生产厂家的官方网站(/,/,/,/intl/china/)。
一般情况下,官方网站都会按照产品系列或应用场合列出所有的产品,直观的告诉你某个系列产品的应用场合。
比如在ALTERA的网站,就会明确标明它的三大类的FPGA产品,高端的Stratix系列,中端的Arria系列和低成本的Cyclone系列。
每个厂家每年都会推出一个产品选型手册,很多公司网站上还提供评估工具,下图是Altera2012版的选型手册:经常逛一逛这些厂家的官方网站,看一些概述类的文档,当对各FPGA厂家的产品系列有比较广泛的了解以后,选型就不会成为太大的问题了。
确定要做的方向之前,如果能够找到类似的产品,可以研究下这些产品所采用的方案,如果找不到,可以通过检索知网等数据库,也可以看看其他人做类似的方向所采用的方案,这也是非常好的一个参考,需要注意的是很多学术研究型的方案并不是经过产品验证的,有些方案还是比较滞后的,总之需要做一个综合的评估。
二、FPGA厂家的选择如上所述,生产FPGA厂家主要有ALTERA,XILINX,LATTICE和ACTEL。
每个厂家的产品都有各自的特色和适用领域。
选择厂家是一个相对比较复杂,要综合考虑下面几个因素:1.要满足项目特殊的需求。
比如说你要选择4mmx4mm封装的小体积同时又不需要配置芯片的FPGA,那么可能ACTEl就是你唯一的选择。
如果你需要一个带ADC的FPGA芯片,那么可能你只能选择XILINX和ACTEL的某些带ADC的FPGA。
2.看供货,好的供货渠道对于产品的量产会有比较好的保证,如果没有特殊渠道还是选择那些比较好买并且广泛使用的型号3.看价格,较低的价格会有效的提高产品的竞争力4.就是技术人员对所有符合要求的厂家的产品的熟悉程度。
设计FPGA系统应了解的三个原则
设计FPGA系统应了解的三个原则为了设计一个高性能和可靠的FPGA(Field Programmable Gate Array)系统,有三个重要的原则需要了解。
1.确定系统要求和目标:在设计之前,必须明确系统的需求和目标。
这包括确定系统的处理能力、时钟频率、资源使用、功耗等。
只有明确了这些要求,设计人员才能选择合适的FPGA器件和设计方法,以满足系统的需求。
首先,需要确定系统的处理能力,即系统需要处理的数据量和计算要求。
根据处理能力的要求,可以选择合适的FPGA器件,确保其具有足够的逻辑单元和存储资源。
其次,时钟频率是系统设计中的重要指标。
根据系统要求,需要选择适当的FPGA器件和时钟频率,以确保系统能够按时处理输入数据并产生正确的输出结果。
此外,资源使用和功耗也是设计中需要考虑的因素。
根据系统需求,需要合理规划和分配FPGA器件中的资源,以最大限度地利用它们的性能。
另外,需要根据系统设计的功耗要求,选择适当的FPGA器件和功耗优化的设计方法。
2.优化设计:在FPGA系统设计中,优化设计是非常重要的。
通过合理的优化,可以提高系统的性能、降低功耗、减少资源使用,并增强系统的可靠性。
优化设计的关键在于合理的分析和改进设计中的瓶颈。
首先,对于时序约束较为严格的设计,可以通过合理的时序优化方法,例如管道化、时钟域划分等方式,来提高系统的时钟频率。
其次,对于资源紧张的设计,可以通过合理的资源利用方法,例如复用、共享等方式,来减少资源的使用量。
此外,还可以通过合理的电源管理和功耗优化方法,来降低系统的功耗。
最后,为了提高系统的可靠性,可以采取冗余、错误检测和容错等措施,来增强系统的容错性和可靠性。
3.验证和测试:在设计完成后,验证和测试是确保系统正确运行的重要步骤。
验证是通过模拟和仿真来验证设计的正确性和性能。
测试是通过验证设计的工作,并确保其满足系统的需求。
在验证和测试过程中,可以采用不同的方法和工具来验证和测试FPGA系统。
FPGA设计原则以及代码规范
信号命名要规范化。
1) 信号名一律小写,参数用大写。 2) 对于低电平有效的信号结尾要用_n标记,如rst_n。 3) 端口信号排列要统一,一个信号只占一行,最好按 输入输出及从哪个模块来到哪个模块去的关系排列,这 样在后期仿真验证找错时后方便很多。如:
同步设计原则-建立/保持时间
同步设计中,稳定可靠的数据采样必须遵从以 下两条基本原则:
1、在有效时钟沿到达前,数据输入至少已经稳定 了采样寄存器Setup时间之久。这条原则简称满足 Setup时间原则。
2、在有效时钟沿到达后,数据输入至少还将稳定 保持采样寄存器Hold时间之久。这条原则简称满足 Hold时间原则。
Verilog中,用always块设计组合逻辑电路时, 1) 在赋值表达式右端参与赋值的所有信号都必须 在 always @(敏感电平列表) 中列出, 2) always中if语句的判断表达式必须在敏感电 平列表中列出。 3) 确保过程模块敏感信号列表中的信号是必需 的。敏感信号列表中没必要出现的信号会降低仿真 速度。
同步设计原则-同步与异步
在设计电路时,可以有异步电路和同步电路 两种实现方法。 异步电路使用组合逻辑电路实现,没有统一 的时钟信号,容易产生毛刺和竞争冒险。
同步时序电路使用组合逻辑和触发器实现电 路功能,主要信号和输出信号都由时钟驱动触发 器产生,能够避免毛刺,信号稳定。
同步设计原则-时钟 同步设计时钟信号的质量和稳定性决 定了同步时序电路的性能。 FPGA的内部有专用的时钟资源,如 全局时钟布线资源、专用的时钟管理模块 DUL、PLL等。
module a( clk, rst_n, wren, rden, avalon_din, sdi, data_ready, avalon_dout );
正确选择FPGA至关重要
随着市场对大量精密但相对成本较低的终端产品的需求日高,设计工程师正利用速度更快、密度更高和相对更便宜的芯片,为产品在系统设计中开展全新的应用。
相对于简单的胶粘逻辑应用平台,现在系统设计人员会使用FPGA执行高度复杂的时序控制功能,以实现高速数据信道设计,甚至先进的加密技术设计。
由于掩膜成本持续居高不下,别具成本效益的用户可编程FPGA提供了极具吸引力的解决方案,替代传统的ASIC以实现复杂的设计功能。
当前,典型的电路板设计也许只是将现成的处理器或DSP、一些存储器、几个ASSP和一个或多个大型但成本经济的FPGA整合在一起而已。
在这种情况下,Actel正着手转变其基础的可编程逻辑技术和市场重点。
在技术方面,将从高速、独特的反熔丝技术转向以Flash为基础的技术;同时,市场重点从用于电信领域的高价位IC转向适用于所有领域的低价位IC。
两、三年前,可编程逻辑公司的发展迅猛,因为那时这些公司的电路售价一般为500或1,000美元,销售对象都是电信公司。
如今,我们回到现实世界中,事实上IC并不是1,000美元的产品- 它从来未曾是- IC一般的业内行情是低于10美元- 通常都不会达50美元,500美元更绝不可能。
因此,Actel首要解决的问题是如何配合这个需要提供产品。
很明显,影响设计师选用IC电路的因素有4个:首个影响是低于10美元的价位;第二个影响是功耗减少;第三则是安全性- 使得客户的设计无法被人复制;第四是原有软件错误问题的新变种-称为'固件错误'- 这原本是由辐射的a 粒子造成,现在则由中子造成。
Actel对以Flash为基础ProASIC系列的目标非常简单,以最低的成本提供最多的系统门。
速度和功耗固然重要,但很大程度上可以靠缩放比例来解决。
Actel公司已确定2003年中国增长幅度最大的行业是航空航天、通信和最重要的消费电子,这些都是Actel一向以来发展良好的领域。
虽然许多公司哀叹通信市场没有增长,Actel依然看到这个市场呈健康发展势态。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
FPGA芯片选择策略和原则
一:设计考虑
1,器件的硬件资源
硬件资源是器件选型的重要标准。
硬件资源包括逻辑资源、I/O资源、布线资源、DSP 资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。
1.1 逻辑资源、I/O资源、布线资源
逻辑资源和I/O资源的需求是每位设计人员最关心的问题,一般都会考虑到,可是,
过度消耗I/O资源和布线资源可能产生的问题却很容易被忽视。
主流FPGA器件中,逻辑资源都比较丰富,一般可以满足应用需求。
可是,在比较复杂的数字系统中,过度I/O资源的消耗可能会导致2个问题:
1)FPGA负荷过重,器件发热严重,严重影响器件的速度性能、工作稳定性和寿命,设计中要考虑器件的散热问题;
2)局部布线资源不足,电路的运行速度明显降低,有时甚至使设计不能适配器件,设计失败。
应用经验参考:
1)在做复杂数字信号处理时,位数比较高的乘法器和除法器对全局布线资源的消耗量比较大;
2)在做逻辑设计时,双向I/O口对局部布线资源的消耗量比较大;
3)在利用存储器资源设计滤波器的应用场合,局部布线资源的消耗量比较大;
4)在电气接口标准比较多,而逻辑比较复杂的应用场合,局部布线资源的消耗量比较大。
据Altera公司推荐,设计中最好能预留30%以上的逻辑资源、20%以上的I/O资源和30%以上的布线资源。
而且,从两家公司器件的结构看,Xllinx公司器件的可编程逻辑块
相对于Altera公司要复杂一些,使用起来要灵活一些。
在一些复杂的、控制信号比较多的设计中,适合选用Xllinx公司的产品。
不过Xllinx公司器件布线资源是分段的,器件延时的可预测性要差一些。
在这些应用场合,最好首先做设计仿真,对设计消耗的布线资源,尤其是很容易被忽视的局部布线资源,要有一个比较充分的了解,然后在考虑器件选型,是比较理想的。
1.2 DSP资源
在做乘法运算比较多而且对速度性能要求比较高的应用场合,最好能选用带DSP资源比较多的器件,例如,Altera公司的StatixⅡ和StatixⅢ系列,Xllinx公司的Virtex-4 SX 和Virtex-5 SX系列等。
1.3 存储器资源
器件中的存储器资源主要有2种用途:作高性能滤波器;实现小容量高速数据缓存。
这是一种比较宝贵的硬件资源,一般器件中的存储器资源都不太多,存储器资源较多的器件逻辑容量也非常大,用得也比较少,供货渠道也不多,器件价格也非常高。
因此,在器件选型时,最好不要片面追求设计的集成度而选用这种器件,也可以考虑选用低端器件+外扩存储器的设计方案。
1.4 锁相环资源
目前,主流FPGA中都集成了锁相环,利用锁相环对时钟进行相位锁定,可以使电路获得更稳定的性能。
Xllinx公司提供的是数字锁相环,其优点是能获得更精确的相位控制,其缺点是下限工作频率较高,一般在24 MHz以上;Altera公司提供的是模拟锁相环,其优点是下限工作频率较低,一般在16 MHz以上,其主流器件StatixⅡ和StatixⅢ系列中的增强型锁相环工作频率只要求在4 MHz以上,其缺点是对时钟相位的控制精度相对较差。
1.5 高速串行收发器资源
在通讯领域里,用光纤传输高速数据是一个比较常用的解决方案。
A1tera公司的StatixⅡGX和StatixⅢGX系列,Xllinx公司的Virtex-4 FX和Virtex-5 FX系列[2]都集成了高速串行收发器,这种器件价格一般都比较高。
目前,National和Maxim等公司提供的高性能专用串行收发芯片价格都不高,因此,如果只是进行光纤数据传输没计,大可不必选用这种器件;如果是光纤数据传输+逻辑或算法比较复杂的应用场合,最好是将两种方案进行比较,然后考虑是否选用该器件。
1.6 硬核微处理器资源
利用集成硬核微处理器的FPGA器件进行嵌入式开发,代表嵌入式应用的一个方向。
Altera公司提供集成ARM的APEX系列器件,Xllinx公司提供集成Power-PC的Virtex-4 FX 和virtex-5 FX系列器件。
随着器件价格不断下降,在很多应用场合,在不增加成本的情况下,选用该器件和传统FPGA+MCU的应用方案相比,能大幅度提高系统性能和降低硬件设计复杂程度。
此时,选用该器件是比较理想的。
2,电气接口标准
目前,数字电路的电气接口标准非常多。
在复杂数字系统中,经常会出现多种电气接口标准。
目前,主流FPGA器件支持的电气接口标准有:1.5 V,1.8V ,3.3V等,可以满足绝大部分应用设计需求。
可是,FPGA器件的每一个I/O并不支持所有的电气接口标准,以Altera公司的FPGA 为例,只有部分1/O支持SSTL-2 ClassⅡ电气接口标准,在对DDR进行设计时,会导致PCB 布线相当复杂,器件的I/O管脚利用率相当低。
而Xllinx公司的FPGA几乎所有的管脚都支持SSTL-2 ClassⅡ电气接口标准,此时选用Xllinx公司的FPGA是比较理想的。
常用电气接口标准:
3,器件的速度等级
关于器件速度等级的选型,一个基本的原则是:在满足应用需求的情况下,尽量选用速度等级低的器件。
该选型原则有如下好处:
1)由于传输线效应,速度等级高的器件更容易产生信号反射,设计要在信号的完整性上花更多的精力;
2)速度等级高的器件一般用得比较少,价格经常是成倍增加,而且高速器件的供货渠道一般比较少,器件的订货周期一般都比较长,经常会延误产品的研发周期,降低产品的上市率。
4,器件的温度等级
某些应用场合,对器件的环境温度适应能力提出了很高的要求,此时,就应该在有工业级甚至是军品级或宇航级的器件中进行选型。
Altera公司每种型号的FPGA都有工业级产品;Xllinx公司每种型号的FPGA都有工业级产品,部分型号的FPGA提供军品级和宇航级产品。
如果设计主要面向军用或航天应用,最好选用Actel公司的器件,该公司的器件主要面向这些用户。
5,器件的封装
目前,主流器件的封装形式有:QFP,BGA和FB-GA,BGA和FBGA封装器件的管脚密度非常高,设计中必须使用多层板,PCB布线相当复杂,设计成本比较高,器件焊接成本比较高,因此,设计中能不用尽量不用。
不过,在密度非常高,集成度非常高和对PCB板体积要求比较高的应用场合,尽量选用BGA和FBGA封装器件。
还有一种情况,在电路速度非常高的应用场合,最好选用BGA和FBGA封装器件,这2种封装器件由于器件管脚引线电感和分布电容比较小,有利于高速电路的设计。
尽量选择兼容性好的封装,使得将来的产品就具备非常好的扩展性,可以不断地增加新的功能或者提高性能,而不需要修改电路板的设计文件。
在HDL代码设计之前,就开始硬件板卡的设计。
这就要求硬件板卡具备一定的兼容性,可以兼容不同规模的FPGA芯片。
目前,同系列的FPGA芯片一般可以做到相同物理封装兼容不同规模的器件。
例如,Xilinx的
Spartan3系列FPGA,在BGA456封装下,可以选择3S200、2S400、3S1000、3S1500这4种型号的FPGA。
二,其他考虑
1,器件的价格
1)器件集成度不断提高,性能不断上升,而价位不断下降是FPGA器件发展的普遍趋势,因此,在不断推出的新型器件中选型是一个基本规律。
以Xllinx公司刚推出的Virtex-5为例,性能比Virtex-4提高30%,而相对价位却降低35%。
2,尽量选择成熟的产品系列。
FPGA芯片的工艺一直走在芯片设计领域的前列,产品更新换代速度非常快。
稳定性和可靠性是产品设计需要考虑的关键因素。
厂家最新推出的FPGA系列产品一般都没有经过大批量应用的验证。
选择这样的芯片会增加设计的风险。
而且,最新推出的FPGA芯片因为产量比较小,一般供货情况都不会很理想,价格也会偏高一些。
如果成熟的产品能满足设计指标要求,那么最好选这样的芯片来完成设计。
例如,要用FPGA设计一块数据采集卡。
采用Altera公司的Cyclone、CyloneII和CycloneIII等3个系列的芯片都可以完成这个功能。
考虑到Cyclone和CyloneII是成熟产品,同时CyloneII又是Cyclone的升级产品,因此选择CyloneII是比较理想的方案。
3,尽量选择一个公司的产品
如果在整个电子系统中需要多个FPGA器件,那么尽量选择一个公司的产品。
这样的好处不仅可以降低成本,而且降低开发难度。
因为开发环境和工具是一致的,芯片接口电平和特性也一致,便于互联互通。
针对特定的应用,每个厂家的产品目录里面都可以找到适合的系列或者型号。
例如,针对低成本应用,Altera公司的Cyclone系列和Xilinx公司的Spartan3系列是对应的。
针对高性能应用,Altera公司的Stratix系列和Xilinx公司的Virtex系列是对应的。
所以,最终选择那个公司的产品还是看开发者的使用习惯及逻辑资源需求情况。