(完整版)集成电路工艺原理期末试题
《集成电路测试》期末复习题库【附答案】
《集成电路测试》期末复习题库【附答案】《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道⼯序：切筋和打弯，通常同时完成。
2、对SMT装配来讲，尤其是⾼引脚数⽬框架和微细间距框架器件，⼀个突出的问题是引脚的⾮共⾯性。
3、打码⽅法有多种，其中最常⽤的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。
4、在完成打码⼯序后，所有器件都要100％进⾏测试。
这些测试包括⼀般的⽬检、⽼化试验和最终的产品测试。
5、对于连续⽣产流程，元件的包装形式应该⽅便拾取，且不需作调整就能够应⽤到⾃动贴⽚机上。
【选择】1、⽓密性封装是指完全能够防⽌污染物（液体或固体）的侵⼊和腐蚀的封装形式，通常⽤作芯⽚封装的材料中，能达到所谓⽓密性封装的只有：⾦属、陶瓷和玻璃2、⾦属封装现有的封装形式⼀般包括平台插⼊式⾦属封装、腔体插⼊式⾦属封装、扁平式⾦属封装和圆形⾦属封装等。
3、根据所使⽤材料的不同，元器件封装主要分为⾦属封装、陶瓷封装和塑料封装三种类型。
4、⾦属封装由于在最严酷的使⽤条件下具有杰出的可靠性⽽被⼴泛⽤于军事和民⽤领域。
【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同⽅向是⼀样的是各向同性材料，⼤部分物理性质在不同⽅向是不⼀样的是各向异性材料。
2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻⽯等材料。
【填空】6、⾦属与玻璃之间⼀般黏着性不佳。
7、控制玻璃在⾦属表⾯的湿润能⼒是形成稳定粘结最重要的技术。
8、玻璃密封材料的选择应与⾦属材料的种类配合。
9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。
【选择】5、塑料封装具有低成本、薄型化、⼯艺较为简单、适合⾃动化⽣产等优点。
6、玻璃密封的主要缺点是：强度低、脆性⾼。
7、通孔插装式安装器件⼜分为以下⼏种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料⽅法：机械喷沙、碱性电解法、化学浸泡+⾼压⽔喷法。
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《集成电路工艺原理》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
集成电路工艺原理相关试题
集成电路工艺原理相关试题一、选择题1.集成电路工艺的发展历经了以下哪几个阶段？ A. 自由扩散阶段、光刻成型阶段、微影速度阶段 B. 预扩散台阶、纳米光刻阶段、电子束曝光阶段C. 扩散二极管阶段、光刻馏分阶段、微影速度阶段 D. 电子束曝光阶段、分子束曝光阶段、纳米光刻阶段2.下列哪种是集成电路工艺中常用的掩模技术？ A. 仰视照相法 B. 紫外光刻法 C. 照相法 D. 磁控溅射法3.集成电路工艺中的光刻成像的基本过程包括哪些步骤？ A. 刻蚀、扫描、照射 B. 曝光、显影、清洗 C. 感光、曝光、显影 D. 感光、曝光、刻蚀4.下列哪种材料不适合用于集成电路的制作？ A. 硅 B. 铝 C. 铜 D. 锡5.集成电路工艺中的扩散过程是指什么？ A. 材料中杂质的扩散 B. 将电路图案转移到硅片上的象限 C. 利用高温使材料的原子迁移 D. 利用光照使光刻胶产生化学反应二、填空题1.集成电路工艺中，常用的曝光技术是将光照射在待制作电路上，通过光刻胶对光进行控制，达到光刻胶的显影，从而得到所需的图形。
2.集成电路工艺中，光刻胶的主要组成是聚合物和光敏剂。
3.集成电路中的 MOSFET 制作过程中，常用的氧化物层材料是SiO2。
4.集成电路中，扩散过程会引入适量的杂质，以改变材料的导电性能。
5.集成电路工艺中，常用的金属导线材料是铝。
三、简答题1.请简要介绍集成电路工艺中的光刻成像过程。
光刻成像是集成电路工艺中常用的掩模技术之一，其基本过程包括：–感光：在待制作电路表面涂上一层光刻胶，将器件图形的反转图案转移到光刻胶上。
–曝光：将待制作电路与光刻胶一起暴露在紫外光下，通过光刻胶中的光敏剂吸收光能而发生化学反应，使得光刻胶的物理和化学性质发生变化，在胶层上形成图形。
–显影：通过将光刻胶浸泡在显影液中，溶解未暴露于光的部分，得到所需的图形。
2.集成电路中的扩散过程是指什么？请简要描述扩散过程的基本原理。
电子与通信技术：集成电路工艺原理考试资料(题库版)
电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。
引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。
2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。
分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。
特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。
可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。
3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
集成电路制造工艺与原理期末答卷
1) 举例回答集成电路主要集成了哪些器件?【5分】•2) 最少给出两个集成电路选用硅半导体的理由。
【5分】•3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】•4) 常见的半导体的沾污有哪些种类?【5分】•5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。
【5分】•6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】•7) 请详细回答，硅片在大气中会自然氧化，从洗净工艺的角度，这属于一种沾污，采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】•8) 在刻蚀工艺中，由于电极附近鞘层领域的存在，电极附近只有正电荷存在，请用泊松方程解释，在一个周期内电极附近的电场方向总是指向电极。
【10分】•9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】•10) 以CMOS的nMOS形成工艺为例来说明，在离子注入工艺中用了多道该工艺步骤，这些步骤有什么目的或起到什么作用。
【15分】•11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料，根据你的理解和掌握，请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。
【15分】1) 举例回答集成电路主要集成了哪些器件? 【5分】答：集成电路主要集成了晶体管、二极管、电阻和电容。
2) 最少给出两个集成电路选用硅半导体的理由。
【5分】答：（1）硅存量丰富，是地球上第二丰富的元素，占到地壳成分的25%，经合理加工，能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。
（2）硅熔点高，可以承受更加高温的工艺，相当于放宽了工艺要求。
（3）硅表面会自然生成氧化硅，它是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部玷污。
生长稳定的薄层氧化硅材料的能力是制造高性能金属 - 氧化物半导体（MOS）器件的根本。
3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净?在清洗过程中纯净水的电阻率为18MΩ时说明硅片已经被洗净。
广工集成电路工艺原理复习题目与答案(全)
1、将硅单晶棒制成硅片的过程包括哪些工艺？答：滚圆，x射线定位，切片，倒角，研磨，清洗，化学腐蚀，热处理2、切片可决定晶片的哪四个参数/答：切片决定了硅片的四个重要参数：晶向、厚度、斜度、翘度和平行度。
3、硅单晶研磨清洗的重要性。
答：硅片清洗的重要性：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在状态有哪些？清洗顺序？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀，腐蚀的方法有哪些？答：工序目的：去除表面因加工应力而形成的损伤层及污染腐蚀方式：喷淋及浸泡6、什么是CMP工艺？有哪些控制参数？化学机械抛光过程是以化学反应为主的机械抛光过程1.抛光时间：影响磨掉材料的数量、平整性2.磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性3.转盘速率；影响抛光速率、非均匀性4.磨头速度：影响非均匀性5.磨料化学成分；材料选择比（同时磨掉几种材料）、抛光速率6.磨料流速：影响抛光垫上的磨料数量和设备的润滑性能7.抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性8.硅片/磨料温度：影响抛光速率9.硅片背压：影响非均匀性（中央变慢）、碎片7、SiO2按结构特点分为哪些类型？热氧化生长的SiO2属于哪一类？答：二氧化硅按结构特点可将其分为结晶形跟非结晶形，热氧化生长的SiO2为非结晶态。
8、何谓桥键氧，非桥键氧？它们对SiO2密度有何影响？答：连接两个Si—O四面体的氧原子称桥联氧原子，只与一个四面体连接的氧原子称非桥联氧原子。
桥联的氧原子数目越多，网络结合越紧密，反之则越疏松9、二氧化硅的主要作用有哪些？1.在MOS电路中作为MOS器件的绝缘栅介质，器件的组成部分2.扩散时的掩蔽层，离子注入的阻挡层3.作为集成电路的隔离介质材料4.作为电容器的绝缘介质材料（二氧化硅击穿电压高，温度系数小）5.作为多层金属互连层之间的介质材料6.作为对器件和电路进行钝化的钝化层材料7.二氧化硅膜用于其他半导体器件：光探测器、光电池表面防反射层10、SiO2中杂质有哪些类型？作用有何不同？网络形成者：能代替Si-O四面体中心的Si、并能与氧形成网络的杂质。
《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图，要求使用的MOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
电子科技大学2012-2013学年第1学期集成电路工艺期末考试B卷
………密………封………线………以………内………答………题………无………效……电子科技大学2012 - 2013学年第二学期期末考试 B 卷课程名称：集成电路工艺考试形式：闭卷考试日期：2013年05月13日考试时长：120 分钟课程成绩构成：平时30 %，期中%，实验%，期末70 %本试卷试题由 4 部分构成，共 6 页。
一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。
2、摩尔定律：IC 的集成度将翻一番。
年发明硅基集成电路。
3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。
4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。
5、RIE的意思是，BPSG的意思是。
6、LOCOS的意思是，LDD的意思是。
二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）………密………封………线………以………内………答………题………无………效……2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。
（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。
（8分）………密………封………线………以………内………答………题………无………效……5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。
（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。
（8分）………密………封………线………以………内………答………题………无………效……三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。
（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。
(完整版)集成电路工艺原理期末试题
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
集成电路工艺原理（期末复习资料）
集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。
2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。
4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。
6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。
第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。
13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。
14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
(完整版)集成电路工艺原理试题总体答案
目录一、填空题（每空1分，共24分） (1)二、判断题（每小题1.5分，共9分） (1)三、简答题（每小题4分，共28分） (2)四、计算题（每小题5分，共10分） (4)五、综合题（共9分） (5)一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。
2.集成电路制作工艺大体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。
4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。
5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。
7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作用。
10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足余误差函数分布。
常规平面工艺扩散工序中的有限表面源扩散过程中，杂质在体内满足高斯分布函数分布。
13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。
14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。
16.真空蒸发设备由三大部分组成，分别是真空系统、蒸发系统、基板及加热系统。
(完整word版)模拟集成电路设计期末试卷
《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分)1、与其它类型的晶体管相比,MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_ 饱和_区,电流受栅源过驱动电压控制,我们定义_跨导_来表示电压转换电流的能力。
3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。
4、源跟随器主要应用是起到___电压缓冲器___的作用。
5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高,因此可以做成___恒定电流源_.6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。
7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。
8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。
9、与差动对结合使用的有源电流镜结构如下图所示,电路的输入电容C in为__ C F（1－A）__。
10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。
二．名词解释（每题3分，共15分)1、阱解:在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上,其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、亚阈值导电效应解:实际上，V GS =V TH 时，一个“弱”的反型层仍然存在,并有一些源漏电流，甚至当V GS <V TH 时,I D 也并非是无限小，而是与V GS 呈指数关系,这种效应叫亚阈值导电效应。
3、沟道长度调制解：当栅与漏之间的电压增大时,实际的反型沟道长度逐渐减小，也就是说,L 实际上是V DS 的函数，这种效应称为沟道长度调制。
4、等效跨导Gm解:对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力 5、米勒定理解:如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/（1—A V -1），其中A V =V Y /V X .这种现象可总结为米勒定理。
最新《集成电路设计原理》试卷及答案
电科《集成电路原理》期末考试试卷一、填空题1.（1分） 年，第一次观测到了具有放大作用的晶体管。
2．（2分）摩尔定律是指 。
3.集成电路按工作原理来分可分为 、 、 。
4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。
5.（4分）MOSFET可以分为 、 、 、 四种基本类型。
6.（3分）影响MOSFET 阈值电压的因素有： 、 以及 。
7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的 和 ； 作为PMOS 的源极和体端， 作为NMOS 的源极和体端。
8．（2分）CMOS 逻辑电路的功耗可以分为 和 。
9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。
DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。
AB Y 1AB23二、画图题：（共12分）=+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CDMOS管最少。
2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。
三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。
4.简述动态电路的优点和存在的问题。
四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
SiO
的生长厚度(μm)；B为抛物线速率系数(μm2/h)；B/A为线性速率系数
；τ为生成初始氧化层（同一工艺参数）所用的时间(h)。我们希望通过对
0的硅片进行一2段氧化过程：干氧(0.5 h)—湿氧(2 h)
(7分)
很难形成亚微米图形；曝光场是整个硅片；掩膜与硅片有相同的
、 在大规模集成电路中，闩锁效应来自于MOS器件有源区PN结与衬底之
请举出3种微电子工艺中利用离子注入或别的手段抑制
(7分)
CMOS电路中闩锁效应（Latchup）的方法有：① SOI衬底技术；
大剂量离子注入形成深埋层；③ 用离子注入产生倒掺杂阱；④ 硅片表面外
铜金属化面临的三大问题：① 扩散到氧化区和有源区；② 刻蚀困难（干
，铜不容易形成图形；③ 铜在较低温度下 (<200℃)
双大马士革中采用CMP，无需刻蚀铜；② 钨填充用作局部
。
、 Si
N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明Si3N4
(7分)
Si
N4材料在半导体工艺中不能用作层间介质，因为Si3N4材料的介电常数大，
LPCVD和APCVD各属于哪种类型？(7分)
质量传输限制淀积速率：淀积速率受反应物传输速度限制，即不能提供
CVD）。
淀积速率受反应速度限制，这是由于反应温度或压
(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度。
属于：反应速度限制淀积速率；
属于：质量传输限制淀积速率。
、 铝互连复合金属膜由哪几层金属组成？每层的作用是什么？(7分)
采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电
从而提高器件的集成度与工作速度。② 多晶硅可以高温氧化，对多层布
③ 阈值电压低（取决于硅与二氧化硅的功函数差）。④ 有利于
耐击穿时间长。
、 什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？(7分)
1、倾斜硅片；2、掩蔽氧化层；3、预非晶化。
、 集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工
(7分)
LOCOS；浅槽隔离技术－
两种隔离工艺。
STI。STI与LOCOS工艺相比，具有以下优点：
CMP兼容。
、 在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区
(7分)
LDD形成，在晶体管正常工作时会在结和沟道区之间形成高
BF
2+：t = Q enA / I = 3×1015×20×20×2×1.6×10-19 / 20×10-6 = 19200S
3×1015 原子/cm2，BF
1+和BF12+离子注入时间分别是：
和19200S。
、为实现更小的微细加工线宽，最新的光刻技术采用浸没式光刻机以实现更高
6cm，透镜的焦长为10cm，浸没的液
(5分) 。并简要说明阱注入与
(5分)
P+硅衬底的P-外延层上的nMOS管的剖面结构示意图如下图所
+ substratep- epip welln+n+GateDrainSource
阱注入通常采用倒掺杂技术，浓
而源漏区的离子注入通常为浅结注入，浓度的峰值在表
阱注入通常采用质量比较大的原子，如磷、硼等；而源漏区的离子注入
N4在集成电路工艺中的应用：① 芯片最终的钝化层；② STI工艺中的
的阻止层。
、 化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些
(7分)
CMP）工作机理：表面材料与磨料发生反应，生成
同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对
CMP优点：全局平坦化；平坦化不同的材料；平
、 为什么栅介质层的厚度减少有一个大致的极限？为什么现在需要高K值
低K介质用在什么地方？ 为什么？(7分)
随着特征尺寸的缩小，栅氧化层越来越薄，栅极隧穿漏电流指数性增加，
高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿
k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，
、 解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工
Hale Waihona Puke 集成电路工艺原理 课程考试题A卷（120分钟）
一张A4纸开卷 教师：
二 三 四 五 六 七 八 九 十 总分 评卷教师
、 名词解释： (7分)
Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
：IC 设计公司，只设计不生产。
：绝缘体上硅。
度退火，导致杂质的再扩散；快速热退火只是1000℃下短暂时间退火，
共10分）
、在一块N型Si衬底上，通过离子注入方式形成一个PN结二极管，其纵向剖
1）分别画出采用负胶和正胶工艺形成这个PN结二极管时所采用的掩模板的
P区、N+区和P+区的形成。（6分）
2）如果制作小尺寸的PN结二极管，采用负胶还是正胶，为什么？（4分）
、 在半导体制造技术中，高k介质和低k介质各自应用在什么地方，为什么？
分)
k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延
k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应
DRAM存储器，提高存储电荷（或能量）密度，简化栅介质结构。
、 阐述铜金属化面临的三大问题，如何解决这些问题？(7分)
分辨率： R = kλ/NA = 0.6*193/0.6 =193 nm
NA为0.6、焦深为268nm、分辨率为193nm。
、 MOS器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原
(7分)
MOS器件：<100> Si/SiO
界面态密度低；
<111>的原子密度大，生长速度快，成本低。
、 采用提拉法（CZ法，切克劳斯基法）和区熔法制备的硅片，哪种方法质
为什么？那么目前8英寸以上的硅片，经常选择哪种方式制备，为什么？
0.2481μm。
、 假如从气态BF
分子中提取两种复合离子BF21+和BF12+分别进行浅结离子注
P型掺杂， 当加速场的电势差为30 kV，束流为20微安，注入扫描面
20×20 cm2。
（1）离子注入的能量分别为多少？（5分）
2）当注入剂量为3×1015 原子/cm2，注入时间分别是多少？（5分）
分)
8英吋以上的硅片，选择CZ法制备，晶圆直径大。
、 为什么硅片热氧化结束时通常还要进行氢气或氢－氮混合气体退火？(7
)
距Si/SiO
界面2nm以内的Si的不完全氧化是带正电的固定氧化物电荷
通过在氢气或氢
450℃退火，可以减少这种不可接受的电荷。
、 比较投影掩模版和光学掩模版有何异同？说明采用什么技术形成投影掩
、2 h内湿氧水汽氧化所生成的SiO
厚度（μm）；（4分）
、整个氧化过程所消耗的硅层的厚度（μm）。（2分）
在计算a、b时请注意，需要通过之前的初始SiO
层厚度来确定对应氧化
SiO
层生长时间τ（非真实生长时间，令t=0即得）。
a、b时请注意，需要通过之前的初始SiO
层厚度来确定对应氧化
SiO
层生长时间τ（非真实生长时间，令t=0即得）。
(1) ∵ KE = nV
BF
1+：30 kV×1 = 30 keV
BF
2+：30 kV×2 = 60 keV
BF
1+和BF12+离子注入的能量分别为：30 keV和60 keV。
∵ Q ＝ It / enA
BF
1+：t = Q enA / I = 3×1015×20×20×1.6×10-19 / 20×10-6 = 9600S
N-Si掩模板透光区域的表示方法掩模板不透光区域的表示方法PN+P+N+