组成原理复习题11
11级组成原理复习资料
组成原理一．填空9*2=18二．选择10*2=20三．判断5*2=10四．综合4*8=32(2个简答、2个计算)1、中断向量地址和入口地址的区别和联系：答：中断向量地址和入口地址的区别：中断向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号。
中断入口地址是中端服务程序首地址。
中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。
（两种方法：在向量地址所指单元内放一条JUM指令；主存中设向量地址表。
）2、原码、反码、补码、移码当真值为正时，原码、反码、补码、移码的表示形式相同，即:符号位为“0”，数值部分与真值相同。
当真值为负时，原码、反码、补码、移码的表示形式不同，符号位为“1”，反码是原码的“每位取反”；补码是原码的“取反加1”。
注：用小数点“.”将符号位和数值位隔开的机器数一律为小数；用逗号“，”将符号位和数值位隔开的机器数一律为整数。
移码：[X]移=2^n+X X是真值，n是整数的位数例：X=10101 [X]移=2^5+10101=110101X=-1010 [X]移=2^5-10101=001011注：同一个真值的移码和补码仅差一个符号位，若将补码的符号位由“0”改为“1”或从“1”改为“0”，即可得到该真值的移码。
浮点数：N=S*r^j S为尾数（可正可负）j为阶码（可正可负）r是基数（可取2,4,8,16等）P290 6.12设浮点数的格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。
写出51/128，-27/1024, 7.375,-86.5所对应的机器数，要求如下：1）阶码和尾数均为原码2）阶码和为数均为补码3）阶码为移码，尾数为补码解：根据题意画出该浮点数的格式：将十进制转化成二进制：X1=（51/128）10=（2^5+2^4+2+1）/(2^7)=(0.011011)2=(0.11011*2^-1) 2X2=(-27/1024) 10=(-0.0000011011) 2=(-0.11011*2^-101) 2 X3=(7.375) 10=(110.101) 2=(0.110101*2^11) 2X4=(-86.5) 10=(-1010110.1) 2=(-0.10101101*2^110) 2则以上各数的浮点数规格化数为：[X1]=1,0001;0.1100110000[X2]=1,0101;1.1101100000[X3]=0,0011;0.1101010000[X4]=0,0110;1.10101101002) [X1]=1,1111;0.1100110000[X2]=1,1011;1.0010100000[X3]=0,0011;0.1101010000[X4]=0,0110;1.010*******3) [X1]=0,1111;0.1100110000[X2]=0,1011;1.0010100000[X3]=1,0011;0.1101010000[X4]=1,0110;1.010*******3、与程序中断方式相比，DMA方式有如下特点：1、2、3、4、5、4、数据流操作五．设计2*10=20A、指令格式设计：p323例题7-4、7-5、7-6、7-7、和p335习题7.16（*）、7.19B、中断优先级与屏蔽字的关系：p369例题8-2、和p371习题8.24、8.25（*）、8.26小题：1.计算机的软件分为系统软件和应用软件。
组成原理复习题11.docx
1.名词解析3*3=9缩写-------- 全称 -------- 中文：PLA：可编程逻辑阵列Programmable Logic ArrayPAL：可编程阵列逻辑Programmable Array LogicGAL：通用阵列逻辑Generic Array LogicALU：算术逻辑单元(Arithmetic&logical Unit)是中央处理器(CPU)的执行单元〃。
ALU ArithmeticLogicUnit 算术逻辑运算单元为运算器的核心部件其功能是进行算术、逻辑运算。
CPU：中央处理器(CPU, Central Processing Unit)是一块超大规模的集成电路，是一台计算机的运算核心和控制核心RISC： RISC 的英文全称是Reduced Instruction Set Computer,中文是精简指令系统计算机。
CISC： CISC (Complex Instruction Set Computer)复杂指令系统计算机微程序：是实现程序的一种手段，具体就是将一条机器指令编写成一段微程序。
每一个微程序包含若干条微指令，每一条微指令对应一条或多条微操作〃存储在控制存储中的完成指令功能的程序，由微指令组成微操作：在微程序控制器屮，执行部件接受微指令后所进行的操作微操作字段：形式地址：指令字结构中给定的地址量有效地址:有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址相容性微操作：同一个CPU周期屮，可以并行执行的微操作叫相容性微操作// 在同时或同一个CPU周期内可以并行执行的微操作相斥性微操作：同一个CPU周期中，不可以并行执行的微操作叫相容性微操作〃不能在同时或不能在同一个CPU周期内并行执行的微操作P261加减交替法:不恢复余数法运算规则加减交替法的规则是：当余数为正时，商“1”，余数左移一位减除数；当余数为负时，商“0” ,余数左移一位，加除数。
计算机组成原理知识点及复习题
计算机组成原理知识点及复习题1、计算机系统中的存贮器系统是指cache、主存贮器和外存贮器。
2、冯·诺依曼机工作的基本方式的特点是按地址访问并顺序执行指令。
3、某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为+（1 – 2-31）。
4、零地址指令的操作数一般隐含在寄存器中。
5、算术/ 逻辑运算单元74181ALU可完成。
6、存储单元是指存放一个机器字的所有存贮元集合。
7、在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。
8、相联存贮器是按内容指定方式进行寻址的存贮器。
9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是2M。
10、变址寻址方式中，操作数的有效地址等于变址寄存器内容加上形式地址（位移量）。
11、主存贮器和CPU之间增加cache的目的是解决CPU和主存之间的速度匹配问题。
12、微程序存放在磁盘中。
13、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用隐含寻址方式。
14、计算机使用总线结构的主要优点是便于实现积木化，同时减少了信息传输线的条数。
15、同步控制是由统一时序信号控制的方式。
16、串行总线主要用于连接主机与外围设备。
17、动态RAM的特点是每隔一定时间刷新一遍。
18、在下列存储器中，半导体存储器可以作为主存储器。
19、计算机主频的周期是指时钟周期。
20、CPU芯片中的总线属于内部总线总线。
21、电子计算机是一种不需要人工直接干预，能够自动、高速、准确的对各种信息进行处理和存储的电子设备。
22、总线特点：共享；分时23、地址总线由单方向的多根信号线组成，用于CPU向主存、外设传输地址信息；数据总线由双方向的多根信号线组成，CPU可以沿这些线从主存或外设读入数据，也可以沿这些线向主存或外设送出数据；控制总线上传输的是控制信息，包括CPU送出的控制命令和主存/外设反馈给CPU的状态信号。
组成原理试题库(有答案版)
《计算机组成原理》试题库选择题1.一张3.5英寸软盘的存储容量为______，每个扇区存储的固定数据是______。
A．1.44MB,512B B．1MB,1024B C．2MB,256B D．1.44MB,512KB2.机器数______中，零的表示形式是唯一的。
A. 原码B. 补码C. 校验码D. 反码3.在计算机中，普遍采用的字符编码是______。
A. BCD码B. 16进制C. 格雷码D. ASCⅡ码4.______表示法主要用于表示浮点数中的阶码。
A. 原码B. 补码C. 反码D. 移码5.程序控制类指令的功能是______。
A. 改变程序执行的顺序B. 进行主存和CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送D. 进行算术运算和逻辑运算6.EPROM是指______。
A. 读写存储器B. 只读存储器C. 光擦除可编程的只读存储器D.可编程的只读存储器7.Intel80486是32位微处理器，Pentium是______位微处理器。
A．16 B．32 C．48 D．648.CPU主要包括______。
A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU和主存9.下列数中最大的数是______。
A．（10011001）2 B.（227）8 C.（98）16 D.（152）1010.以下四种类型指令中，执行时间最长的是______。
A. 寄存器—存储器型B. 寄存器—寄存器型C. 存储器-存储器型D.程序控制指令11.下列______属于应用软件。
A. 操作系统B. 编译系统C. 连接程序D.文本处理12.在主存和CPU之间增加cache存储器的目的是______。
A. 增加内存容量B. 解决CPU和主存之间的速度匹配问题C. 提高内存可靠性D. 增加内存容量，同时加快存取速度13.信息只用一条传输线，且采用脉冲传输的方式称为______。
A.串行传输B.并行传输C.并串行传输D.分时传输14.扩展操作码是_____。
组成原理复习题11..
1.名词解析3*3=9缩写———全称————中文：PLA：可编程逻辑阵列Programmable Logic ArrayPAL：可编程阵列逻辑Programmable Array LogicGAL：通用阵列逻辑Generic Array LogicALU：算术逻辑单元（Arithmetic&logical Unit）是中央处理器(CPU)的执行单元//。
ALU ArithmeticLogicUnit的CPU：中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心和控制核心RISC：RISC的英文全称是Reduced Instruction Set Computer，中文是精简指令系统计算机。
CISC：CISC（Complex Instruction Set Computer）复杂指令系统计算机微程序：是实现程序的一种手段，具体就是将一条机器指令编写成一段微程序。
每一个微程序包含若干条微指令，每一条微指令对应一条或多条微操作//存储在控制存储中的完成指令功能的程序，由微指令组成微操作：在微程序控制器中，执行部件接受微指令后所进行的操作微操作字段:形式地址：指令字结构中给定的地址量有效地址:有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址相容性微操作：同一个CPU 周期中,可以并行执行的微操作叫相容性微操作//在同时或同一个CPU周期内可以并行执行的微操作相斥性微操作：同一个CPU 周期中,不可以并行执行的微操作叫相容性微操作//不能在同时或不能在同一个CPU周期内并行执行的微操作P261加减交替法:不恢复余数法运算规则加减交替法的规则是：当余数为正时，商“1”，余数左移一位减除数；当余数为负时，商“0”，余数左移一位，加除数。
存储地址:存储单元一般应具有存储数据和读写数据的功能，一般以8位二进制作为一个存储单元，也就是一个字节。
组成原理复习资料
【1】单项选择题（每个空格只有一个正确答案，35分，每题5分）1.冯•诺依曼型计算机的设计思想是存储 H 并按 G 顺序执行，它的主要组成部分包括：运算器、F、B、适配器与A。
A. I/O设备B. 控制器C. 缓冲器D. 译码器E. 寄存器F. 存储器G. 地址H. 程序2.为了提高浮点数的表示精度，当尾数不为 C 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 D ，这称为浮点数的规格化表示。
在IEEE754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 B ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 D ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 G位。
A. 0.MB. 1.MC. 01D. 1E. 22F. 23G. 24H. 253.cache是介于CPU和 E 之间的 H 容量存储器，能高速地向CPU提供 A 和数据，从而加快程序的执行速度。
cache由高速的 F 组成，全部功能都由 C 实现，因而对程序员是透明的。
A. 指令B. DRAMC. 硬件D. 软件E. 主存F. SRAMG. 大H. 小4.堆栈是一种特殊的 H 寻址方式，采用“ F ”原理。
计算机的CPU中有一组专门的寄存器，称为串联堆栈，又称为A 堆栈。
而B 堆栈则是由程序员设置出来作为堆栈使用的一部分 C 。
A. 寄存器B. 存储器C. 主存储器 D. 辅助存储器E. 先进先出F. 先进后出G.指令H. 数据5.广义地讲， F 有着两种含2义：一是 G ，指两个以上事件在 A 发生；二是 H ，指两个以上事件在 C 间隔内发生。
A. 同一时刻B. 不同时刻C. 同一时间D. 不同时间E. 串行性F. 并行性G. 同时性H. 并发性6.RISC的三个基本要素是：(1)一个有限的 E 的 C ；(2)CPU配备大量的 B ；(3)强调对指令 G 的 D 。
11级组成原理A卷答案
院、系领导A 卷审批并签名广州大学2012-2013 学年第二学期考试答案课程计算机组成与系统结构考试形式（闭卷，考试）学院系专业班级学号姓名_题次一二三四五六七八九十总分评卷人分数20 40 40评分一、选择题（每题1分，共20分）1.冯·诺依曼机工作方式的基本特点是 B 。
A、多指令多数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内部选择地址2.在机器数 B 中，零的表示形式是唯一的。
A、原码B、补码C、反码D、原码和反码3.float型数据通常用IEEE 754单精度浮点数格式表示。
若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -9.125 1001.001，则FR1的内容是 B 。
1 ···A.CHB.CHC.CHD.C1C20000H4.双端口存储器能高速读/写，是因为 B 。
A．采用了高速芯片B．具有两套独立的读写电路C．采用了流水线技术D．采用了新型器件5.下列说法中正确的是 D 。
A.多体交叉存储器主要解决扩充容量问题。
B. cache与主存统一编址，cache的地址空间是主存地址空间的一部分。
C. 主存都是由易失性的随机读写存储器构成的。
D. cache的功能全部由硬件实现。
6.计算机的存储器采用分级存储体系的主要目的是___D____A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾7.寄存器间接寻址方式中，操作数处在__ _B_ __。
A. 通用寄存器B. 主存单元C. 程序计数器D. 堆栈8.堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，M SP为SP指示器的栈顶单元，如果进栈操作的动作是：（A）→M SP，（SP）- 1 →SP ，那么出栈的动作应是__ _B_ __。
A.（M SP）→A，（SP）+ 1→SPB.（SP）+ 1→SP ，（M SP）→AC.（SP）- 1→SP ，（M SP）→AD.（M SP）→A ，（SP）- 1→SP9.下列几项中，不符合RISC指令系统的特点是__ _B_ __。
计算机学科专业基础综合组成原理-11_真题-无答案
计算机学科专业基础综合组成原理-11(总分100,考试时间90分钟)单项选择题1. 电子计算机的发展已经经历了4代，这4代计算机的主要元件分别是______。
A. 电子管、晶体管、中小规模集成电路、激光器件B. 晶体管、中小规模集成电路、激光器件、光介质C. 电子管、晶体管、中小规模集成电路、大规模集成电路D. 电子管、数码管、中小规模集成电路、激光器件2. 微型计算机的发展以______技术为标志。
A. 操作系统B. 微处理器C. 磁盘D. 软件3. 可以在计算机中直接执行的语言和用助记符编写的语言分别是______。
Ⅰ．机器语言Ⅱ．汇编语言Ⅲ．高级语言Ⅳ．操作系统原语Ⅴ．正则语言A. Ⅱ、ⅢB. Ⅱ、ⅣC. Ⅰ、ⅡD. Ⅰ、Ⅴ4. 只有当程序执行时才将源程序翻译成机器语言，并且一次只能翻译一行语句，边翻译边执行的是______程序，把汇编语言源程序转变为机器语言程序的过程是______。
Ⅰ．编译Ⅱ．目标Ⅲ．汇编Ⅳ．解释A. Ⅰ、ⅡB. Ⅳ、ⅡC. Ⅳ、ⅠD. Ⅳ、Ⅲ5. 到目前为止，计算机中所有的信息仍以二进制方式表示的理由是______。
A. 节约元件B. 运算速度快C. 由物理器件的性能决定D. 信息处理方便6. 完整的计算机系统应包括______。
A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和应用程序D. 配套的硬件设备和软件系统7. 冯·诺依曼机的基本工作方式是______。
A. 控制流驱动方式B. 多指令多数据流方式C. 微程序控制方式D. 数据流驱动方式8. 下列______是冯·诺依曼机工作方式的基本特点。
A. 多指令流单数据流B. 按地址访问并顺序执行指令C. 堆栈操作D. 存储器按内容选择地址9. 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是______。
A. 指令操作码的译码结果B. 指令和数据的寻址方式C. 指令周期的不同阶段D. 指令和数据所在的存储单元10. 以下说法错误的是______。
组成原理题库完整版
$选择题,2001.计算机系统中的存贮器系统是指（D）。
A．RAM存贮器 B．ROM存贮器C．主存贮器 D．cache、主存贮器和外存贮器2存储单元是指（C）。
A．存放一个二进制信息位的存贮元 B．存放一个机器字的所有存贮元集合 C．存放一个字节的所有存贮元集合 D．存放两个字节的所有存贮元集合3.某机字长32位，其中1位符号位，31位表示尾数。
若用定点小数表示，则最大正小数为（B）。
A．+（1 – 2-32）B．+（1 –2-31） C．2-32 D．2-31 4变址寻址方式中，操作数的有效地址等于（C）。
A．基值寄存器内容加上形式地址（位移量） B．堆栈指示器内容加上形式地址（位移量）C．变址寄存器内容加上形式地址（位移量） D．程序记数器内容加上形式地址（位移量）5以下叙述中正确描述的句子是：(A)。
A．同一个CPU周期中，可以并行执行的微操作叫相容性微操作B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C．同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D．都不对6带有处理器的设备一般称为(A)设备。
A．智能化 B．交互式 C．远程通信 D．过程控制7若浮点数用补码表示，则判断运算结果是否为规格化数的方法是(C)。
A．阶符与数符相同为规格化数B．阶符与数符相异为规格化数C．数符与尾数小数点后第一位数字相异为规格化数 D．数符与尾数小数点后第一位数字相同为规格化数8定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是(A)。
A．-215 ~ +（215 -1） B．-（215 –1）~ +（215 –1）C．-（215 +1）~ +215D．-215 ~ +2159某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为(D)。
A．64，16 B．16，64 C．64，8 D．16，1610用某个寄存器中的值作为操作数的寻址方式称为(C)寻址。
组成原理试题（附部分参考答案）
组成原理试题（附部分参考答案）一、填空题(共20空，每空1分，共20分)1.存储_程序_并按地址顺序顺序执行，这是冯.诺依曼型计算机的工作原理。
2.RISC的中文含义是___精简指令集计算机___，CISC的中文含义是__ 复杂指令系统计算机____。
3.微程序设计技术是利用软件技术方法设计__硬件__的一门技术。
4.八进制数37.4Q转换成二进制数为_11111.1。
5.指令通常由_操作码字段____和地址码字段两部分组成。
6.指令操作码字段表征指令的操作特性和功能，而地址码字段指示参与操作的操作数地址。
7.根据目前常用的存储介质可以将存储器分为半导体存储器、磁表面存储器和光存储器三种。
8.汉字用键盘录入时使用数字. 编码，汉字在计算机内部存储、传输和检索的代码称为汉字_内码__ __，汉字输出到打印机/显示器须有字模码信息来完成。
9.寻址方式按操作数的物理位置不同，多使用RR___型和RS___型，前者比后者执行速度快。
10.把A和B两个寄存器的内容进行异或运算，若运算结果是_false，那么A、B寄存器的内容必定相同。
11.控制器有两种控制方式。
异步控制方式的特点是：系统中没有统一的时间标准，各部件按自己的时钟信号操作，各个微操作采用应答方式工作。
二、名词解释（共5个，每个2分，共10分）定点机器数约定机器中所有数据的小数点位置是固定不变的ALU计算机中执行各种算术和逻辑运算操作的部件。
不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而能实现高速运算多模块交叉存取是一种并行存取结构，由存储器控制部件控制模块之间分时使用数据总线进行信息传递。
间接寻址在指令格式的地址字段中不直接指出操作数在内存的地址，而是操作数地址的地址器。
指令周期取出一条指令并执行这条指令的时间存储器位扩展由于给定芯片位长较短，不满足设计要求，则通过公用地址线和控制线分用数据线连接多个给定芯片的方法。
给定的芯片字长位数较短，不满足设计要求的存储器字长，磁石需要多片给定芯片扩展字长位数三、简答题(4小题，每题 5分，共20分)1. 比较DRAM和SRAM在使用场合上有哪些不同?SRAM为静态读写存储器，所有的SRAM的特征是用一个锁存器和（触发器）作为存储元，只要直流供电电源一直加载这个记忆电路上，它就无限期也保持记忆的1状态或者0状态，如果电源断电，那么存储的数据（1或者0）就会丢失。
组成原理复习题(仅供参考)
微机原理及汇编语言复习题一、选择题1.完整的计算机系统应包括( D )A.运算器、控制器、寄存器组、总线接口B.外设和主机C.主机和应用程序D.配套的硬件设备和软件系统2.计算机系统中的存储器系统是指( D )A.RAMB.ROMC.主存储器D.内存和外存3.机器语言是指（ C ）A.用英语缩写词表示的面向机器的程序设计语言B.用二进制代码表示的程序设计语言C.用“0”或“1”表示的面向机器的程序设计语言4. 用DEBUG调试汇编语言程序时，显示某指令的地址是3F80:F400，此时段寄存器CS的值是（ B ）。
A. F400HB. 3F80HC. F4000HD.3F800H5.汇编语言是指（ A ）A用英语缩写词表示的面向机器的程序设计语言B用二进制代码表示的面向机器的程序设计语言C用自然语汇表示的面向对象的程序设计语言D用助记符表示的程序设计语言6.高级语言是指（ C ）A用英语缩写词表示的面向机器的程序设计语言B用二进制代码表示的程序设计语言C用自然语汇表示的面向对象的程序设计语言D用英语缩写词表示的面向机器的程序设计语言7.微处理器主要包括（ D ）。
A.运算器和总线接口B.控制器和寄存器组C.运算器和寄存器组D.运算器、控制器、寄存器组、总线接口8.8259A是（ B）。
A．锁存器 B．可编程中断控制器 C．并行I/O芯片 D。
串口I/O芯片9.当RESET信号进高电平状态时，将使8086／8088 CPU的（ D ）寄存器初始化为0FFFFH。
A. ssB. DSC. ESD. CS10.程序查询流程总是按( D )次序完成一个字符的传输。
A．读状态端口,写数据端口 B．写数据端口，读状态端口，写数据端口C．写控制端口，读状态端口，写数据端口 D．随I/O接口的具体要求而定11. 编写汇编语言分支程序，在进行条件判断前，可用指令构成条件，其中不能形成条件的指令有( D )。
A. CMPB. SUBC. ANDD. MOV12. 下列传送指令中错误的是( D )。
组成原理考前辅导复习题
组成原理考前辅导复习题一、填空题1、在带符号数的编码方式中，零的表示是唯一的有补码和移码。
2、设立机器字长为16十一位，浮点数则表示时，阶码5十一位，阶符1十一位，数符1十一位，尾数9十一位。
最小浮点数为[1-2（-9）]×2(31)，最轻浮点数为[1-2（-9）]×(-2)(31)。
3、浮点乘除法运算的运算步骤包括：阶码运算、结果规格化、溢出判断、尾数乘除法运算和舍入处理。
（课本p52）4、主存储器和cpu之间减少cache的目的就是化解cpu和主存之间速度不相匹配问题。
5、磁盘的技术指标需用平均值存取时间来衡量，它包含平均值找道时间和平均值等待时间两个部分。
（课本p216）6、某存储器数据总线宽度为32位，存取周期为25ms，则其带宽是128mb/s。
7、在单总线结构的计算机系统中，每个时刻就可以存有两个设备展开通信，在这两个设备中，赢得总线控制权的设备叫做主设备，由它选定并与之通信的设备叫做从设备。
8、cpu周期也称作机器周期，一个cpu周期包含若干个节奏脉冲。
（课本p140-141）9、usb端口通过采用集线器，可以并使一台微机相连接的外部设备数多达127台。
10、中断处理过程可以嵌套进行，优先级高的设备可以中断优先级低的中断服务程序。
11、计算机硬件轻易能够继续执行的程序就是机器（码）语言程序，高级语言撰写的源程序必须经过编译程序（高级语言处理程序）译者，计算机就可以继续执行。
12、则表示一个32×32图形的汉字字形码须要128字节。
13、设有效信息位的位数为n，校验位数为k，则能够检验出一位出错并能自动纠错的海明校验码应满足的关系是（2×k）-1≥n+k。
14、在补码以此类推运算中，符号位与数据按同样的规则出席运算，符号位产生的位次自动遗失。
15、dma控制器和cpu分时使用总线的方式有cpu暂停、周期挪用和交替访问。
16、主存储器和cpu之间增加cache的目的是解决cpu和主存之间速度不匹配问题。
计算机组成原理第7章习题11
习题7一．单选选择题12．计算机系统的输入/输出接口通常是的交界面。
A. CPU与存储器之间B. 存储器与打印机之间C. 主机与外围设备之间D. CPU与系统总线之间13．在具有中断向量表的计算机中，中断向量地址是。
A. 子程序入口地址B. 中断服务程序的入口地址C. 中断服务程序入口地址的地址D. 例行程序入口地址16．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。
若要调整中断事件的处理次序，可以利用。
A. 中断嵌套B. 中断向量C. 中断响应D. 中断屏蔽^18．中断系统中的断点是指。
A．子程序入口地址B．中断服务子程序入口地址C．中断服务程序入口地址表D．中断返回地址19．在独立编址方式下，CPU对存储单元和I/O设备的访问是靠来区分的。
A．不同的地址代码B．不同的地址总线C．不同的指令和不同的控制信号D．上述都不对23．采用DMA方式高速传输数据时，数据传送是。
A．在总线控制器发出的控制信号控制下完成的B．由CPU执行的程序完成的C．在DMA控制器本身发出的控制信号控制下完成的~D．由CPU响应硬中断处理完成的24. 下列有关DMA方式进行输入输出的描述中，正确的是。
A. 一个完整的DMA过程，部分由DMAC控制，部分由CPU控制B. 一个完整的DMA过程，完全由CPU控制C. 一个完整的DMA过程，完全由CPU采用周期窃取方式控制D. 一个完整的DMA过程，完全由DMAC控制，CPU不介入任何控制25. 在DMA传送方式中，发出DMA请求的是。
A. 主存B. DMA控制器C. CPUD. 外部设备26. DMA访问主存时让CPU进入等待状态，等DMA的一批数据访存结束后再恢复工作，这种情况称为。
A. CPU暂停方式B. 存储器分时方式C. 周期挪用方式D. 透明的DMA >27. DMA方式的接口电路中有程序中断部件，其作用是。
A. 实现数据传送B. 向CPU提出总线使用权C.发中断请求D. 向CPU提出传输结束28. 下列关于DMA方式的正确说法是。
计算机组成原理复习题
1.用二进制代码表示的计算机语言称为①机器语言，用助记符编写的语言称为②汇编语言。
2.计算机系统的三个层次结构由内到外分别是①硬件系统、系统软件和②应用软件。
3.编译方式是使用编译程序把源程序编译成机器代码的①目标程序，并以②文件的形式保留。
4.计算机系统的层次结构中，位于硬件系统之外的所有层次统称为5.现在主要采用总线结构作为计算机硬件之间的连接方式。
6.存储①程序，并按②地址顺序执行，这是③冯诺依曼型计算机的工作原理。
计算机中有①两股信息在流动：一股是②控制信息，即操作命令，其发源地是③控制器，它分散流向各个部件；另一股是④数据信息，它受⑤控制信息的控制，从一个部件流向另一个部件，边流动边加工处理。
7.假定基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为I/O时间。
若CPU速度提高50%,I/O速度不变，则运行基准程序A所耗费的时间是（）。
8. 至今为止，计算机中的所有信息仍以二进制方式表示，其理由是______。
A节约元件 B. 运算速度快C. 物理器件性能决定 D. 信息处理方便9. 对计算机的软、硬件资源进行管理，是的功能。
A. 操作系统B. 数据库管理系统C. 语言处理程序D. 用户程序10. 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元11. 存储字长是指（）。
A.存放在一个存储单元中的二进制代码的组合B.存放在一个存储单元中二进制代码位数C.存储单元的个数D.机器指令的位数12. 当前设计高性能计算机的重要技术途径是（）A.提高CPU主频B.扩大主存容量C.采用非冯诺依曼D.采用并行处理技术13.兼容性是计算机的一个重要性能，通常是指向上兼容，即旧型号计算机的软件可以不加修改地在新型号计算机上运行。
系列机通常具有这种兼容性。
11级1-2班《组成原理》期末复习
例9：计算机在控制硬盘和主机之间的大批数据交 换时主要采用（ D ）方式。 A．通道和I/O处理器方式 B．程序直接控制方式 C．程序中断控制方式 D．DMA方式 例10：在微程序控制器中，机器指令和微程序指令 的关系是（ C ）。 A． 每一条机器指令由一条微指令来执行 B． 一条微指令由若干条机器指令组成 C． 每一条机器指令由一段用微指令组成的微程序 来解释执行 D． 一段微程序由一条机器指令来执行
例21：微程序入口地址是根据 指令操作码 通 过 微地址形成电路 产生的。 例22：某半导体存储器的地址码为16位，因此 该机由地址码计算出的主存最大容量为 64K (或216) 个单元。 例23：一个直接映像的Cache，有64个块，主存 共有4096个块，每个块64个字，因而在主存地 址中，应有标记字段 6 位，Cache的容量为 4096（或64×64）字。 例24：指令操字段表示 操作数地址或操 作数 。
例15：动态RAM存储信息依靠的是（ D ）。 A．单稳态触发器 B．磁场 C．双稳态触发器 D．电容器 例16：若浮点数尾数用补码表示，则判断运算 结果是否为规格化表示的方法是（ C ）。 A．阶符与数符相同为规格化表示 B. 阶符与数符相异为规格化表示 C．数符与尾数小数点后第一位数字相异为规格 化表示 D．数符与尾数小数点后第一位数字相同为规格 化表示
例21：在集中式总线仲裁中，（ C ）方式 响应时间最快。 A． 链式查询 B． 计数器定时查询 C． 独立请求 D． 以上三种相同 例22：中断屏蔽字的作用是（ B ） A．暂停外设对主存的访问 B．暂停对某些中断的响应 C．暂停对一切中断的响应 D．暂停CPU对主存的访问
三、是非判断题 例1：减少指令中地址数目的办法是：采用 以寄存器为基础的寻址方式。（ × ） 例2：每条指令的第一个机器周期一定是取 指周期。（ √ ） 例3：对外设统一编址是指给每个外设设置 一个地址码。（ × ） 例4：状态寄存器是为计算机提供判断条件， 以实现程序转移。 （ √ ）
组成原理(答案已修改)
一、单项选择题1. 计算机系统中的存储器系统是指___A_____。
A. 主存储器和外存储器B. ROM存储器C. 主存储器D. RAM 存储器2. 完整的计算机系统应包括____D____。
A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统3. 在机器数中，___C_____的零的表示是唯一的。
A. 原码B. 反码C. 补码D. 原码和反码4. 下列数中最大的是____B____。
A. (10010101)2B. (227)8C. (96)16D. (143)55. 计算机采用分级存储体系的主要目的是_____D___。
A. 便于读写数据B. 减小机箱的体积C. 便于系统升级D. 解决存储器容量、价格和速度间的矛盾6. 和外存相比，内存的特点是____C____。
A. 容量大、速度快、成本低B. 容量大、速度慢、成本高C. 容量小、速度快、成本高D. 容量小、速度快、成本低7. 指令系统中采用不同寻址方式的目的是____ B____。
A. 实现存储程序和程序控制B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可以直接访问外存D. 提供扩展操作码的可能并降低指令译码难度8. 中央处理器是指__D______。
A. 运算器和控制器B. 控制器C. 运算器D. 运算器、控制器和存储器9. 操作控制器的功能是_D ______。
A. 产生时序信号B. 从主存取出一条指令C. 完成指令操作译码D. 从主存取出指令，完成指令操作译码，产生有关的控制信号10.系统总线中地址线的功能是____B____。
A. 用于选择主存单元B. 用于指定主存单元和I/O设备接口电路的地址C. 用于选择进行信息传输的设备D. 用于传送物理地址和逻辑地址11.在微型计算机系统中，外围设备通过__A______与计算机主板的系统总线相连。
A. 适配器B. 缓冲器C. 计数器D. 寄存器12.中断发生时，由硬件保护片更新程序计数器PC，而不是由软件完成，主要是为了______C__。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.名词解析3*3=9缩写———全称————中文：PLA：可编程逻辑阵列Programmable Logic ArrayPAL：可编程阵列逻辑Programmable Array LogicGAL：通用阵列逻辑Generic Array LogicALU：算术逻辑单元（Arithmetic&logical Unit）是中央处理器(CPU)的执行单元//。
ALU ArithmeticLogicUnit的CPU：中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心和控制核心RISC：RISC的英文全称是Reduced Instruction Set Computer，中文是精简指令系统计算机。
CISC：CISC（Complex Instruction Set Computer）复杂指令系统计算机微程序：是实现程序的一种手段，具体就是将一条机器指令编写成一段微程序。
每一个微程序包含若干条微指令，每一条微指令对应一条或多条微操作//存储在控制存储中的完成指令功能的程序，由微指令组成微操作：在微程序控制器中，执行部件接受微指令后所进行的操作微操作字段:形式地址：指令字结构中给定的地址量有效地址:有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址相容性微操作：同一个CPU 周期中,可以并行执行的微操作叫相容性微操作//在同时或同一个CPU周期内可以并行执行的微操作相斥性微操作：同一个CPU 周期中,不可以并行执行的微操作叫相容性微操作//不能在同时或不能在同一个CPU周期内并行执行的微操作P261加减交替法:不恢复余数法运算规则加减交替法的规则是：当余数为正时，商“1”，余数左移一位减除数；当余数为负时，商“0”，余数左移一位，加除数。
存储地址:存储单元一般应具有存储数据和读写数据的功能，一般以8位二进制作为一个存储单元，也就是一个字节。
每个单元有一个地址，是一个整数编码，可以表示为二进制整数，那就是存储地址2.选择题3*10=303.填空题（1）BCD P215例：0010 1000 1001=（289）BCD（256）BCD=0010 0101 0110（2）三态门：P67高电平1低电平0高阻态（悬空）：可理解为开路，电阻无限大（3）AM2901运算器（算术/逻辑运算）定序器（确定微指令地址）（4）CPU寄存器P338（5）浮点加减运算/补码4.简答题20例：组合逻辑控制和微程序的区别共同点：①基本功能都是提供计算机各个部件协同运行所需要的控制信号；②组成部分都有程序计数器PC，指令寄存器IR；③都分成几个执行步骤完成每一条指令的具体功能。
不同点：主要表现在处理指令执行步骤的办法，提供控制信号的方案不一样。
微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号从控制存储器中读出，并经过一个微指令寄存器送到被控制部件。
组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号。
微程序的控制器的优点:是设计与实现简单些，易用于实现系列计算机产品的控制器，理论上可实现动态微程序设计，缺点是运行速度要慢一些。
组合逻辑控制器的优点是运行速度明显地快，缺点是设计与实现复杂些，但随着EDA工具的成熟，该缺点已得到很大缓解例：AM2901的作用例：什么叫指令周期CPU每取出并执行一条指令所需的全部时间5.综合题11+8（1）例7.4 P323 例7.5 P324（2）P422例题（1）形式地址第7章直接寻址方式，有效地址是？EA = A有效地址由形式地址直接给出间接寻址方式，有效地址是？EA =（A）有效地址由形式地址间接提供相对寻址方式，有效地址是？[PC]+偏移量（2）浮点数规格化的原则：P230R=2时左规：尾数左移一位，阶码减1右规：尾数右移一位，阶码加1R=4时左规：尾数左移两位，阶码减1右规：尾数右移两位，阶码加1R=8时左规：尾数左移三位，阶码减1右规：尾数右移三位，阶码加1（3）运算器：算术运算器，逻辑运算器（4）AM2901是运算器部件，它的功能是算术运算，逻辑运算AM2901是定序器，它的功能是确定微指令的地址（5）根据操作数的位置，指出寻址方式操作数在寄存器，称为寄存器寻址操作数的地址在寄存器，称为寄存器间接寻址操作数在指令中，称为立即寻址操作数的地址在指令中，称为直接寻址（6）补码做加法溢出P238一位符号位两位符号位（7）规格化浮点数的判定规则P230尾数绝对值大于等于0.5，小于1（8）所谓寻址方式是：寻找操作数的有效地址（9）P344计算机中存放指令/地址的寄存器，叫程序计数器（PC），在取指令之前，首先要把PC的内容送到MAR寄存器，然后有CPU发出该命令，把指令从地址寄存器所指令的内存存储单元中取出来，递到CU的IR寄存器（10）控制器的设计方法：组合逻辑设计和微程序设计（11）影响（并行，串行，分组）加法器运算的因素：传递和进位（12）（微指令）计算机控制寄存器CM存放全部微程序P404第6章求最大正数与最大负数（13）P314什么叫寻址方式？什么叫基址寻址？基址寻址需设有基址寄存器BR,其操作数的有效地址EA等于指令字中的形式地址与基址寄存器的内容相加。
//将CPU中基址寄存器的内容，加上指令格式中的形式地址而形成操作数的有效地址（14）P379控制器在生产各种控制按照时序原则（15）P411微指令分为水平：同时执行多个，更快垂直：水平和垂直的相同?优缺点？不同?（16）寄存器的作用CPU有哪些寄存器/功能（18）计算机实现乘法运算一般可以用软件，硬件，微码控制三种方式，以上三种方式的基本原理；各种方式需要配置的硬件设备，以及速度的比较（19）指令，数据存放在？内存中区分：数据流向取值周期从内存中读取信息流，流向控制器（指令）执行周期从内存中读取的信息流，流向运算器（数据）//计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。
（20）下一条微指令地址，有那些方式可以产生？计数器方式----与用程序计数器产生机器指令地址的方式相类似。
在顺序执行微指令时，后续微指令地址由现行微指令加上一个增量来产生；在非顺序执行微指令时，必须在执行现行指令后，转去执行指定后续微指令地址的下一条微指令。
一般用在微地址产生机构比较简单且微指令中顺序控制字段较短的场合。
增量方式与断定方式的结合----微指令的顺序控制字段分成两部分，即条件选择字段与转移地址字段。
由这两个字段结合，当转移条件满足时，将转移地址字段作下一个微地址；若无转移要求，则直接从微程序计数器中取得下一条指令。
一般用于微指令执行时，需要外部判断条件的场合。
多路转移方式----也称为断定方式。
这种方式中，当微程序不产生分支时，后续微地址直接由微指令的顺序控制字段给出；否则有若干个后续地址可以选择，此时必须由顺序控制字段的"判别测试"和"状态条件"信息来选择其中一个微地址。
一般用于有多个转移条件且可以使用组合逻辑设计转移地址逻辑的场合。
（21）指令周期，执行周期，节拍周期=时钟周期（22）简单叙述定点数溢出判断（1）一位符号位判断溢出对于加法，只有在正数加正数和负数加负数两种情况下才可能出现溢出，符号不同的两个数相加是不会溢出的；对于减法，只有在正数减负数或负数减正数两种情况下才可能出现溢出，符号相同的两个数相减是不会溢出（2）用两位符号位判断溢出当两位符号位不同时，表示溢出；否则，无溢出。
不论是否发生溢出，高位符号位永远代表真正的符号。
（23）内存———内存寄存器———寄存器寄存器————内存最快？最慢？原因？（24）计算题1.假设某个机器86指令，平均每个指令有12条微指令，有一条是共用，微指令48位，求CM有多少位？[86*（12-1）+1]*482.设有主频为16MHz的微处理器，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。
问：(1)存储器为“0等待”，求出机器速度。
(2)假如每两个机器周期中有一个是访存周期，需插入1个时钟周期的等待时间，求机器速度。
(“0等待”表示存储器可在一个机器周期完成读/写操作，因此不需要插入等待时间)答：(1) 机器速度＝主频/平均每条指令占的时钟脉冲数＝16/(2*2)=4MIPS(2)机器速度＝16/(2+2+1)=3.2MIPS3.某机主存容量4M*16bit，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接，间接，变址，基址，相对立即等6种寻址方式试回答：1）画出地址指令格式，并指出各自段的作用2）该指令直接寻址的最大范围3）一次间址和多次间址的寻址范围4）立即数的范围，补码表示5）相对寻址的位移量（补码表示）4.某机字长16位，主存容量为64KB指令为单字长指令，有50种操作码，采用页面，间接和直接寻址方式（1）指令格式如何安排（2）能否再增加其他寻址方式（１）根据题意，有５０种操作码，故ＯＰ字段占６位。
页面寻址可用ＰＣ高８位（ＰＣＨ）与形式地址Ｄ（８位）拼接成有效地址。
设寻址模式Ｘ占２位，故指令格式如下：寻址模式定义如下：Ｘ＝００直接寻址有效地址Ｅ＝ＤＸ＝０１页面寻址有效地址Ｅ＝ＰＣＨ－ＤＸ＝１０间接寻址有效地址Ｅ＝（Ｄ）Ｘ＝１１（３）按照上述指令格式，寻址模式Ｘ＝１１尚未使用，故可增加一种寻址方式。
由于ＣＰＵ中给定的寄存器中尚可使用ＰＣ，故可以增加相对寻址方式，其有效地址Ｅ＝ＰＣ＋Ｄ。
如不用相对寻址，还可使用立即寻址方式，此时形式地址Ｄ为８位的操作数。
当位移量（形式地址）Ｄ变成７位时，寻址模式位可变成３位，原则上可以使用更多的寻址方式，但是现在由于ＣＰＵ没有其他更多的寄存器，因此不能增加其他方式的寻址。
水平微指令：一次能定义并执行多个并行操作垂直微指令：类似机器指令操作码的方式；由微操作码字段规定微指令的功能2.CPU各寄存器的作用32位CPU所含有的寄存器有：4个数据寄存器(EAX、EBX、ECX和EDX)2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP) 6个段寄存器(ES、CS、SS、DS、FS和GS) 1个指令指针寄存器(EIP) 1个标志寄存器(EFlags) 寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。
累加器可用于乘、除、输入/输出等操作，它们的使用频率很高；寄存器BX称为基地址寄存器(Base Register)。