arm9体系结构
ARM7跟ARM9的区别跟ARM体系结构新
ARM7与ARM9的区别及ARM体系结构一、 ARM7与ARM9的区别新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。
这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高ARM7处理器采用3级流水线，而ARM9采用5级流水线。
增加的流水线设计提高了时钟频率和并行处理能力。
5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。
在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。
2 指令周期的改进指令周期的改进对于处理器性能的提高有很大的帮助。
性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。
对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令指令周期数的改进最明显的是loads指令和stores指令。
从ARM7到ARM9这两条指令的执行时间减少了30％。
指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。
这叫作改进型哈佛结构。
而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。
当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。
虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。
编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令ARM9和ARM7的分枝指令周期是相同的。
ARM 基础知识
ARM 课程考试相关知识点主要：●嵌入式系统的五个特性包括：专用性，可剪裁性，可靠性，低功耗性和实时性。
●嵌入式系统的特点：专用性强，可剪裁性好，实时性和可靠性好，功耗低●嵌入式操作系统的特点：微型化，可裁剪性，实时性，高可靠性，易移植性●嵌入式系统设计过程的主要步骤（5个）：⏹1、系统需求分析⏹2、体系结构设计⏹3、硬件/软件设计⏹4、系统集成⏹5、系统测试●ARM处理器的五个系列：（体系架构是否是冯诺依曼）ARM7和ARM9的体系架构？⏹ARM7（冯诺依曼结构）⏹ARM9（哈佛体系结构）⏹ARM9E（哈佛体系结构）⏹ARM10E⏹SecurCore冯诺依曼结构指数据空间和地址空间不分开；哈佛结构数据空间和地址空间是分开的●操作系统指令执行的三个阶段⏹1、获得指令⏹2、分析指令⏹3、执行指令●代码密度：就是处理完成一个完整的操作,需要的指令条数，按字节计算越少效率越高●MMU(Memory Management Unit)：存储器管理单元。
P176存储器管理单元MMU主要完成以下工作：虚拟存储空间到物理存储空间的映射；存储器访问权限的控制；设置虚拟存储空间的缓冲的特征。
MMU可以将某些地址变换条目锁定在快表【TLB（translation lookasidebuffer）】中，从而使得进行与该地址变换条目相关的地址变换速度保持很快。
MMU可以将整个存储空间分为最多16个域。
功能：将虚拟地址映射为物理地址；提供硬件机制的内存访问授权。
●ARM的寻址方式⏹立即数寻址⏹寄存器寻址⏹寄存器移位寻址⏹寄存器间接寻址⏹多寄存器寻址⏹基址变址寻址⏹相对寻址⏹堆栈寻址⏹块拷贝寻址●嵌入式系统/操作系统？主要由哪几部分组成嵌入式系统的组成部分：⏹嵌入式处理器（ARM，MIPS，PowerPC）⏹外围设备（存储器接口）⏹嵌入式操作系统⏹应用软件●ARM的最小系统，画出框图，并说明。
1. ARM芯片。
2. 电源电路、复位电路，晶振电路。
基于ARM9的嵌入式Linux应用开发平台的分析与实现
基于ARM9的嵌入式Linux应用开发平台的分析与实现陈斌【摘要】随着经济的迅速发展以及科学技术水平的不断提高,IT行业取得了较大程度上的进步,为我国国民经济的发展以及人民生活水平的提高做出重要贡献。
尤其是近几年来,信息技术、网络技术飞速发展,IT领域不断发展与升级,在这种环境之下,嵌入式系统成为IT领域的重要焦点之一。
目前状况下,行业内存在着诸多的嵌入式系统,而在这些嵌入式系统当中,Linux最为受到青睐,这主要是因为Linux具有自身的强大优势,主要表现在三个方面,分别是元代码开放、功能强大一级级易于移植等。
就目前市场状况而言,ARM9系列的嵌入式微处理器已经成为嵌入式系统首选的处理器产品,本文就在此基础之上针对基于ARM9的嵌入式Linux应用开发平台的分析与实现进行有益探讨。
【期刊名称】《佳木斯职业学院学报》【年(卷),期】2014(000)005【总页数】2页(P1-2)【关键词】嵌入式系统 ARM9 Linux应用开发平台文件系统【作者】陈斌【作者单位】铁岭师范高等专科学校【正文语种】中文【中图分类】TP316.811.嵌入式系统模型图1显示的主要是嵌入式系统的模型结构：如果从物理层面的角度对其进行一定程度上的分析，可以将嵌入式计算系统理解成一个专用的电子系统，一般情况下，这一专用的电子系统都处于一个非电子系统环境之下，且这一系统环境具有一定的复杂性。
至于这两种系统的关系，可以对其进行一定程度的抽象化处理，即具有复杂性的非电子系统是嵌入式系统的外部环境，我们将其称为被嵌入的系统。
就一般状况而言，整个系统之中所包含的嵌入式系统为多个，同时，嵌入式系统能够与外界进行直接的通信。
对于嵌入式系统而言，它能够提供一个专门的服务给被嵌入系统，这一服务主要表现为两个方面：一方面，这一服务可以表现为对外界输入的响应；另一方面，这一服务也可以是对被嵌入系统或者与之相邻的嵌入式系统数据的响应。
就如现代机电控制系统，对于这一系统而言，它是一种分布式的系统，在这种系统环境之下，各个处理单元都是通过网络进行一定程度上的连接的。
ARM体系架构解析ppt课件
2）提供了较大的存储器带宽，各自有自己的
总线。
3）适合于数字信号处理.
4）大多数DSP都是哈佛结构.
5）ARM9是哈佛结构
6）取指和取数在同一周期进行，提高速度，
改进哈佛体系结构分成三个存储区：程序、数据、
程序和数据共用。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
6）将结果回写到寄存器组（res）
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
流水线技术
❖
三级流水线技术
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
因此，把它称为流水线工作方式。
处理器按照一系列步骤来执行每一条指令。典
型的步骤为：
1）从存储器读取指令（fetch）
2）译码以鉴别它是哪一类指令（dec）
3）从寄存器组取得所需的操作数（reg）
4）将操作数进行组合以得到结果或存储器地址（exe）
5）如果需要，则访问存储器存取数据（mem）
冯·诺依曼体系的特点
1）数据与指令都存储在同一存储区中，取指
令与取数据利用同一数据总线。
❖ 2）被早期大多数计算机所采用
❖ 3）ARM7——冯诺依曼体系
❖
结构简单,但速度较慢。取指不能同时取数据
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
第三章 ARM9芯片S3C2410片上资源
#include "nwait.h" #include "sdi.h" #include "stone.h" #include "ts_auto.h" #include "ts_sep.h" #include "usbfifo.h" #include "IrDA.h" #include "lcd.h" #include "lcdlib.h" #include "glib.h" #include "palette.h" #include "spi.h" #include "uart0.h" #include "uart1.h" #include "uart2.h" #include "etc.h" #include "flash.h" #include "idle.h" #include "pd6710.h"
图3-2 S3C2410存储区地址映射
0x00000000 [不使用NAND Flash作为ROM]
3.1.5 S3C2410处理器时钟和电源管 理
1．时钟 S3C2410的主时钟由外部晶振或者外部时钟 提供，选择后可以提供3种时钟信号， 分别是CPU使用的FCLK、AHB总线使用的 HCLK和APB总线使用的PCLK。 2. 时钟源选择 对时钟源的选择是通过OM[1:2]实现的，如 表3-1所示。
图 3-1 S3C2410X
ARM体系结构与编程
ARM体系结构与编程
一、ARM体系结构
ARM(Advanced RISC Machine)是由英国ARM公司开发的一种低功耗、超低成本的处理器架构，是移动设备的首选处理器。
ARM架构的处理器有ARM7、ARM9、ARM11、 Cortex-A8 、Cortex-A15等，它们核心架构特点为以下几点：
1.保护模式。
ARM架构的处理器能够在用户模式和两个高级的保护模式之间来回切换。
2.对齐式存储。
ARM架构的处理器采用对齐方式，其二进制指令必须按照固定的位置排列，以便提高存储空间的利用率。
3.浮点处理单元。
ARM架构的处理器具有浮点数处理功能，使数值运算能够高效率地完成。
4.多级缓存。
ARM架构的处理器将原始数据复制到不同级别的快速缓存中，以便快速访问。
二、ARM程序的编程
1、ARM程序的编写
ARM程序的编写可以使用C语言编写，程序开发者需要掌握ARM架构各种中央处理器扩展指令集的使用方法，以便获得更好的效率。
2、编译ARM程序
ARM程序的编译是使用GNU的gcc编译器进行的，它可以将C语言编写的程序编译成ARM架构的机器码，并可以在ARM架构的处理器上运行。
3、调试ARM程序
ARM程序的调试使用GDB程序调试，它可以提供丰富的调试工具，可以跟踪程序执行的步骤，提供全面的程序反馈信息，可以帮助开发者快速定位程序运行出错的地方。
三、总结。
ARM体系结构
ARM9TDMI处理器一个显著的特点是采用 指令和数据分离访问的方式，即采用了指令 缓存（I-Cache）和数据缓存（D-Cache）。 这样可以把指令访问和数据访问单独安排1级 流水线。
2015/9/28
9
ARM9处理能力的提高是通过增加时钟频率和减少指令执行周期实 现的。 （1）时钟频率的提高 ARM9采用了五级流水线，而ARM7采用的是三级流水线，ARM9增 加的流水线设计提高了时钟频率和并行处理能力。五级流水线能够将各 条指令处理分配到5个时钟周期内，在每个时钟周期内同时有5条指令在 执行。在同样的加工工艺下，ARM9 TDMI处理器的时钟频率是ARM7 TDMI的2倍左右。 （2）指令周期的改进 指令周期的改进有助于处理器性能的提高。性能提高的幅度依赖于 代码执行时指令的重叠。 ① load指令和store指令 指令周期数改进最明显的是load指令和store指令。 ② 互锁(interlock)技术 当指令需要的数据因为以前的指令没有执行完，将产生管道互锁。管
操作系统的保护模式 指令或数据预取操作中止时的模 式，该模式下实现虚拟存储器或 存储器保护 当执行未定义的指令时进入该模 式 响应普通中断时的处理模式
未定义模式 IRQ模式
Und Irq
FIQ模式
Fiq
响应快速中断时的处理模式
2015/9/28
21
处理器工作模式
ARM微处理器的运行模式可以通过软件改变，也可以通 过外部中断或异常处理改变。 大多数的应用程序运行在用户模式下，当处理器运行在 用户模式下时，某些被保护的系统资源是不能被访问的。 除用户模式以外，其余的6种模式称为非用户模式或特 权模式； 除去用户模式和系统模式以外的5种又称为异常模式， 常用于处理中断或异常，以及访问受保护的系统资源等情 况。
关于ARM的内核架构介绍
张凌001关于ARM的内核架构很多时候我们都会对M0，M0+,M3,M4，M7，arm7，arm9，CORTEX-A系列，或者说AVR,51，PIC等，一头雾水，只知道是架构，不知道具体是什么，有哪些不同？今天查了些资料，来解解惑，不是很详细，但对此有个大体了解。
咱先来当下最火的ARM吧1.ARMARM即以英国ARM（Advanced RISC Machines）公司的内核芯片作为CPU，同时附加其他外围功能的嵌入式开发板，用以评估内核芯片的功能和研发各科技类企业的产品.ARM 微处理器目前包括下面几个系列，以及其它厂商基于 ARM 体系结构的处理器，除了具有ARM 体系结构的共同特点以外，每一个系列的 ARM 微处理器都有各自的特点和应用领域。
－ ARM7 系列－ ARM9 系列－ ARM9E 系列－ ARM10E 系列－ ARM11系列－ Cortex 系列－ SecurCore 系列－ OptimoDE Data Engines－ Intel的Xscale－ Intel的StrongARM ARM11系列2. Cortex 系列32位RISCCPU开发领域中不断取得突破，其设计的微处理器结构已经从v3发展到现在的v7。
Cortex 系列处理器是基于ARMv7架构的，分为Cortex-M、Cortex-R和Cortex-A三类。
由于应用领域的不同，基于v7架构的Cortex处理器系列所采用的技术也不相同。
基于v7A的称为“Cortex-A系列。
高性能的Cortex-A15、可伸缩的Cortex-A9、经过市场验证的Cortex-A8处理器以及高效的Cortex-A7和Cortex-A5处理器均共享同一体系结构，因此具有完整的应用兼容性，支持传统的ARM、Thumb指令集和新增的高性能紧凑型Thumb-2指令集。
1Cortex-M系列Cortex-M系列又可分为Cortex-M0、Cortex-M0+、Cortex-M3、Cortex-M4；2Cortex-R系列Cortex-R系列分为Cortex-R4、Cortex-R5、Cortex-R7；3Cortex-A 系列Cortex-A系列分为Cortex-A5、Cortex-A7、Cortex-A8、Cortex-A9、Cortex-A15、Cortex-A50等 ，同样也就有了对应内核的Cortex-M0开发板、Cortex-A5开发板、Cortex-A8开发板、Cortex-A9开发板、Cortex-R4开发板等等。
ARM9体系结构
• ARM状态 ， 处理执行32位的ARM指令 字对 齐
• Thumb状态，处理执行16位的Thumb指令 半 字对齐
如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
处理器 状态切换
▪将CPSR寄存器内容存入IRQ模式
的SPSR寄存器
程
序
▪置位I位（禁止IRQ中断）
▪清零T位（进入ARM状态）
▪设置MOD位，切换处理器模式至IRQ 模式
▪将下一条指令的地址存入IRQ模式 的LR寄存器
寄 存 器
组
▪将跳转地址存入PC，实现跳转
图示进入异常过程
系统(用户)模式
简单的单周期指令，
软件完成 简 单 的 寻 址 模 式 ， 仅 允 许 LOAD 和 STORE指令存取内存，其它所有的操 作都基于寄存器到寄存器
寄存器数目 寄存器较少
寄存器较多
CISC VS RISC
ARM9TDMI
• Harvard架构
– 增加了可用的存储器宽度
指令存储器接口 数据存储器接口
与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
FIQ模式 IRQ模式 Supervisor模式 Abort模式 Undefined模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触
发
ARM微处理器：寄存器
• ARM处理器有37个寄存器
哈佛结构
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）
ARM7与ARM9的区别及ARM体系结构.
ARM7与ARM9的区别及ARM体系结构一、 ARM7与ARM9的区别新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。
这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高ARM7处理器采用3级流水线，而ARM9采用5级流水线。
增加的流水线设计提高了时钟频率和并行处理能力。
5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。
在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。
2 指令周期的改进指令周期的改进对于处理器性能的提高有很大的帮助。
性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。
对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令指令周期数的改进最明显的是loads指令和stores指令。
从ARM7到ARM9这两条指令的执行时间减少了30％。
指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。
这叫作改进型哈佛结构。
而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。
当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。
虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。
编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令ARM9和ARM7的分枝指令周期是相同的。
2014年计算机三级考试嵌入式系统开发技术复习大纲(含答案)
2014年计算机三级考试嵌入式系统开发技术复习大纲(含答案)第一章嵌入式系统概述1.嵌入式系统的定义答：1以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
2.嵌入式系统的组成，能画出嵌入式系统的组成框架。
答：嵌入式系统由软件系统和硬件系统两部分组成。
3. 单片机是不是嵌入式系统？它与ARM嵌入式系统有何异同？答：单片机是嵌入式系统。
单片机一般是4位、8位或16位的数据总线，一般内置存储器，不运行操作系统，侧重于低成本，主要应用与工业控制等领域；而ARM嵌入式系统是32位的数据总线，运算速度快，外接大容量存储器，能运行操作系统以适合多种应用。
4.嵌入式系统与通用计算机之间的区别。
答：通用计算机系统采用标准化、模块化的设计，其技术要求是高速、海量的信息处理，技术发展方向是处理速度、总线宽度、存储容量的无限提升。
而嵌入式系统怎采用针对性较强的专业化设计，技术要求是满足具体应用，技术发展方向是在保证应用系统的技术要求和可靠性的前提下，尽可能减小成本、体积和功耗。
5.嵌入式处理器的分类答：1嵌入式微处理器MPU 2嵌入式微控制器MCU 3 嵌入式DSP处理器4嵌入式片上系统SOC 5 嵌入式可编程片上系统SOPC6. 嵌入式操作系统的作用是什么？请举出3种常见的操作系统。
答：用于管理存储器分配、中断处理、任务间通信和定时器响应，以及提供多任务处理等功能。
嵌入式操作系统，大大地提高了嵌入式系统硬件工作效率，并为应用软件开发提供了极大的便利。
3种常见的操作系统：WinCE、Vxworks、uClinux7．嵌入式系统开发流程答:嵌入式系统开发流程一般可分为4个阶段：需求分析阶段、硬件开发阶段、软件开发阶段和程序固化阶段。
第二章ARM处理器编程基础1.计算机中的两种典型体系结构是什么，各自的特点是什么？冯·诺依曼体系和哈佛体系结构冯·诺依曼体系:1）数据与指令都存储在同一存储区中，取指令与取数据利用同一数据总线。
ARM体系结构版本与相应的内核名称
ARM体系结构版本与相应的内核名称
体系结构内核名称ARM V7Cortex 系列：
Cortex-M3 / Cortex-R / Cortex A8/Cortex A9/Cortex A15
Scorpion : 高通获得ARM 授权后，在Cortex A8 基础上设计的.
ARM V4TARM7 TDMIARM V5TEARM10 TDMI / ARM 10E / XScale / ARM 9 ARM9 系列包含：ARM920T/ARM922T/ARM940T
ARM10E 系列包含：ARM 1020E / ARM 1022E / ARM 1026EJ-S
ARM V6ARM 111. 基本知识
(1) NV 的4 核Tegra 3 --> 内核名称仍为Cortex A9 核心，架构仍然是ARM V7
Exynos 4412 也是如此
(2) Scropion 是高通根据Cortex-A8 修改的。
关键的特点是同频下比A8 节能30%，或者同功耗的频率高25%。
Scorpion 具有部分A9 的特性，如乱序执行，管线化的VFP，支持多核。
此外，Scorpion 的Neon SIMD 引擎（高通称之为VeNum）宽度为128bit，是A8 和A9 的两倍，能提供更强劲的浮点运算支持，并且在不需要的时候可以关闭
一半变成64bit 以节省能源。
总体上，Scorpion 是具有部分A9 特性的A8，高
频率节能浮点加强版。
(3) VIA WM8650
采用超低功耗ARM 9 核心，主频为600MHz，集成多媒体指令和硬件加速性能，支持视频/音频解码加速.
说明它对应ARM V5TE 体系结构
(4) VIA WM8750。
第三节ARM体系结构
一般的通用寄存器
寄存器类别 寄存器在汇编中的名称
用户
系统
R0(a1)
R1(a2)
R2(a3)其中R0～R7为
R3(a4)
未R分4(v1) 组的寄存器，也
通用寄存器 和程序计数
器
就R是5(v2) 说对于任何处理 R6(v3)
器R模7(v4) 式，这些寄存器 都对应于相同的32位 R8(v5)
管理 (svc) 操作系下统保访护问代码用户模系统式复位的和寄软件存中器断响就应比时进较入方此模式
中止 (abt) 未定义 (und)
用或于存支储便 可持器虚 保，以拟护而使内存且用和操这/ 作个在A系模RM统式7TD的访MI一问没有些一大用特 些处权 受任 控务 的 支软持件硬仿资件真协源处。理器的 未定义指令异常响应时进入此模式
各模式下实际访问的寄存器
用户
系统
管理
中止
未定义
RR00
在汇编语言中寄存
R1
器R0～R1３为保存数据
R2
或地址值的通用寄存器。
R3
它们是完全通用的寄存器， R4
不会被体系结构作为特殊
R5
用途，并且可用于任何使
R6
用通用寄存器的指令。
R7
R8
R9
R10
R11
R12
R13
RR1133__ssvc
R13_abt
SSPPSSRR__fifqiq
ARM状态各模式下可以访问的寄存器
寄存器类别 寄存器在汇编中的名称
通用寄存器和 程序计数器
状态寄存器
R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13(SP) R14(LR) R15(PC) CPSR SPSR
ARM体系结构与系统开发
超级模式
（Supervisor）
பைடு நூலகம்多种特权模 变化
用户程序 运行模式
复位后 的缺省模式
主要完成各模式堆栈 的设置，注意不要进 入用户模式
一般为用户模式 User
调用主应用程序
当完成所有的系统初始化工作之后，就需要把程序流程转入 主应用程序。最常见的操作是：
IMPORT … B C_Entry C_Entry
因此，选择ARM还是Thumb指令，需要从存储器特性和系统性能要 求两个方面考虑。
二、基于ARM的嵌入式系统的设计要点－－系统初始化过程（1）
基于ARM微处理器的系统一般为复杂的片上系统（SoC），这种复 杂系统的多数硬件模块都是可配置的，需要软件设置为特定的工作状 态，因此在用户的应用程序之前，需要有一些专门的代码完成对系统 的初始化。 由于这类代码直接面对ARM微处理器内核和硬件控制器，一般都 使用汇编语言完成。 初始化代码所完成的操作与具体的硬件平台相关，但一般包括如 下内容：
一、ARM体系结构简介（9）
9、指令系统（ARM or Thumb） 从ARM 体系架构V4T 以 后 ， 新 增 了一套16位的指令集：Thumb。 Thumb指令集是ARM的一个子集。 两种指令集的性能分析如下： － 当系统数据总线宽度为32位时，ARM比Thumb有更好的性能表现。 － 当系统数据总线宽度为16/8位时，Thumb比ARM性能更好。 － 同样一段C代码，用Thumb指令编译的结果约为ARM的65％，同时具 有更低的运行功耗。
初始化堆栈（1）
由于ARM微处理器有 7 种运行状态，每一种状态的堆栈指针（SP） 都是独立的（其中System和User模式使用相同的SP）。因此，需要对 每一种模式的SP进行初始化。 采用的方法是：改变当前程序状态寄存器（CPSR）内的状态位， 使处理器切换到不同的状态，然后初始化SP。 但对User模式下SP的初始化应该放在最后，因为ARM微处理器进 入User模式后就无法在切换到其他模式了。
ARM内核全解析,从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72
ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57到Cortex-A72ARM全新旗舰架构！Cortex-A72正式发布64位的ARMv8 Cortex-A57/A53刚刚开始普及，ARM已经将目光瞄向了更遥远的未来，2015-02-04宣布了下一代顶级核心，命名为“Cortex-A72”。
A72将会直接取代A57，定位高端市场。
具体的架构设计尚未公开，应该是第二代64位架构，而且作为一个大核心，依然支持big.LITTLE双架构组合，而搭配的小核心依然是A53。
看起来，ARM暂时不打算升级A53，因为此前已经宣称，A53将顺序执行架构做到了极致。
ARM还给出了一些关于A72模糊的性能、功耗指标，因为这显然更吸引人。
ARM宣称，A72最快会在2016年实现商用，初期采用台积电16nm FinFET制造工艺(三星肯定用自家的14nm FinFET)，对比20nm工艺的A57核心，它的性能最多可以达到其大约1.8倍，而功耗会有着明显的下降。
再对比28nm工艺的A15，A72更是可以做到大约3.5倍的性能，同等负载下的功耗则降低75％。
而在大小核心双架构组合中，整体功耗还能继续降低40-60％。
目前，海思、联发科、瑞芯微等都已经购买了Cortex-A72的授权，但奇怪的是没有提及正焦头烂额的高通。
中国内地和台湾厂商越来越牛气了！ARM内核全解析，从ARM7,ARM9到Cortex-A7,A8,A9,A12,A15到Cortex-A53,A57前不久ARM正式宣布推出新款ARMv8架构的Cortex-A50处理器系列产品，以此来扩大ARM在高性能与低功耗领域的领先地位，进一步抢占移动终端市场份额。
Cortex-A50是继Cortex-A15之后的又一重量级产品，将会直接影响到主流PC市场的占有率。
围绕该话题，我们今天不妨总结一下近几年来手机端较为主流的ARM处理器。
ARM9嵌入式系统设计基础教程课程设计
ARM9嵌入式系统设计基础教程课程设计课程背景随着科技的发展和人们对生活质量要求的提高，嵌入式技术（Embedded System）在各行各业中得到了越来越广泛的应用。
嵌入式系统作为一种特殊的计算机系统，已经在家电、汽车、医疗、工业控制等领域崭露头角。
ARM9嵌入式系统是目前应用最广泛的一种嵌入式系统，其性能稳定、易于开发、兼容性强等优点让它成为众多企业和开发者的首要选择。
本课程以ARM9嵌入式系统为主要研究对象，旨在教授ARM9嵌入式系统设计基础知识，为学生提供嵌入式系统开发的技术支持和实践操作经验。
教学目标1.掌握ARM9嵌入式系统设计的基础知识，包括ARM体系结构、ARM处理器、电路设计等；2.学习嵌入式系统开发所需的编程语言和工具，包括C语言、汇编语言和keil MDK等；3.学习ARM9嵌入式系统中常用的外设，包括串口、SPI、I2C等；4.掌握基本的嵌入式系统开发流程和调试方法。
教学内容第一章 ARM体系结构1.ARM体系结构概述2.ARM的寄存器组织与功能3.ARM的指令系统4.ARM的异常处理第二章 ARM处理器1.ARM的微架构和流水线结构2.ARM的存储访问方式3.ARM的中断和异常处理4.ARM的外设接口和总线控制器第三章嵌入式系统开发工具1.keil MDK介绍2.C语言编程基础3.汇编语言编程基础4.嵌入式系统的调试方法第四章 ARM9嵌入式系统外设的设计和应用1.串口应用2.SPI应用3.I2C应用4.中断应用实验环节1.ARM9嵌入式系统的基本操作2.嵌入式系统空中升级功能设计3.基于keil MDK的ARM9单片机系统串口通信模块驱动程序设计4.基于keil MDK的ARM9单片机系统SPI通信模块驱动程序设计5.基于keil MDK的ARM9单片机系统I2C通信模块驱动程序设计实际效果学生通过本课程的学习和实践，在ARM9嵌入式系统设计方面获得了基本的理论知识和实践经验，能够独立完成基于ARM9嵌入式系统的嵌入式系统设计开发，为企业和个人发展奠定了扎实的技术基础。
ARM处理器-“冯·诺依曼”体系结构和“哈佛”体系结构
ARM处理器:“冯·诺依曼”体系结构和“哈佛”体系结构保存在存储器中的内容可以是程序，也可以是数据。
程序是ARM处理器可以运行的指令代码，数据是指令在运行中用到的操作数或者变量。
1、程序存储ARM处理器支持两种指令，一种是ARM汇编指令，一种是Thumb汇编指令。
ARM汇编指令是32位长，即每条ARM汇编指令都是由四个字节的存储空间保存，所以ARM处理器在执行地址a的ARM汇编指令时，会从地址a + 4取下一条指令。
Thumb汇编指令是16位长，即每条Thumb汇编指令都是由两个字节的存储空间保存，所以ARM处理器在执行地址a的Thumb汇编指令时，会从地址a + 2取下一条指令。
ARM处理器可以执行两种格式的指令，运行不同格式的汇编指令在执行和取指方面有很大不同。
为了区分，ARM内核可以工作在两种工作状态下。
l ARM状态此时执行32位字对齐的ARM汇编指令。
在这种状态下，ARM处理器对指令的存储、读取或者执行都是以一个字(即32位)为基本单位;l THUMB状态此时执行16位半字对齐的Thumb汇编指令。
在这种状态下，ARM处理器对指令的存储、读取或者执行都是以一个半字(即16位)为基本单位;l 这两种工作状态可以转换，但转换不影响处理器状态和寄存器的内容。
2、数据存储ARM处理器对数据操作(读或写)支持三种数据长度：字节(8位)、半字(16位)、字(32位)。
假设在地址为0x0000～0x0004的内存空间保存了如图1所示的数据，下面我们以三种数据长度从内存空间读取数据。
(假设数据的存储格式是小端存储格式)图1 内存空间的内容l 字节：从地址0x0000处取一个字节数据，则取出来的内容为12;从地址0x0001处取一个字节数据，则取出来的内容为34;l 半字：从地址0x0000处取一个半字数据，则取出来的内容为3412;从地址0x0001处取一。
arm内核全解析_arm内核体系结构分类介绍
arm内核全解析_arm内核体系结构分类介绍ARM处理器是英国Acor n有限公司设计的低功耗成本的第一款RISC微处理器。
全称为Ad vanced RISC Machine。
ARM处理器本身是32位设计，但也配备16位指令集，一般来讲比等价32位代码节省达35%，却能保留32位系统的所有优势。
ARM内核特点ARM处理器为RISC芯片，其简单的结构使ARM内核非常小，这使得器件的功耗也非常低。
它具有经典RISC的特点：* 大的、统一的寄存器文件；* 简单的寻址模式；* 统一和固定长度的指令域，3地址指令格式，简化了指令的译码。
编译开销大，尽可能优化，采用三地址指令格式、较多寄存器和对称的指令格式便于生成优化代码；* 单周期操作，ARM指令系统中的指令只需要执行简单的和基本的操作，因此其执行过程在一个机器周期内完成；* 固定的32位长度指令，指令格式固定为32位长度，这样使指令译码结构简单，效率提高；* 采用指令流水线技术。
ARM内核体系结构ARM架构自诞生至今，已经发生了很大的演变，至今已定义了7种不同的版本：V1版架构：该架构只在原型机ARM1出现过，其基本性能包括基本的数据处理指令（无乘法）、字节、半字和字的Load/Store指令、转移指令，包括子程序调用及链接指令、软件中断指令、寻址空间64MB。
V2版架构：该版架构对V1版进行了扩展，如ARM2与ARM3（V2a版）架构，增加的功能包括乘法和乘加指令、支持协处理器操作指令、快速中断模式、SWP/SWPB的最基本存储器与寄存器交换指令、寻址空间64MB。
V3版架构：该版对ARM体系结构作了较大的改动，把寻址空间增至32位（4G B），增加了当前程序状态寄存器CPSR和程序状态保存寄存器 SPSR以便于异常处理。
增加了中止和未定义2种处理器模式。
ARM6就采用该版结构。
指令集变化包括增加了M RS/MSR指令，以访问新增的CPSR /SPSR寄存器、增加了从异常处理返回的指令功能。
ARM9体系结构
2.1.3 ARM指令系统版本(2)
二、版本2（v2） 仍是26位寻址空间，在v1的基础上增加的内容有： • 乘法和乘法加指令 • 支持协处理器 • 快速中断模式中的分组寄存器 • 交换式加载/存储指令。 三、版本3（v3） 将寻址范围扩展到32位，但兼容26位寻址。在v2的基 础上增加的内容有： • 设置了专用的当前程序状态寄存器CPSR、增加了程序状态 保存寄存器 • 增加了中止异常和未定义指令异常两种处理器模式 • 增加了访问CPSR、SPSR的指令MRS和MSR • 修改了异常返回指令的功能
嵌入式系统讲义
第2章 ARM9体系结构
张志斌
2013.3
第2章 ARM9体系结构
主要内容
2.1 ARM处理器简介 2.2 ARM9结构 2.3 ARM数据类型和存储格式 2.4 处理器状态和工作模式 2.5 ARM寄存器 2.6 ARM异常 2.7 ARM调试接口
2.1 ARM处理器简介
2.1.1 ARM公司简介
支持Thumb指令的ARM体系版本，一般加目前Thumb指令集有以下两个版本：Thumb
指令集版本1，此版本作为ARM体系版本4的T变种；
Thumb指令集版本2，此版本作为ARM体系版本5的T变
种。
与版本1相比，Thumb指令集的版本2具有以下特点：
通过增加新的指令和对已有指令的修改，来提高ARM指令 和Thumb指令混合使用时的效率。
2.1.4 ARM系列处理器简介(3)
表2-1 ARM7系列产品
项目 Cache Memory
指令
型号
(Ins/Data) Mgt Bus Thumb DSP Jazelle 版本
ARM7TDMI No
ARM9常识知识的笔记
ARM处理器特点：1支持Thumb和ARM双指令集，能很好地兼容8位/16位器件。
Thumb指令集比通常的8位和16位CISC／RISC处理器具有更好代码密度。
2指令采用的３级、５级流水技术。
4支持大端格式和小端格式两种方法存储数据。
5支持字节、半字、和字这3种数据类型。
6 体积小，成本低，性能高ARM工作状态：1、３２位ARM状态、2、１６位Thumb状态ARM处理器七种运行模式：用户、快中断、中断、管理、（指令预取）中止、系统和未定义（除用户模式外，其余6种模式称为非用户模式，或特权模式；除去用户模式和系统模式外，其余5种模式又称为异常模式）。
R13为堆栈指针SP，R14为链接寄存器LR，R15为程序计数器PC，R16状态寄存器CPSR ARM（嵌入式）系统（从模块结构上看）三大组成部分：硬件、软件、开发平台。
嵌入式系统概念：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。
嵌入式开发环境主要组件：●宿主机●目标机●基于JTAG的ICD仿真器、或调试监控软件、或在线仿真器ICE●运行于宿主机的交叉编译器和链接器、以及开发工具链或软件开发环境●嵌入式操作系统常见的嵌入式系统：移动电话、数码照相机、MP4、数字电视的机顶盒、微波炉、汽车内部的喷油控制系统、防抱死制动系统。
4种电源管理模式：1正常模式：正常运行模式2慢速模式：不加PLL的低时钟频率模式3空闲模式：只停止CPU的时钟4掉电模式：切断所有外设和内核的电源RAM＝SRAM＋DRAM边界对齐方式：字对齐、半字对齐、字节对齐名词解释：ROM：Read Only Memory是只能读出事先所存的数据的固态半导体存储器，其特性是一旦存储资料就无法改变或删除。
ARM：Advanced RISC Machines先进精简指令集。
ARM公司1991年成立于英国剑桥，是专门从事基于RISC技术芯片设计开发公司，主要出售芯片设计技术的授权。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ARM微处理器：通用寄存器
•
R0-R7
–
–
所有模式下，R0-R7所对应的物理寄存器都是相同的
这八个寄存器是真正意义上的通用寄存器，ARM体 系结构中对它们没有作任何特殊的假设，它们的功 能都是等同的。 在中断或者异常处理程序中一般都需要对这几个寄 存器进行保存。
–
ARM微处理器：通用寄存器
•
R8-R14
ARM存储格式
大端的数据存放格式 小端的数据存放格式
word a=0x f6 73 4b cd
低地址 地址A 地址A+1 地址A+2 地址A+3 高地址 f6 73 4b cd
低地址
cd
4b
地址A 地址A+1
73
f6
地址A+2
地址A+3 高地址
ARM 处理器7种工作模式
• 用户模式(usr) - 正常的程序执行模式
–
AMBA总线
测试接 口 ARM CPU 并行接 口 串行 接口
SDRAM Control
桥
SRAM
LCD Control
Timer
UART
基于AMBA总线的典型系统
ARM工作状态
• 从编程者角度看ARM9有两种工作状态，并且 可相互切换 • ARM状态 ， 处理执行32位的ARM指令 字对 齐 • Thumb状态，处理执行16位的Thumb指令 半 字对齐 如果在1K的存储空间中，可以放32条ARM指令 ，就可以放64条Thumb指令，因此在存放 Thunb指令时，代码密度高
编程模型
ARM存储器格式
ARM 的寻址空间是线性的地址空间，为232=4G • Bytes 0 to 3 存储第一个word, bytes 4 to 7存储第二个 word
• •
ARM支持大端（Big-endian）和小端（Little-endian）的 内存数据方式，可以通过硬件的方式设置（没有提供 软件的方式）端模式
–
– – –
访问的物理寄存器取决于当前的处理器模式，若要访问特定 的物理寄存器而不依赖当前的处理器模式，则要使用规定的 名字。 R8-R12各有两组物理寄存器：一组为FIQ模式，另一组是除 FIQ以外的其他模式。
–
R13-R14各有6个分组的物理寄存器，一个用于用户模式和系 统模式，其他5个分别用于5种异常模式。 R13（也被称为SP指针）被用作栈指针，通常在系统初始化时 需要对所有模式下的SP指针赋值，当CPU在不同的模式时栈 指针会被自动切换成相应模式下的值。 R14有两个用途，一是在调用子程序时用于保存调用返回地址 ，二是在发生异常时用于保存异常返回地址。
ARM微处理器：异常
当异常出现时，异常模式分组的R14和SPSR用于保存 状态，即：
R14_<exception_mode>=return link SPSR_<exception_mode>=CPSR CPSR[4:0]=exception mode number CPSR[5]=0 /*在ARM状态执行*/ if<exception_mode>==Reset or FIQ then CPSR[6]=1 /*禁止快速中断*/ CPSR[7]=1 /*禁止正常中断*/ PC=exception vector address
FIQ模式 IRQ模式 Supervisor模式 Abort模式
异常模式：主要是在外部中断 或者程序执行非法操作时会触 发
Undefined模式
ARM微处理器：寄存器
•
ARM处理器有37个寄存器
– 31个通用寄存器：程序计数器、堆栈及其他通用寄
存器 – 6个状态寄存器
• 这些寄存器不能同时看到
• 不同的处理器状态和工作模式确定哪些寄存器 是对编程者是可见的
流水线技术
• 三级流水线技术
ARM9TDMI流水线技术
ARM7TDMI
Instruction Fetch ARM decode ThumbARM decompress Reg Select
Reg Read
Shift
ALU
Reg
Write
FETCH
DECODE
EXECUTE
ARM9TDMI
Instruction Fetch
地址A
A B ... X return
R14
R14_irq 地址A
未被破坏
中断调用
• R14寄存器注意要点
用户模式下的程序
IRQ模式下的程序A a
IRQ模式下的程序B a
解决办法是 3. IRQ服务程序A 确保R14的对应 6. 在程序B返回 2.发生IRQ中断 5. 硬件将返回地 版本在发生中断 ，硬件将某个地 4. 如果在IRQ处 到程序A，然后 执行完毕，将 址保存在R14_irq R14_irq寄存器的 嵌套时不再保存 在返回到用户模 址存入IRQ模式 理程序中打开 寄存器中，原来 1.执行用户模式 下的R14_irq寄存 任何有意义的值 式下被中断的程 内容减去某个常 IRQ中断，并且 保存的返回地址 下的程序； 量后存入PC，返 序时，发生错误 器，用户模式下 再次发生IRQ中 （将R14入栈） 将被覆盖，造成 的R14没有被破坏 ，或者切换到其 ，将不能正确返 回之前被中断的 断； 错误； 它处理器模式下 程序； 回； ； 。
ARM微处理器： ARM State寄存器
ARM微处理器: Thumb State寄存器
ARM微处理器：通用寄存器
•
通用寄存器是R0-R15的寄存器，分为三类
– 没有对应影子寄存器的寄存器R0-R7
– –
有对应影子寄存器的寄存器R8-R14 程序计数器R15 (或者PC)
•
影子寄存器是指该寄存器在不同的模式下对应 的物理寄存器
当处理异常返回时，将SPSR传送到CPSR，R14传送到 PC
1. 程序在系统模式下运行用户程序 ，假定当前处理器状态为Thumb状 态、允许IRQ中断；
图示进入异常过程
系统(用户)模式 2. 用户程序运行时发生IRQ中断， 硬件完成以下动作： 将CPSR寄存器内容存入IRQ模式 的SPSR寄存器 置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ 模式
ARM9体系结构
内容
• • • • • • • • 计算机体系结构基础 ARM架构 ARM处理器的工作状态 ARM流水线技术 ARM体系结构的存储器格式 ARM处理器工作模式 ARM体系结构的寄存器组织 ARM处理器的异常处理
体系结构
冯诺依曼结构
单一存储、统一编址、分时复用
体系结构
哈佛结构
处理器 状态切换
• 处理器状态
使用BX指令将ARM9TDMI内核的操作状态在ARM状态和Thumb 状态之间进行切换
跳转地址标号
;从Arm状态切换到Thumb状态 LDR BX R0,=Lable+1 R0
地址最低位为1 ，表示切换到 Thumb状态 地址最低位为0 ，表示切换到 ARM状态
;从Thumb状态切换到ARM状态 LDR BX R0,=Lable R0
处理器工作模式
决定可以访问的系统资源 （寄存器、cache、等）
• 处理器模式分特权模式，非特权模式 特权模式下，允许完全读/写CPSR寄存器
非特权模式下，只允许对CPSR的控制域进行读访 问，但允许对条件标志的读/写访问
ARM微处理器：CPU模式
User模式 System 模式
特权模式 可以存取 系统中的 任何资源 程序不能访问有些受保护的资源 只能通过异常的形式来改变CPU的当前运行模式 与User模式的运行环境一样 但是它可以不受任何限制的访问任何资源 该模式主要用于运行系统中的一些特权任务
•
•
5 级流水线 实现了以下改进：
– 改进 CPI 到 约1.5
– 提高了最大时钟频率（300M）
ARM9TDMI
ARM920T
2x 16K caches MMU 支持虚拟地址和内存保护 写缓冲
D Cache
GLUE
ARM9TDMI
MMU
外部 存储器
I Cache
ARM9xxT
带Cache的ARM9TDMI
• 快速中断模式(fiq) - 支持高速数据传输或通道处 理 中断模式(irq) - 用于通用中断处理 管理员模式(svc) - 操作系统的保护模式. 中止模式(abt) - 支持虚拟内存和/或内存保护 系统模式(sys) - 支持操作系统的特殊用户模式 未定义模式(und) - 支持硬件协处理器的软件仿 真
IRQ中断的响应: 置1：禁止响应 置0：允许响应 FIQ中断的响应: 置1：禁止响应 置0：允许响应
模式控制位
•置0表示执行32bit的ARM指令 •置1表示执行16bit的Thumb指令
ARM微处理器：程序状态寄存器
• 模式控制位M0-M4
程序调用
• R14寄存器与子程序调用
操作流程 1.程序A执行过程中调用程序B ； 2.程序跳转至标号Lable，执行 程序B。同时硬件将“BL Lable”指令的下一条指令所在 地址存入R14；
ARM微处理器：程序状态寄存器
•
CPSR（当前程序状态寄存器）在所有的模式下 都是可以读写的，它主要包含：
– – – –
条件标志 中断使能标志 当前处理器的模式 其它的一些状态和控制标志
ARM微处理器：程序状态寄存器
条件标志 中断标志
ARM/Thumb 控制标志
Overflow Carry Zero Negative
分开存储、独立编址、两倍带宽 、执行效率更高
指令集系统
嵌入式微处理器的指令系统可采用精简指令集系统RISC（Reduced Instruction Set Computer）或复杂指令集系统CISC（Complex Instruction Set Computer）