实验二组合逻辑电路的设计
实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计一、实验目的1．设计8段译码器、两路4位二进制比较器，并在实验装置上验证所设计的电路；2．学习用VHDL语句进行逻辑描述。
二、实验要求用VHDL设计8段译码器、两路4位二进制比较器，对CPLD器件进行配置及下载来验证自己的设计，验证电路的外围器件可选用按键输入、指示灯输出。
三、设计方案按键的状态作为输入，输出对应数字的编码，连接到数码管上面可以看到数码管显示对应的数值。
代码：LED.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity LED isport(number:in std_logic_vector(3 downto 0);ledout:out std_logic_vector(7 downto 0));end;architecture u1 of LED isbeginwith number selectledout<="00111111"when"0000", --0"00000110"when"0001", --1"01011011"when"0010", --2"01001111"when"0011", --3"01100110"when"0100", --4"01101101"when"0101", --5"01111101"when"0110", --6"00000111"when"0111", --7"01111111"when"1000", --8"01101111"when"1001", --9"01110111"when"1010", --A"01111100"when"1011", --B"00111001"when"1100", --C"01011110"when"1101", --D"01111001"when"1110", --E"01110001"when"1111"; --Fend;实验结果:按下试验箱的按键后，数码管显示按键的状态。
实验二 组合逻辑电路的设计与测试
实验二组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验器材1、THD-4型数字电路实验箱一台（双列直插式集成电路插座、+5V直流电源、逻辑电平开关、LED发光二极管显示器）2、集成芯片74LS00（四2输入与非门）3片、74LS20（双4输入与非门）3片三、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤是（1）根据设计任务的要求，列出真值表。
（2）用卡诺图或代数化简法求出最简的逻辑表达式。
（3）根据逻辑表达式，画出逻辑图，用标准器件构成电路。
（4）最后，用实验来验证设计的正确性。
四、实验内容１、设计一个四人无弃权表决电路（多数赞成则提案通过）本设计要求采用双４输入与非门（74LS20）实现。
要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。
设计步骤：根据题意列出真值表如表2-1所示，再填入卡诺图表2-2中。
Z = ABC+BCD+ACD+ABD= ABC·BCD·ACD·ABD最后画出用“与非门”构成的逻辑电路如图2-1所示图2-1 表决电路逻辑电路图２、设计一个保险箱的数字代码锁，该锁有规定的4位代码A 、B 、C 、D 的输入端和一个开锁钥匙孔信号E 的输入端，锁的代码由实验者自编（例如1001）。
当用钥匙开锁时（E=1），如果输入代码符合该锁设定的代码，保险箱被打开（Z 1=1），如果不符，电路将发出报警信号（Z 2=1）。
要求用最少的与非门（74LS00和74LS20）来实现，检测并记录实验结果。
1Z ABCD E ABCD E ABE CDE ===& & & & &。
数字电子技术基础实验二 组合逻辑电路设计
数字电子技术基础实验报告题目：实验二组合电路设计小组成员：小组成员：1.掌握全加器和全减器的逻辑功能；2.熟悉集成加法器的使用方法；3.了解算术运算电路的结构；4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。
二、实验设备1.数字电路实验箱；2.Quartus II 软件。
三、实验要求要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。
（1）用 Quartus II波形仿真验证；（2）下载到 DE0 开发板验证。
要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。
（1）用 Quartus II 波形仿真验证；（2）下载到 DE0 开发板验证。
要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。
（MULTISM仿真和FPGA仿真）。
1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。
图一图一是全加器的符号，如果用i A，i B表示A,B两个数的第i位，1i C 表示为相邻低位来的进位数，i S表示为本位和数（称为全加和），i C表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。
表一可以很容易地求出S 、C 的化简函数表达式。
i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。
由于每一位相加的结果必须等到低一位的进位产生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。
为了提高运算速度，制成了超前进位加法器。
这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间，比串行进位的全加器大大缩短了时间。
实验2 组合逻辑电路的设计
4. 实验内容及要求 (1) 用与非门设计实现异或逻辑功能。 a) 按照组合逻辑电路的设计方法， 列出两输入异或逻辑函数的真值表， 写出最简 与或式、与非-与非式，画出与非门实现的逻辑电路图。 b) 使用集成电路芯片 74LS10 和 74LS20 中的与非门， 按照所设计的逻辑电路图连 接电路。 c) 选择使用数字电路实验装置中的逻辑电平输入开关和逻辑电平输出 LED 指示 灯，设计实验测试方案。 d) 记录并分析实验数据参考表 2-2， 说明所设计的电路是否实现预计的异或逻辑 功能。
以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态。这里 0 和 1 的具体含意完全是由设计者人为选定的。
3) 根据给定的因果关系列出逻辑真值表。 举例： “大月指示器”的逻辑功能如下：输入一年中的具体月份，电路能自动判别出“大月” 还是“小月” （大月有 31 天） 。 通过分析，逻辑抽象结果为：月份输入 ABCD 可以由 4 位二进制代码表示，例如 ABCD=0001 表示输入月份为 1 月， ABCD=0010 表示 2 月， ABCD=0011 表示 3 月，...... ， ABCD=1100 表示 12 月；输出 Y 的逻辑值 1 或 0 分别表示信息“大月”或“小月” ，Y=1 表 示大月，Y=0 表示小月。列出真值表如表 2-1 所示。
得到最简与或式为选定器件的类型实际逻辑问题逻辑抽象逻辑函数化简变换表达画出逻辑连接电路实现为了实现最终的逻辑函数既可以用小规模集成门电路组成相应的逻辑电路也可以用中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路
实验二 组合逻辑电路的设计
1. 实验目的 （1）熟练使用数字电路实验装置设计实验方案； （2）掌握用基本门电路实现组合电路的设计方法。 （3）掌握实现组合逻辑电路的连接及调试方法。 2. 实验仪器与材料 （1）数字电路实验装置 1 台； （2）双列直插集成电路芯片 74LS10、74LS20 各 1 片，导线若干。 3 . 知识要点 （一）组合逻辑电路的设计方法
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
实验二组合逻辑电路的设计与测试
实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、设计半加器和全加器并测试其逻辑功能二．实验仪器及材料器件：74LS00 二输入端四与非门 1片74LS10 三输入端三与非门 1片74LS86 二输入端四异或门 1片三、实验原理1、设计组合电路的一般步骤如图2－1所示。
图2－1 组合逻辑电路设计流程图组合逻辑电路基本设计方法：（1）根据设计任务的要求建立输入、输出变量，并列出真值表。
（2）然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式（3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
（4）最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例设计任务： 用“与非”门设计一个四个人的表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
（同意用"1"表示，反对用"0"表示；决议通过用"1"表示，不通过用"0"表示。
）设计步骤：（1）根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。
表2－2（2） 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅（3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。
图2－2 表决电路逻辑图（4）用实验验证逻辑功能A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 11 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 00 1 0 1 1 1 CD AB00 01 11 10 0001 111 1 1 110 1在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。
实验二 组合逻辑电路分析与设计
实验二组合逻辑电路分析与设计一、实验目的1、掌握组合逻辑电路的分析方法，并验证其逻辑功能2、掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现3、熟悉示波器的使用二、实验仪器及器件1、数字电路试验箱，数字万用表，示波器2、74LS00X2、74LS86X1、74S197X1三、实验原理1、组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行简化或变换；（3）根据最简式列真值表；（4）确认逻辑功能。
2.、组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路步骤：（1）根据给定的事件的因果关系列出真值表（2）由真值表写函数式；（3）对函数式进行简化或变换；（4）画出逻辑图，并测试逻辑功能。
四、实验内容1. 设计一个大代码转换电路，输入四位8421 码，输出四位循环码。
2. 用逻辑开关模拟二进制的输入，输出到0-1 显示器上3. 用集成异步下降沿触发的异步计数器74LS197 构成十六进制计数器作为代码转换电路的输入信号源。
74LS197的CLK1作为时钟输入，Q0与CLK２连接，则Q3，Q2，Q1，Q0就是十六进制计数器的输出。
将Q3，Q2，Q1，Q0接“０－１”显示器，CLK１１接手动单步脉冲。
十六进制计数器工作正常后，将Q3，Q2，Q1，Q0连接到代码的输入端，作为8421码输入，注意：在把197的输出接入代码转换输入之前，先要断开原来作为8421码输入的逻辑开关。
检查电路是否正常工作。
4. 用10KHz 的方波作为计数器的脉冲，用示波器观察并记录CLK1，Q3，Q2，Q1，Q0和G３，G２，G１，G０的波形。
注意电压和电压波形图之间的相位关系。
G3G2G1G0Q D Q C Q B Q A0 0 00 0 0 0 0 00 0 01 1 0 0 0 10 0 1 1 0 0 1 00 0 1 0 0 0 1 10 1 1 0 0 1 0 00 1 1 1 0 1 0 10 1 0 1 0 1 1 00 1 0 0 0 1 1 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 1 1 0 1 01 1 1 0 1 0 1 11 0 1 0 1 1 0 01 0 1 1 1 1 0 11 0 0 1 1 1 1 01 0 0 0 1 1 1 1表（一）循环码表表（二）多功能发生电路函数表根据卡诺图，可以得到以下结果：G3=QD G2=Q3(+)Q2G1=Q2(+)Q1 G0=Q1(+)Q0逻辑电路图：波形图：CP QAQB QCQD G0G1 G2G3G2与G3相位差从上到下依次为：CP、QA、QB、QC、QD、G0、G1、G2、G3分析：1、CP与Q0同相，Q3的周期是CP的2倍2、CP与Q1同相，Q1的周期是CP的4倍3、CP与Q2同相，Q2的周期是CP的8倍4、CP与Q3同相，Q3的周期是CP的16倍5、CP与G 0同相，G0的周期是CP的4倍6、G1 超前CP 一个CP周期，G1的周期是CP的8倍7、CP与G2同相，G2的周期是CP的16倍8、G3滞后CP 4个CP周期，G3的周期是CP的16倍五、心得体会1、通过分析真值表，利用卡诺图化简，从而得出输入与输出相对应的关系。
实验2组合逻辑电路设计(预习报告)
实验二组合逻辑电路的设计
一、实验目的
略
二、实验器件数据
Figure 1 74HC02N（或非）
Figure 2 74HC00(n),与非门74LS00
Figure 3 74HC86N（异或）74LS86
三、 实验原理
1. 二进制加法运算电路
二进制加法电路可以由一位全加器组合而成； 全加器逻辑表达式为：111()=('()')'n n n n n
n n n n n n n n n n D A B C C A B C A B A B C A B ---=⊕⊕⎧
⎨
=+⊕⊕⎩g g （）'
一位全加器电路实现如下：
图中，用74LS00D 代替74HC86N
如果要实现多为二进制的加法运算，可将多个全加器级联。
例如将两个全加器级联， 并且在最后输出接一个带解码器的数字显示管，就构成了一个两位二进制数相加的加法器，
如
下图
2.二进制减法运算电路
为了实现减法电路，引入了补码系统，求补码只需让输入取反并使最后一位来自低位进位置高电平，其中，取反可以通过与高电平做异或运算来实现，电路如下：
注意：此时图中电子管输出应该为减法答案的补码。
下面，将补码答案转换为原码。
有如下电路：
注意，通过对图中低电平/高电平的转换（低位的进位信息和补码的取反信息），该减法电路实际上可以变化为加法电路。
可以加入控制信号K，使其为1时电路执行减法，否则执行加法，电路如下：
四、实验内容
1.基本要求：
原码输出结果，并显示正负标志2.提高要求：略。
实验二 组合逻辑电路分析与设计实验报告
实验二组合逻辑电路分析与设计实验报告
姓名：李凌峰班级：13级电子1班学号：13348060
一、实验数据与相应原理图：
1、复习组合逻辑电路的分析方法，对实验中所选的组合电路写出函数式。
设计一个代码转换电路，输入为4位8421码，输出为4位循环码。
对应的各位码如下表所示。
2、实验逻辑函数式：
实际实验逻辑表达式（用一异或门代替与或门）：
3、实际实验逻辑图：
4、实际实验操作图
二、实验操作记录
1，检测转换电路：
2，实测波形图
10hz方波：
G3 G2 G1 G0波形：
B1 B2 B3 B4波形图：
由以上波形图张图绘制出总的时序图如下：
三、心得与体会
1、这次实验所用器材用了异或门74LS86和异步计数器74LS197.分析组合逻辑电路
时，要先由给定的组合逻辑电路写函数式，然后对函数式进行化简或变换，再根据最简式列真值表，最后确认逻辑功能。
设计组合逻辑电路时，则应先根据给定事件的因果关系列出真值表，然后由真值表写函数式，再对函数式进行化简或变换，最后画出逻辑图，并测试逻辑功能。
2、对示波器的操作仍不够熟悉，在将示波器连接到实验箱的测试端时总是忘了要接地，
致使示波器显示信号不正常。
3、在比较波形时，借用同学的接口同时加载4个波形容易做出总的时序图。
数电实验报告实验二利用MSI设计组合逻辑电路
数电实验报告实验二利用MSI设计组合逻辑电路一、实验目的1. 学习MSI(Medium Scale Integration，即中规模集成电路)的基本概念和应用。
2.掌握使用MSI设计和实现组合逻辑电路的方法。
3.了解MSI的类型、特点及其在实际电路设计中的作用。
二、实验设备与器件1.实验设备：示波器、信号发生器、万用表。
2.实验器件：组合逻辑集成电路74LS151三、实验原理1.MSI的概念MSI是Medium Scale Integration的简称，指的是中规模集成电路。
MSI由几十个至几千个门电路组成，功能比SSI（Small Scale Integration，即小规模集成电路）更为复杂，但比LSI（Large Scale Integration，即大规模集成电路）简单。
2.74LS151介绍74LS151是一种常用的组合逻辑集成电路之一，具有8个输入端和1个输出端。
其功能是从八个输入信号中选择一个作为输出。
利用该器件可以轻松实现数据选择器、多路选择器等功能。
四、实验内容本实验的任务是利用74LS151设计一个简单的多路选择器电路。
具体实验步骤如下：1.将74LS151插入实验板中，注意引脚的正确连接。
2.将信号发生器的输出接入到74LS151的A、B、C三个输入端中，分别作为输入0、输入1、输入2、将示波器的探头分别接到74LS151的输出端Y，记录下不同输入情况下Y的输出情况。
3.分别将信号发生器的输出接入74LS151的D0、D1、D2、D3、D4、D5、D6、D7八个输入端，接通电源，记录下不同输入情况下Y的输出情况。
4.通过以上实验数据，绘制74LS151的真值表。
五、实验结果与数据处理根据实验步骤所述，我们完成了实验，并得到了以下数据：输入0：0000001111001111输入1：1111110010100101输入2：1010101001010101根据这些数据，我们可以绘制74LS151的真值表如下：输入0，输入1，输入2，输出Y--------，--------，--------，--------0，0，0，00，0，1，10，1，0，00，1，1，11，0，0，11，0，1，01，1，0，11，1，1，1六、实验总结通过本次实验，我们学习了MSI的基本概念和应用，初步掌握了使用MSI设计和实现组合逻辑电路的方法。
数电实验二 组合逻辑电路
实验二 组合逻辑电路一、实验目的1、熟悉组合逻辑电路的一些特点及一般分析、设计方法。
2、熟悉中规模集成电路典型的基本逻辑功能和简单应用设计。
二、实验器材1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器2、74LS00、74LS04、74LS10、74LS20、74LS51、74LS86、74LS138、74LS148、74LS151、 74LS153三、实验内容和步骤 1、组合逻辑电路分析（1）图2-1是用SSI 实现的组合逻辑电路。
74LS51芯片是“与或非”门（CD AB Y +=）, 74LS86芯片是“异或”门（B A Y ⊕=）。
建立实验电路，三个输入变量分别用三个 逻辑开关加载数值，两个输出变量的状态分别用两只LED 观察。
观察并记录输出变 量相应的状态变化。
整理结果形成真值表并进行分析，写出输出函数的逻辑表达式， 描述该逻辑电路所实现的逻辑功能。
（2）图2-2和2-3是用MSI 实现的组合逻辑电路。
图2-2中的74LS138芯片是“3-8译码 器”，74LS20芯片是“与非”门（ABCD Y =）图2-3中的74LS153芯片是四选一 数据选择器。
建立实验电路，对两个逻辑电路进行分析，列出真值表，写出函数的逻 辑表达式，描述逻辑电路所实现的功能。
图2-1：SSI 组合逻辑电路图2-2 ：MSI 组合逻辑电路（74LS138）2、组合逻辑电路设计（1）SSI 逻辑门电路设计——裁判表决电路举重比赛有三名裁判：一个主裁判A 、两个副裁判B 和C 。
在杠铃是否完全举起裁 决中，最终结果取决于至少两名裁判的裁决，其中必须要有主裁判。
如果最终的裁决 为杠铃举起成功，则输出“有效”指示灯亮，否则杠铃举起失败。
（2）MSI 逻辑器件设计——路灯控制电路用74LS151芯片和逻辑门，设计一个路灯控制电路，要求能够在四个不同的地方都 能任意的开灯和关灯。
四、实验结果、电路分析及电路设计方案1、组合逻辑电路分析 （1）图2-1： 逻辑表达式：)()(11i i i i i i i i i i B A C S B A C B A C ⊕⊕=⊕+=--逻辑功能：实现A i 、B i 、C i-1三个一位二进制数 的加法运算功能，即全加器。
实验二组合逻辑电路的分析与设计
实验二：组合逻辑电路分析与设计姓名: 夕何【实验目的】1.掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2.掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。
3.熟悉示波器的使用。
【实验仪器及器件】【实验过程及结果分析】1.代码转换电路的设计已知4位输入8421码为表1，4位输出循环码如表2表1 BCD码表2 GRAY码D C B A0 0 0 00 0 0 1将表1中ABCD 作为自变量，表2中3G ~0G 各自作为因变量可得到四张真值表，即可得出3G ~0G 各自与ABCD 的逻辑函数式如下D G =3 (1)D C G ⊕=2 (2) C B G ⊕=1 (3)0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 11 0 0 11 0 1 01 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1113G2G1G0G0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 10 1 0 10 1 1 1 0 0 1 1B A G ⊕=0 (4)根据老师要求,将G 2和G 1的逻辑表达式变换为: G 2=((C’D)’(CD’)’)’ (5) G 1=((C’B)’(CB’)’)’ (6)由函数式(1)(5)(6)(4)可得如图（1）所示电路图：图（1）AltiumDesigner 本实验电路图2.实际电路图如图（2）所示图（2）实际电路图测试：将ABCD 分接逻辑开关的各输入端口，3G ~0G 接入“0-1”显示器检测，结果如表 3，实验结果：以10KHz 方波作为计数器的脉冲，一GO 位基准，得到各个端口的输出波形： （1）G0 与G1的波形如图（3）所示，其中上边的波形为G0，下边的波形为G1；（2）G2与G0的波形图如图（4）所示，其中上边为G2，下边为G0图（4）（3）G2与G3波形图对比如图（5）所示，其中上边的波形为G2，下边波形为G3。
实验二 组合逻辑电路
实验二组合逻辑电路一、实验目的1．掌握数据选择器的功能和应用方法；2．掌握显示译码器的功能和使用方法；3．掌握组合数字电路的设计和实现方法。
二、预习要求1．复习译码器和数据选择器的工作原理；2．复习有关组合电路设计方法的知识；3．阅读74LS138和74LS151的引脚排列图及功能表；4. 设计实验内容所要求的数据记录表格。
三、理论准备1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。
因此，组合电路的特点是无“记忆性”。
在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。
所以各种功能的门电路就是简单组合逻辑电路。
组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。
组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计基本方法之一。
2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。
分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。
（2）化简。
（3）列出真值表。
（4）文字说明上述四个步骤不是一成不变的。
除第一步外，其它三步根据实际情况的要求而采用。
3．组合逻辑电路的设计方法设计的任务是：使用中、小规模集成电路来设计组合电路是最常见的逻辑电路，由给定的功能要求，设计出相应的逻辑电路。
设计的一般步骤如图3-1所示：根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
需要注意的是，在使用中规模集成的组合逻辑电路设计时，需要把函数式变换成适当的形式(而不一定是最简式)。
实验二++组合逻辑电路的设计和测试
一、试验目旳
• 掌握组合逻辑电路旳设计与测 试措施
二、组合逻辑电路旳设计流程
三、试验设备与器件
• 1、电子技术试验箱 • 2、数字万用表 • 3、主要参照器件
74LS00×2、74LS20×3、 74LS86、74LS08、74LS51×2、 74LS32、74LS02 、74LS04
• 3、画出逻辑图
74LS00
• 用异或门、与门构成旳半加器 • 逻辑体现式：
• 逻辑图
74LS86 74LS08
• 二、全加器
• 1、列出全加器真值表
• 2、写出并化简体现式
• 3、画出逻辑图
74LS86 74LS08
74LS32
• 三、用试验验证上述电路旳逻辑功能
• 1、按设计旳逻辑电路图连线
• 2、按实际选用逻辑门旳类型，用逻辑代数和卡诺 图化简两种措施求出简化旳逻辑体现式
• 3、根据修改后旳体现式，画出用原则器件构成旳 逻辑电路图，并标注管脚号。
• 4、写出完整设计过程;熟练使用仿真软件，并进 行仿真（没学过仿真软件旳专业，能够不仿真）
• 思索题：5、怎样用最简朴旳措施验证与或非门旳 逻辑功能是否完好？
试验二、组合逻辑 电路旳设计及测试
• 试验内容：
• 1、设计用与非门及用 异或门、与门构成旳半加器（74LS00、 74LS86、74LS08）
• 2、设计一种一位全加器，要求用异或 门、与门及或门构成（74LS86、 74LS08、74LS32）
• 3、设计一位全加器，要求用与或非门 实现（74LS51)
四、试验内容
• 试验内容： • 1、设计用与非门,以及用异或门、与门构成
实验二 组合逻辑电路的设计与测试
组合逻辑电路的设计与测试
一、实验目的 掌握组合逻辑电路的设计与测试方法 . 二、实验原理 设计组合电路的一般步骤: ★逻辑抽象:既将文字描述的逻辑命题转换成真值表。首先 要分析逻辑命题，确定输入、输出变量；然后用二值逻辑 的0、1两种状态分别对输入、输出变量进行逻辑赋值，即 确定0、1的具体含义；最后根据输出与输入之间的逻辑关 系列出真值表。 ★写出逻辑表达式：根据真值表列出逻辑表达式. ★对逻辑函数进行化简或变换. ★根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。
解: a.设主裁判为变量A，副裁判分别为B和C；
表示成功与否的灯为Y。 1 进行逻 辑抽象 b.裁判同意成功设为1，不同意为0； 灯亮为成功，用1表示，否则用0表示。
c.根据逻辑要求列出真值表：
A 0 0 0 0 B 0 0 1 1 C 0 1 0 1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
=1
Y
B
第4章
设 计 流 程
设计1:
用与非门设计一个举重裁判表决电路。设举重比赛有3个裁 判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一 个裁判按一下自己面前的按钮来确定。只有当两个或两个以 上裁判判明成功，并且其中有一个为主裁判时，表明成功的 灯才亮。 设计2: 设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上 的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用 楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯， 下楼后，用楼下开关关灭电灯。
C 0 1 0 1
Y 0 1 1 1
逻辑要求：只有当两个或两个以上裁判判明成
功（1），并且其中有一个为主裁判（A）时，
表明成功的灯才亮（1）。
实验二-组合逻辑电路设计与实现-
思考题： 1. 采用74LS151八选一的数据选择器，重新设计实验内容2中的
②题 。 2. 通过具体的设计体验后，你认为组合逻辑电路设计的关键点 或关键步骤是什么？
13
输入
输出
s A1 A0
1×× 00 0 00 1 01 0 01 1
Q
0
D0
D1
D2
D3
7
实验二 组合逻辑电路设计与实现
（3）采用数据选择器实现逻辑函数 1）将双 4选1 数据
选择器 CT74LS153 扩 展成 8选1 数据选择器：
8
实验二 组合逻辑电路设计与实现
将双 4选1 数据选择器 CT74LS153 扩展成 8选1 数据选择器：
如使 F=1Y ,则令
A1A，A0=B
比较得:
V cc
+5V
B
16 15 14 13 12 11 10
9
V cc 2S A 0 2D 3 2D 2 2D 1 2D 0 Q
D0=0，D1=C，D2=C，D3=1
74LS153
1S A 1 1D 3 1D 2 1D 1 1D 0 Q G N D
12
345
9
实验二 组合逻辑电路设计与实现
2）用双4选1数据选择器 CT74LS153 实现逻辑函数
F A B C A B C AC B ABC 解: CT74LS153输出函数为：
1 Y A 1 A 0 1 D 0 A 1 AD 3
1
实验二 组合逻辑电路设计与实现
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
实验二 组合逻辑电路分析与设计
实验二组合逻辑电路分析与设计一、实验目的1.掌握组合逻辑电路的分析方法与测试方法；2.掌握组合逻辑电路的设计方法。
二、实验预习要求1.熟悉门电路工作原理及相应的逻辑表达式；2.熟悉数字集成电路的引脚位置及引脚用途；3.预习组合逻辑电路的分析与设计步骤。
三、实验原理通常, 逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。
电路在任何时刻, 输出状态只决定于同一时刻各输入状态的组合, 而与先前的状态无关的逻辑电路称为组合逻辑电路。
1．组合逻辑电路的分析过程, 一般分为如下三步进行：（1）由逻辑图写出输出端的逻辑表达式；（2）画出真值表；（3）根据对真值表进行分析, 确定电路功能。
2. 组合逻辑电路的一般设计过程为图实验2.1所示。
设计过程中, “最简”是指电路所用器件最少, 器件的种类最少, 而且器件之间的连线也最少.四、实验仪器设备1. TPE－ADⅡ实验箱（+5V电源, 单脉冲源, 连续脉冲源, 逻辑电平开关, LED显示, 面包板数码管等）1台；2. 四两输入集成与非门74LS00 2片；3. 四两输入集成异或门74LS86 1片；4. 两四输入集成与非门74LS20 3片。
五、实验内容及方法1. 分析、测试74LS00组成的半加器的逻辑功能。
（1）用74LS00组成半加器, 如图实验2.2所示电路, 写出逻辑表达式并化简, 验证逻辑关系。
Z1=AB；Z2= Z1A = ABA;Z3= Z1B = ABB;Si= Z2Z3 = ABA ABB = ABA+ABB = AB+ AB = A + B;Ci = Z1A = AB;（2）列出真值表。
（3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能, 自己画出电路, 将测试结果填入自拟表格中, 并验证逻辑关系。
评价: 通过这种方法获得测试结果和上述电路完全相同, 并且在有异或门的情况下实现较为简单, 所以我们应当在设计的时候在条件允许的情况实现最简。
实验二组合逻辑电路分析与设计
实验二组合逻辑电路分析与设计一．实验目的1．掌握小规模（SSI）组合逻辑电路的分析与设计方法。
2．熟悉常用中规模（MSI）组合逻辑部件的功能及其应用。
_3．观察组合电路的竞争-冒险现象，了解消除冒险现象的方法。
二．实验设备与器件双踪示波器：DS1062C 函数信号发生器：SG1651 数字实验箱：THD-4 数字万用表：MS8222D实验器件： 74LS00、74LS02、74LS20、74LS54、74LS83、 74LS86、74LS138、74LS151 三．实验内容(一) 组合逻辑电路的分析1．分析图16-1所示“一位数值比较器”电路的逻辑功能，说明其逻辑关系与实际意义，并将验证测试结果填入表16-1。
表16-1 输入 A B 0 0 0 1 1 0输出 F 1 F 2F 31 1_2．分析图16-2所示“四位二进制原码／反码转换”电路的逻辑功能，按照表16-2选取其中一位作出分析，并记录测试结果。
表16-2控制输入输出K 0 1A i 0 1 0 1Y i 3．分析图16-3采用MSI芯片（3-8译码器）构成的组合逻辑电路，正确连接各引脚并供电，然后测试电路功能，结果填入表16-3。
表16-3输入 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 注：当、m i 系 A 2 A 1 A 0 的最小项（参见附录Ⅳ中 74LS138真值表）。
_4．分析图16-4“8421BCD码-8421余3码转换电路”的逻辑功能，将测试结果填入表16-4。
注： 74LS83资料见附录Ⅳ。
表16-4 输入 A 3 A 2 A 1 A 0 0 0 0 0 0 0 0 1输出 S 3 S 2 S 1 S 0输出 F时，译码器输入输出逻辑关系为：0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 11 0 1 0 1 0 1 1，试用一片74LS54（四组输入与或非门）1 1 0 01 1 0 11 1 1 0 1 1 1 1(二) 组合逻辑电路的设计与测试 1．逻辑函数为：设计其组合逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四选一数据选择器的逻辑图 2 位地 址码输 入端
1 S1 S0 E
使能信号输 入端，低电 平有效
1
1
数 据 输 入 端
I0 I1 I2 I3
& ≥1
Y
（2）工作原理及逻辑功能
1 0 0 1
S1
功能表 输 使能 E 入 地址 输出
1 0
S0
=0 =1
E
1
1
1 & ≥1
1
I3
Y
S1 ×
0 0 1 1
GND接“地”。
1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND
二4输入与非门74LS20 引脚图：
VCC 2D 2C 2B 2A 2Y
14
13 12 11 10 9
& 74LS20 &
8
注意: VCC接+5V；
GND接“地”。
1 2 1A 1B 3 4 5 6 7 1C 1D 1Y GND
2.2.3 故障报警
某实验室有红、黄两个故障指示灯，用来指示三台设备
的工作情况。当只有一台设备有故障时，黄灯亮；有两台设
备有故障时，红灯亮；只有当三台设备都发生故障时，才会 使红、黄两个故障指示灯同时点亮。 提示：本题有三个变量A、B、C， 表示三台设备。“1”
表示故障；“0”表示正常。
有两个逻辑函数L1、L2，分别表示红灯和黄灯。“1”— 灯亮，表示报警；“0”— 灯不亮，表示不报警。 此例要求采用MSI组合电路设计方法，用两片八选一数 据选择器（74LS151）或一片双四选一数据选择器（74LS153 ）实现，并验证其逻辑功能。
L RG RG RY
&
7400-3
&
RG RG RY
L
&
注：R、Y、G分别接逻辑开关（高低电平）的Qi端， R、G 接相应的 Qi 端，其它同上。
3、故障报警(用两片八选一数据选择器74LS151实现 ）
（1）真值表： A B C L1 L2 （2）逻辑式： L1=ABC+ABC+ABC+ABC =1m3+1m5+1m6+1m7 =0m0+0m1+0m2+1m3+0m4+1m5+1m6+1m7
D1
D2 D3 D4 D5 D6 D7
D3 D2 D1 D0 Y Y
E GND
1、表决逻辑（真值表略） （1）L=AB+AC+BC （2）Lˊ=AB+AC
L AB AC BC
A &
7400-1
L AB AC
A &
7400-1
B C
&
7400-2
&
7420-1
L
B
C
&
7400-2
L
&
7400-3
设有三人对一事进行表决，多数（二人以上）赞成即通 过；否则不通过。 提示：本题有三个变量A、B、C三人；一个逻辑函数， 即表决结果L。 投票：“1”表示赞成；“0”表示反对。 表决结果：“1”表示通过；“0”表示不通过。 另：若三人中的A有否决权，即A不赞成，就不能通过， 又应如何实现呢？(不做)
2.2.2 交通信号灯监测电路
注意：
1、下次实验的时间是第10周 2、本次实验报告的要求
下次实验内容
实验三
预习要求 1、复习二进制译码器的功能及应用。 2 、 设 计 并 分 别 画 出 用 74LS138 和 双 4 输 入 与 非 门 74LS20实现组合逻辑函数：2.2.3故障报警和2.2.2交通信 号灯监测电路的逻辑示意图。
1
1 0
数据输入端1D0=0，1D1=C，1D2=C，1D3=1
L2=ABC+ABC+ABC+ABC =Cm0+Cm1+Cm2+Cm3 令A、B分别从选择输入端A、B输入；
1 0 0 0
1
0 0
1 1 1 1
1
数据输入端2D0=C，2D1=C，2D2=C，2D3=C
注意：“0”接地、“1”接+5V、C与C分别接逻辑开关的Qi与
设一组信号灯由红（R）、黄（Y）、绿（G）三盏灯组 成，如图2-1所示。正常情况下，点亮的状态只能是红、绿或 黄加绿当中的一种。当出现其它五种状态时，是信号灯发生 故障，要求监测电路发出故障报警信号。
正常工作状态
R
Y
G
R
Y
G
R
Y
G
故障状态
R
Y
G
R
Y
G
R
Y 图2-1
G
R
Y
G
R
Y
G
提示：本题有三个变量R、Y、G ，分别表示红、黄、绿三 盏信号灯。“1” 表示灯亮；“0” 表示灯灭。一个逻辑函数L， 表示故障报警信号，正常情况下L为“0”； 发生故障时，L为 “1”。
9
8
14 13 12 11 10 74LS20
9
8
6
7
1
2
3
4
5
6
7
1A 1B 1Y 2A 2B 2Y GND
1A 1B
1C 1D 1Y GND
图2-2
图1-8
四2输入与非门74LS00引脚图：
VCC 4B 4A 4Y 3B 3A 3Y
14
13 12 11 10 9
& & 74LS00 & &
8
注意: VCC接+5V；
9
8
14 13 12 11 10 74LS20
9
8
6
7
1
2
3
4
5
6
7
1A 1B 1Y 2A 2B 2Y GND
1A 1B
1C 1D 1Y GND
A
&
7400-1
B
C
&
&
7400-3
&
7400-2 7420-1
L
2、交通信号灯监测电路
（1）真值表
R（红）Y（黄）G（绿） 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 1 0 1 0 0 1 1 1
D3 D2 D1 D0 Y Y E GND 1 2 3 4 5 6 7 8
D3 D2 D1 D0 Y Y E GND 1 2 3 4 5 6 7 8
1 0 0 0 L1
0 1 1 0 L2
测试电路的逻辑功能
（3）逻辑图：
+5V
C B A
16 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 S0 S1 S2
数据输入 D0 D1 D2 D3 X X X X 0 X X X 1 X X X X 0 X X X 1 X X X X 0 X X X 1 X X X X 0 X X X 1
选通输入 G 1 0
0
0 0 0 0 0 0
输出 Y Z（高阻态） 0 1 0 1 0 1 0 1
八选一数据选择器（74LS151）的逻辑图 1个使能 输入端 8 路数据 输入端
S0 ×
0 1 0 1
I0 I1 I2 I3
0 0 0 0
I0 I1 I2 I3
Y 0
Y S1 S 0 I 0 S1 S 0 I 1 S1 S 0 I 2 S1 S 0 I 3
Y I 0 m 0 I 1 m1 I 2 m 2 I 3 m 3
总结: 利用4选1数据选择器组成函数产生器的一般步骤 a、将函数变换成最小项表达式
&
7400-3
注: 1、A、B、C 接逻辑开关（高低电平输出的Qi端）； 2、L接发光二极管指示。 3、芯片的+VCC接+5V；GND接地。 4、测真值表或逻辑功能
Vcc 4B 4A 4Y 3B 3A 3Y
VCC 2D 2C
2B 2A 2Y
14 13 12 11 10 74LS00 1 2 3 4 5
0 0 0 0
0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1
0
1 令A、B 、C分别从选择输入端 S2 、S1 、 S0输入；
1 数据输入端D0=0，D1=0，D2=0，D3=1 ，D4=0， D5=1，D6=1，D7=1 0 L2=ABC+ABC+ABC+ABC 1 =1m1+1m2+1m4+1m7 0 =0m0+1m1+1m2+0m3+1m4+0m5+0m6+1m7 0 令A、B 、C分别从选择输入端 S2 、S1 、 S0输入； 1 数据输入端D0=0，D1=1，D2=1，D3=0 ，D4=1， D5=0，D6=0，D7=1
LR 1 0 Y G 0 10 11 01 L 0110 YG R 00 01 11 10 0 1 0 0 1 1 0 1 1 1
L RG RG RY
（2）逻辑式
（3）逻辑图
7400-1
L RG RG Y G
=RG· RG· YG
R G R G Y
&
7400-2 7420-1
1
2
3
4
C
5
6
7
8
B +5V C
L1
（3）逻辑图：
+5V 16 VCC A C C C C
要求：