计算机组成原理第1章

2013年12月14日 19
(1)机器语言 (2)汇编语言 (3)算法语言 (4)OS (5)DBMS
2013年12月14日
20
1.3 计算机总线结构 1.3.1 总线的基本概念 1.总线的定义 总线就是连接计算机系统各个功能部件的一组线 路，是多个系统功能部件之间进行数据传送的公共通 路。总线传送有两个特性： ①分时性 ②共享性 机器总线由总线控制器负责管理。总线控制器的 主要功能包括： ①总线系统的资源管理； ②总线系统的定时；
2013年12月14日 8
(1)磁芯存储器
存取速度较快，制作工艺很复杂，体积很大，价 格昂贵，破坏性读出。 (2)半导体存储器 容量比磁芯存储器大，存取速度比磁芯存储器快， 非破坏性读出。 2.微处理器的发展 (1)20世纪70年代的Intel微处理器
2013年12月14日 9
(2)20世纪80年代的Intel微处理器
计算机组成原理 第一章 计算机系统概述
2013年12月14日
1
1.1 计算机的分类与发展概况 1.1.1 计算机的分类 1.1.1.1 计算机的广义分类 1.模拟机 ①作为计算工具；②作为实物的数学模型和仿真设备； ③作为教学和训练工具。 2.电子数字计算机
2013年12月14日
2
1.1.1.2 电子数字计算机的分类 1.按效率、速度、价格、经济性和适用性分类。 (1)专用机 ①拥有固定的存储程序，硬件配置具有某些特殊性。 ②解决特定问题的速度很快，可靠性很高。 ③结构简单，价格便宜，适用范围很小。 (2)通用机 超级计算机： ①结构最复杂； ②存储容量最 大，运算速度最快；
2013年12月14日 25
驱动器/接收器性能、连接在总线上的模块数等因素 都可能影响总线带宽。 计算总线带宽的另一个公式： 总线带宽=总线工作频率×(总线宽度/8) 总线工作频率=总线时钟频率/总线周期 例1.2：某总线周期中并行传送4B数据，假设一个总线 周期等于1个时钟周期，总线时钟频率为33MHz，求总 线带宽。 解：总线带宽=总线工作频率×(总线宽度/8)，总线工 作频率=总线时钟频率/1，所以： 总线带宽=33/1×4=132MB/s。 例1.3：假设某系统在一个总线周期中并行传送4B的数
2013年12月14日 28
优点： ①结构简单，外设连接灵活，易扩展为多CPU系统。 ②CPU在各部件的信息交换过程中，只负责总线使用的 权分配，不干预信息交换过程，提高了CPU工作效率。 缺点： ①所有系统部件都连接在一组总线上，总线负载重。 ②总线必须分时工作，同一时刻只能允许一对设备之 间传送信息。 单总线结构一般用于小型机系统和微机系统。 2.多总线结构 (1)双总线结构
2013年12月14日 29
优点： ①保持了单总线结构简单、容易扩充的优点。 ②增加IOP后，减轻了系统总线负担，使整个系统的效 率在单总线基础上有大幅度的提高。 缺点：以增加硬件即“通道”为代价来提高CPU效率， 系统造价较高。双总线结构一般用于大型机和中型机 系统。
2013年12月14日 30
2013年12月14日 4
3.根据体积、适应范围和功能，电子数字计算机可以 分为服务器、工作站、台式机、笔记本、手持设备等 类型，如表1.3所示。
2013年12月14日 5
2013年12月14日
6
1.1.2 电子数字计算机的发展 1.传统上对电子数字计算机发展阶段的划分
2.现代对计算机发展阶段的划分 ①大型机阶段。使用专用指令系统和OS，长于数据 处理，具有高稳定性、高安全性和强大的数据处理 能力，但成本巨大。
2013年12月14日 12
1.2 计算机硬件系统和软件系统 一个完整的计算机系统=硬件系统+软件系统。 1.2.1 计算机硬件系统的组成和工作过程 1.硬件系统的组成
2013年12月14日
13
(1)适配器。接口转换器。 (2)运算器。基本功能是完成算术运算和逻辑运算， 通常称为算术逻辑运算单元，简称ALU。 构成运算器的核心部件 是加法器。 现代计算机的运算器=加 法器＋各类寄存器。寄存器 是位于CPU内部的一种有限容 量的高速存贮部件，一般用 来暂存指令、数据和位址。 (3)存储器和触发器(trigger ) 任何时候，存储器中存放的都是“0”和“1”代
(2)三总线结构
图1.12是一个比较完整的多总线结构。
2013年12月14日
31
1.3.6 总线的内部结构 1.早期计算机系统总线的内部结构
早期总线内部结构有两大缺点： ①三类信号线都与CPU连接，CPU是总线的唯一主控 者，不能满足多CPU环境的要求。 ②总线信号实际上是CPU芯片引脚信号的延伸，总线 结构与CPU密切相关，系统通用性较差。
2013年12月14日 3
③可靠性很高，价格昂贵； ④主要用于科学计算。 单片机： ①结构最简单(只有一块芯片)； ②体积较小，性能较低，价格便宜； ③应用范围很广泛。 大型机、服务器、工作站和微机： 2.按照计算机在信息处理系统中的地位和作用，电子 数字计算机可分为大型机、小型机、PC机、工作站、 巨型机、小巨型机等类型，如表1.2所示。
(4)CPU控制器 CPU的指挥控制中心，由 IR、PC和0C等组成。图1.7是 对控制器工作原理的描述。
PC+1
2013年12月14日
16
几个重要概念： ①取指周期。CPU从内存中取出一条指令所需要的时 间，通常用机器周期来表示。 ②机器周期。CPU完成一种基本操作所需的时间，比 如取指令或完成一次存储器读/写操作所需的时间。 ③执行周期。指CPU执行一条指令所需的时间。 ④指令周期。指CPU从内存中取出一条指令，并执行 完这条指令所需的时间。 指令周期=取指周期+执行周期。 (5)输入设备 把某种外部信息形式，变换成机器内部能够接收 和识别的二进制形式，是人机对话的主要装置。
2013年12月14日 23
②异步总线：不使用统一时钟信号，而依靠各个部件 或者设备内部的定时操作来确定通信定时方式。 1.3.3 总线的特性 ①物理特性。 ②功能特性。 ③电气特性。 ④时间特性。 1.3.4 总线的主要性能指标 1.总线带宽。总线的数据传输速率，即单位时间内总 线上传输数据位数，单位为：MB/s。计算公式： Dr=D/T=D×(L/T) 例1.1：(1)某总线在一个总线周期并行传送4B数据，
2013年12月14日 7
②小型机阶段。对大型机的首次缩小化。一般有8～ 32个处理器，是一种高性能的64位机，其性能和价格 介于PC服务器和大型机之间，其成本较低，性价比能 够被中小企业所接受。 ③微型机阶段。对大型机的第二次缩小化。执行结果 精确、处理速度快、性价比高、轻便小巧、应用范围 非常广泛、技术不断更新、产品快速换代等特点。 ④客户机/服务器阶段。 ⑤互联网阶段。 1.1.3 存储器和微处理器的发展 1.存储器发展的两个重要阶段
2013年12月14日 27
2.总线时钟周期。即机器时钟周期，由CPU时钟所定 义的一个定长时间间隔。 3.总线时钟频率。即时钟频率。指晶振产生的频率。 4.总线工作频率。指总线上各种操作的频率。 5.总线周期。CPU通过总线对存储器或者I/O接口进行 一次访问所需要的时间。 6.总线宽度。指DB线的根数，常用bit表示。 1.3.5 系统总线结构 1.单总线结构。使用 一条单一的系统总线 来连接CPU、主存和各 种I/O设备。
2013年12月14日 14
码。
触发器是用来存储电路状态的元件。位于半导体 存储器中，是构成存储单元的基本单位。一个触发器 存储一位二进制代码。如图1.5所示，任何一个存储 器都是由若干个存储单元组成的。每个存储单元都有 一个编号，称为存储单元地址。
2013年12月14日
15
如图1.6所示，现代计算机系统采用主存+辅存+ 高速缓存三级存储层次结构。
2013年12月14日 17
(6)输出设备 把计算机处理后的结果，变换为人或其他机器能 够接收和识别的信息形式。 2.硬件的工作过程
2013年12月14日
18
1.2.2 计算机软件系统 1.软件的分类 (1)系统软件。即系统程序。主要功能是负责调度、 监控和维护计算机系统，管理各种独立硬件，使它们 能够协调一致地进行工作。 ①OS ②语言程序 ③各种服务性程序 ④DBMS (2)应用软件 2.软件的发展演变情况
2013年12月14日 21
③总线的仲裁和连接。 2.计算机系统的基本总线 (1)地址总线(AB线)—传输数据地址。 (2)数据总线(DB线)—传输数据。 (3)控制总线(CB线)—传输控制信号。 3.计算机系统内部采用总线结构的好处 (1)简化了系统设计。 (2)简化了系统结构。 (3)便于系统的扩充与升级。 (4)方便系统故障诊断与维护，降低系统管理成本。 1.3.2 单处理器系统中的总线分类 1.按总线连接的部件分类
2013年12月14日 22
①CPU内部总线。CPU内部连接各个寄存器和运算部件 的一组信息传送线。 ②系统总线。CPU同计算机系统的其他高速功能部件， 如存储器、通道等互相连接的总线。 ③I/O总线。中、低速I/O设备之间互相连接的总线。 2.按数据传送方式分类 ①串行总线。用一根DB线一位一位地传送数据。 ②并行总线。用多根DB线同时传送一个字节或者一个 字的所有位。 3.按总线通信定时方式分类 ①同步总线。使用统一的时钟信号来同步互联部件或 者设备。
2013年12月14日 24
假设一个总线周期等于一个总线时钟频率，并等于33 MHz，求该总线的带宽。 (2)如果一个总线周期并行传送64b数据，总线时钟频 率提升为66MHz，求该总线的带宽。 (3)分析有哪些因素影响总线的带宽？ 解：(1)一个总线周期并行传送4B数据时： Dr=D/T=D×(1/T)=4B×(33/106)s≈138MB/s (2)一个总线周期中并行传送64b数据时： Dr=8B×(66/106)s≈553.6MB/s。 (3)总线带宽是总线的数据传输速率，即部位时间内 总线上传输数据的位数。因此，总线布线长度、总线