电子钟课程设计心得

电子钟课程设计心得

这次电子技术课程设计，我很用心的去完成，当总原理图绘好的那一刻，心里有说不出的满足感。从这次课程设计中，我真正学到了很多有用的知识。

拿到课题后，我首先将《数字电子技术》中有关本次设计的内容复习了一遍，比如七段译码显示器、计数器、振荡器等等。然后根据设计要求，我去图书馆查阅了相关的资料，对整体框架做了一个初步的了解。做完准备工作后就正式开始设计与绘图。先要将没每一功能模块设计出来，再整体排版、连接。

这次设计让我熟练掌握了课本上的一些理论知识，时计数器我选用的是74ls290，我觉得用它来做时计数器比较合适，教材上关于74ls290的内容比较详细，因而设计起来也很顺手。我使用振荡器是由555定时器与rc组成，因为学过555定时器的应用，所以理解起来会容易一些。这次课程设计加强了我收集资料和充分利用资料的能力，原本想用74ls290或是74161做分秒计数器，结果发现画出来太复杂，连线太多。通过在图书馆查到的资料，在了解了中规模计数器74ls90的功能后，我认为选用它做分、秒计数器设计出来比较简单。还有校时电路的设计，我查到了关于这方面内容的详细资料，通过对资料的理解和分析，弄动其工作原理后，我设计出所须的电路。

在这次课程设计中，另我最有成就感的是整点报时电路的设计。刚开始还真不知道怎么下手，找了一些资料但看不大懂，而且不知道怎样将报时电路与总原理图连接。我和我们组的同学一起讨论分析，仔细研究资料，终于把整点报时电路高清楚了。回过头来一想，其实设计这些电路也并不是很困难，而且还十分有意思。唯一遗憾的是没有将总原理图用protel话出来，因为时间关系只画了几个局部图。

课程设计是一个学习新知识、巩固加深所学课本理论知识的过程，它培养了我们综合运用知识的能力，独立思考和解决问题的能力。它不仅加深了我对电子技术课程的理解，还让我感受到了设计电路的乐趣。在这次设计中，我一点也不怕麻烦，反复设计、绘图与修改，就是希望能把这次课程设计做好。因此对我来说，这次课程设计是非常有意义的。

电子钟课程设计心得（2）：

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求①画出电路原理图（或仿真电路图）；

②元器件及参数选择；③电路仿真与调试；④pcb文件生成与打印输出。（3）制作要求自行装配和调试，并能发现问题和解决问题。（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 1．数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。（a）数字钟组成框图 2．晶体振荡器电路晶体

振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos 非门构成的电路，本次设计采用了后一种。如图（b）所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；③电路仿真与调试；④pcb文件生成与打印输出。（3）制作要求自行装配和调试，并能发现问题和解决问题。（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图 1．数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。（a）数字钟组成框图 2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ttl门电路构成；另一类是通过cmos非门构成的电路，本次设计采用了后一种。如图（b）所示，由cmos非门u1与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。（f）带有消抖电路的校正电路 6．整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的qc和qa、个位的qd和qa及秒计数器十位的qc和qa相与，从而产生报时控制信号。报时电路可选74hc30来构成。74hc30为8输入与非门。四、元器件 1．四连面包板1块（编号a45） 2．镊子1把 3．剪刀1把 4．共阴八段数码管6个 5．网络线2米/人 6．cd4511集成块6块 7．cd4060集成块1块 8．74hc390集成块3块 9．74hc51集成块1块 10．74hc00集成块4块 11．74hc30集成块1块 12．10mω电阻5个13．500ω电阻14个 14．30p电容2个 15．32.768k时钟晶体1个 16．蜂鸣器10个（每班） 1）芯片连接图 1)74hc00d2)cd4511 3)74hc390d4)74hc51d 2．面包板的介绍面包