基于FPGA的距离选通同步控制电路设计

第37卷，增刊 红外与激光工程 2008年9月 V ol.37 Supplement Infrared and Laser Engineering Sep. 2008收稿日期：2008-09-12基金项目：863项目(2007AA11Z238)作者简介：何钐（1985-），男，江西南昌人，硕士，主要从事红外夜视技术等方面的研究。

Email: heshan23@基于FPGA 的距离选通同步控制电路设计何 钐，周 燕，范松涛，何 军，曾华林（中国科学院半导体研究所 光电系统实验室，北京 100083）摘要：距离选通同步控制技术是距离选通激光成像系统的核心技术, 直接关系到能否实现距离选通，能否得到目标的选通图像。

其中，产生纳秒量级的选通脉冲选通ICCD 摄像机的同步控制电路，成为了有效实现距离选通及精确的图像清晰度控制的关键。

针对产生纳秒量级的选通脉冲需要高频时钟信号，且容易受到外界噪声干扰的问题，采用了新一代的可编程逻辑芯片FPGA 来进行电路设计。

通过Verilog HDL 语言设计出了具有纳秒量级的距离选通同步控制电路。

此电路中创新性的采用了锁相环技术进行全局时钟的倍频，以及全新的并行计数的计数方式，大大提高了电路的精确度及稳定度。

并且提供脉冲宽度和延迟时间的选择，有效地实现了距离选通及精确的图像清晰度控制。

关键词：激光距离选通成像； 距离选通技术； 距离选通同步控制； 并行计数 中图分类号：TN249 文献标识码：A 文章编号：1007-2276(2008)增(激光探测)-0178-04Range-gated synchronization control circuit design based on FPGAHE Shan, ZHOU Yan, FAN Song-tao, HE Jun, ZENG Hua-lin(Institute of semiconductors, CAS, Optoelectronic system laboratory, Beijing 100083, China)Abstract : Range-gated synchronization control technique is the kernel technique of LRG imaging system , which is directly related with the imaging of target. The range-gated synchronization control circuit which provides several nanoseconds gated pulse to gate ICCD camera ,has been the key of achieving range-gating availably and controlling the definition of image precisely . To solve the problem of high frequency clock signal generation and the noise disturbing , a new generation of digital programmable logic chip FPGA is introduced to design. A nanoseconds range-gated synchronization control circuit is designed based on the Verilog HDL language. This circuit uses the Phase-locking-loop to multiply the clock frequency and a new parallel-counter in innovation, which improve the precision and stabilization greatly. The design also can modify the value of pulse width and delayed time,which effectively achieve range-gating availably and controls the definition of image precisely.Key words : LRG imaging system; Range-gating technique; Range-gating synchronization control;Parallel-counting0 引 言激光主动连续成像系统在雾、雨、雪等恶劣气候条件下工作时，由于受到后向散射的严重影响，图像对比度会大大下降[1]。

为了解决这一问题，近年来距离选通激光主动成像技术[2]的研究越来越引起人们的重视，并成为激光主动成像的热点研究之一。

距离选通成像系统主要部分由窄脉冲激光器和选通型像增刊何钐等：基于FPGA的距离选通同步控制电路设计 179增强CCD摄像机组成。

其中距离选通同步控制技术成为了距离选通激光成像的关键，直接关系到能否实现距离选通，并得到目标的选通图像。

同步控制技术主要是通过一个同步控制电路，使脉冲激光器和ICCD摄像机同步工作，并通过实时地控制ICCD选通门的开关来达到距离选通的功能。

通常通过模拟电路或者复杂可编程逻辑器件CPLD来完成同步控制作用的单稳态触发电路，但这两种工作方式都存在延迟时间大，精度不高等问题，并且这样高频率的电路必然容易受到外部电磁干扰，稳定性难以保证。

文中在同步控制原理的基础上，分析了实现500 m 作用距离需要采用的激光器和ICCD的特性参数，并根据所需脉冲激光器发出脉冲宽度小，重复频率高，以及ICCD选通门宽窄的特点，采用新一代数字可编程芯片FPGA，设计了一种具有纳秒量级的距离选通同步控制电路。

此电路通过高频的全局时钟，较短的器件内部延时，产生出了纳秒量级的高速同步脉冲控制信号，实时地根据激光脉冲的回波信号来控制选通门的开启。

同时采用了FPGA内部固有的锁相环（PLL）软核技术，在外部引入较低频率的晶振的情况下，通过锁相环倍频来获得较高频率的全局时钟，解决了高频全局时钟的产生、外部延迟时间长，以及易受电磁干扰等问题。

并创新性的设计了一种并行计数的高位计数器，来代替以往消耗逻辑资源多，使延时严重的通用高位计数器提高了电路的精确度。

此外，本电路还提供距离延迟时间和选通脉冲宽度可调，最小可调步长为5 ns, 完全满足了设计的需求。

1 距离选通成像系统及其同步控制电路设计距离选通成像系统[5]主要由激光器、选通型ICCD摄像机、同步控制电路、发射光学系统、接收光学系统和监视器等组成，原理框图如图1所示。

激光器发射短激光脉冲，经准直光学系统后分为两束，一束作为照明光源，另一束反射后由APD管接收，经触发电路触发后作为延时基准脉冲。

根据激光器到目标之间的距离确定同步控制电路的延迟时间，再根据所需观察的景深确定选通门开启的持续时间，当从目标反射回来的激光脉冲到达ICCD摄像机的瞬间，ICCD摄像机的选通门开启，使目标反射回来的激光脉冲信号刚好进入ICCD摄像机选通成像，其余时间选通门都关闭，这样就可以去除大部分后向散射光，提高成像系统的对比度。

图1 激光距离选通成像系统框图Fig.1 Schematic diagram of laser range-gating imaging system本设计以图1所示的外触发同步控制方案，根据当前脉冲激光器、ICCD的参数指标（脉冲激光器的脉宽为20 ns，重复频率可达到10 kHz，ICCD最小门宽为30 ns，重复频率最大可达30 kHz）设计了基于FPGA的距离选通同步控制电路，它能够提供距离置数和脉宽置数，最小步长可达5 ns。

同步控制电路原理图如图2所示，该电路中共包括1个锁相环PLL 模块，2个锁存器latch模块，1个range_gate距离选通电路模块。

PLL模块产生倍频时钟，latch模块寄存由外界置入的数值，range_gate模块产生选通控制脉冲。

工作时先向此电路中的两个锁存器分别置入距离延迟时间和选通门宽时间。

当激光器发射脉冲激光束时，经分光后一小部分光被APD管接收，经触发电路形成高电平，开始启动同步控制电路range_gate 模块内部的定时器，以距离延迟时间为初值开始作递减计数，当从目标反射回来的脉冲激光到达ICCD 时，距离延迟时间计数结束，同时产生选通脉冲打开ICCD的选通门，让来自目标的反射光进入ICCD。

同时门宽计数开始，当达到门宽设定值时，产生信号关闭ICCD的选通门，一次选通过程结束。

图2 同步控制电路原理框图Fig.2 Schematic diagram of synchronization control circuit在实际工作中，距离选通成像系统会受到激光器、触发电路、同步控制电路、像增强器驱动电路等传输延迟时间的影响，并不能得到理想的同步时序，180 红外与激光工程：激光探测、制导与对抗技术 第37卷但是触发电路、同步控制电路和像增强器驱动电路的传输延迟时间都在纳秒量级，并且可以通过测试手段测得相应部分的时间延迟，这部分延时可以在同步控制电路中减去。

因此，通过这样的时序电路设计，可以实现距离选通的同步控制功能。

2 仿真与实现本设计采用了Xilinx 公司的FPGA 可编程逻辑芯片spartan-3A 来实现选通同步控制功能。

使用Verilog 语言，在Xilinx 公司的EDA 开发工具ISE10.1i 中，对range_gate 模块进行了编辑，并在modelsim 中进行了仿真，其电路原理图如图3所示。

图3 range_gate 模块内部电路原理图Fig.3 Schematic diagram of range_gate module circuit在range_gate 电路中，按照模块化的设计方法，分别对D 模块、counter1模块、counter2模块和outpulse 模块进行了代码编写。

D 模块接受外来信号的触发产生使能信号，counter1和counter2为并行计数器，分别进行距离延迟和门宽延迟计数，outpulse 模块产生选通脉冲。

同时针对通用八位计数器或者更高位计数器消耗的逻辑资源多，导致信号传输延时大，在高频时钟信号下工作不稳定的特点。

本设计对通用的八位计数器counter1和counter2进行了改进，采用了并行计数的方法，即通过两个四位计数器来代替一个八位计数器工作，如图4所示，counter4_1为八位计数器的低图4 并行计数器电路原理图Fig.4 Schematic diagram of parallel counter四位，counter4_2为八位计数器的高八位。