实验二差分编译码系统systemview仿真

第2步：调用图符块创建仿真分析系统，分别用延时器和D触发器实现系统功能，各模块参数设置如下：
延时器模块：
编号
图符块属性
类型
参数
0
Source
PN Seq
Amp=1v,Offset=0v,Rate=100Hz,Levels=2,
Phase=0 deg
1,4
Operator
Smpl Delay
Delay=100SamplesInitial Condition=0v Fill Last Register
（a）发送差分编码器 （b）接收差分译码器
三、主要仪器设备
计算机、SystemView仿真软件
四、实验步骤与操作方法
第1步：进入SystemView系统视窗，设置“时间窗”参数：
1)运行时间：Start Time: 0秒；Stop Time: 0.3秒；
2)采样频率：Sample Rate=10000Hz。
分析：通过对系统图的分析可以知道D触发器实现的同样是延时的作用，在时钟作用下现态变为次太，只要时钟频率满足和PN序列相同，则此系统与用延时器实现是完全等价的。从输出波形看出，系统实现了PN序列的差分编译码输出，设计是正确的。
3)在差分编码和译码系统间加入非门后的系统框图以及PN码，差分编译码输出波形：
2)搭建好系统后，运行后绘制得到的“输入PN码序列”、“差分编码输出”和“差分译码器较出”时域波形如下：
图2-1-2编码器输入信号波形
图2-1-3差分编码器输出信号波形
图2-1-4差分译码器输出波形
分析：通过上述波形的对比可以看出，PN序列通过延时与原序列相异或进行差分编码，将输出码与其延时码进行异或来完成差分译码，恢复了原始的PN序列，实现了译码输出。可以看出差分译码输出与原PN码完全相同，差分编码后的波形与原PN码存在一个时钟延时的异或关系，与理论分析相符合，波形是正确的。
12,13
Source
Pluse Train
Offset=0v,Freq=100Hz,Amp=1v
14
Logic
XOR
Threshold=0.5 Ture=1 False=0 Gate Delay=0
15,16
Source
Step Fct
Offset=0v,Amp=1v,start=0sec
表2-1 实验二图符块参数设置
七、讨论、建议、质疑
通过该实验，又一次接对系统仿真类型的设计软件Systemview有了进一步的了解，也学会了更多的一些基本的功能操作,同时自己亲自动手来设计系统，分析输出波形，验证系统是否实现了功能，锻炼了自己动手能力以及思维的连贯和逻辑性，同时也加深自己对理论科学习时基差分编译码实现原理的理解。
六、实验结果与分析
同过仿真软件进行系统的搭建，设置相应的参数对系统进行仿真，可以看出，系统达到了预计的效果和要求。通过对各个输出波形的观察得出：经过差分编码后，原码的信息保存在编码后前后码元的相对变化之中，也就是由绝对码变为相对码，这样不管差分编码序列是否会反相，都不会影响码之间的相对关系，经差分译码恢复原始序列，有效防止了相位模糊问题。实验中在用到D触发器时，由于没有设置触发器的Clear，Set脚，导致输出波形的错误，主要是由于没有对D触发器进行复位。上述结果与理论的分析相一致，因此实验室成功的。
图2-2-5差分编码译码加非门系统框图
图2-2-6 PN序列输出
图2-2-7差分编码输出（D触发器）
图2-2-8差分译码输出（D触发器加非门）
分析：同样可以看出利用D触发器实现时，如果差分编码输出序列全反相并不会影响差分译码输出，利用这一原理便能很好地解决就能很快理解2DPSK是如何解决载波180°相位模糊问题。但在用D触发器实现的过程中，由于异或门的延时作用，导致差分编码输出波形存在毛刺，这正是由于PN序列和经异或门D触发器的信号相异或时没能够完全同步，导致信号作用是边界存在毛刺，最后通过选择了一个没有延时的异或器件解决了这一问题。因此延时问题、同步问题是实际系统设计中应该十分关注的问题，这些问题很可能导致输出波形的错误。最后选择了没有延时的异或器件解决了问题。
2,3
Operator
XOR
Threshold=0.5 Ture=1 False=0
5
Operator
Sampler
Interpolating,Rate=100Hz,Aperture=0 sec,Aperture Jitter=0 sec,
6
Operator
Hold
Last Value ,Gain=2
利用D触发器实现差分编译码系统：
1)运行实验软件，创建系统仿真电路如下图：
图2-2-1利用D触发器实现的差分编译码框图
2)搭建好电路之后，测得PN码序列，差分编码输出，差分译码输出波形分别如下：
图2-2-2 PN序列输出
图2-2-3差分编码输出（D触发器实现）
图2-2-4差分译码输出（D触发器实现）
大连理工大学实验报告
学院（系）：电子信息与电气工程学部专业：电子信息工程班级：
姓名：学号：组：_
实验时间：实验室：大黑楼C221实验台：
指导教师签字：成绩：
实验二差分编码、译码
一、实验目的和要求
目的：熟悉系统仿真软件systemview，通过分析理解差分编码／译码的基本工作原理。
要求：自己构建一个差分编码译码系统，进行系统性能的测试。
3)当பைடு நூலகம்差分编码器和译码器间加一个非门时，系统框图：
图2-1-5加非门后的差分编译码系统
系统输入PN序列，差分编码输出，差分译码输出波形分别如下：
图2-1-6系统输入PN序列
图2-1-7差分编码输出
图2-1-8加非门后差分译码输出
分析：通过对比可以看出，加入非门前后 ，系统输出波形没有发生任何变化，同样很好的实现了原PN码的解码输出，也就是当差分编码序列全反相后并不影响差分译码输出，这是因为码的实际信息隐含在前后码元的相对变化中，上述波形并不直接代表码序列，当序列反相后码元间的相对关系没有发生变化，因此能够译码得到原始信号序列，这也正是差分编译码的优点，能够克服编码输出序列的全反相，但差分译码序列与不反相的相同。。
第3步：观察编、译码结果。在分析窗下，绘制差分编码器输入（绝对码）、差分编码输出及差分译码输出序列信号输出仿真波形，比较并分析；
第4步：得到仿真结果后，将差分编码器与差分译码器之间插入一个非门，看仿真结果。
五、实验数据记录和处理
利用延时器实现差分编译码系统：
1)运行实验软件，创建系统仿真电路如下图：
7,8,9
Sink
Analysis
Input from t0 Output Port0
10
Operator
NOT
Threshold=0.-让每个人平等地提升自我D触发器模块：
10,11
Logic
FF-D-1
Threshold=0.5 Ture=1 False=0
二、实验原理和内容
实验内容：创建一对二进制差分编码／译码器，以PN码作为二进制绝对码，码速率Rb＝100bit/s。分别观测绝对码序列、差分编码序列、差分译码序列，并观察差分编码是如何克服绝对码全部反相的，以便为分析2DPSK原理做铺垫。
实验原理：二进制差分编码器和译码器组成如下图所示，其中：{an}为二进制绝对码序列，{dn}为差分编码序列，D触发器用于将序列延迟一个码元间隔，在 SystemView中此延迟环节一般可不使用 D触发器，而是使用操作库中的“延迟图符块”。