数字电子时钟1
数字电子钟实验报告
咸阳师范学院物理与电子工程学院课程设计报告题目：班级：姓名：学号：指导教师：成绩：完成日期：年月目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作11第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
课程设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
电子行业数字电子钟说明书
电子行业数字电子钟说明书概述本说明书旨在向用户介绍并指导使用电子行业数字电子钟。
本产品是一款高精度、多功能的数字电子钟，适用于电子行业及其他需要精确时间记录和显示的场景。
1.高精度：采用了先进的时钟芯片，确保准确的时间显示。
2.多功能：除了基本的时间显示功能，还提供了闹钟、倒计时、计时器等实用功能。
3.大屏幕显示：采用了大尺寸的数字液晶屏幕，清晰明了。
4.多种显示模式：提供了12小时制和24小时制两种时间显示模式，可以根据实际需要进行切换。
•尺寸：150mm x 100mm x 30mm•重量：200g（不含电池）•电源：2节AAA干电池（不包含）•屏幕：大屏幕液晶显示屏•温度范围：0℃ ~ 50℃•湿度范围：10% ~ 90% RH使用方法安装电池1.打开电子钟背部的电池仓盖。
2.按照正负极的标识，正确地安装2节AAA干电池。
3.关上电池仓盖。
时间设置1.电池安装完成后，屏幕将亮起，并显示12:00 AM。
2.按下“设置”按钮，屏幕上会显示时间设置的界面。
3.使用“上”和“下”按钮调整小时、分钟和秒数。
长按“上”或“下”按钮可以快速调整。
4.设置完成后，再次按下“设置”按钮退出设置模式。
闹钟设置1.在时间显示界面，按下“闹钟”按钮进入闹钟设置模式。
2.使用“上”和“下”按钮调整闹钟的小时和分钟。
3.设置完成后，按下“闹钟”按钮保存设置，并返回时间显示界面。
4.在设定的闹钟时间到达时，电子钟将发出蜂鸣声提醒。
倒计时设置1.在时间显示界面，按下“倒计时”按钮进入倒计时设置模式。
2.使用“上”和“下”按钮调整倒计时的小时和分钟。
3.设置完成后，按下“倒计时”按钮保存设置，并返回时间显示界面。
4.在倒计时结束时，电子钟将自动停止并发出蜂鸣声提醒。
计时器功能1.在时间显示界面，按下“计时器”按钮进入计时器模式。
2.按下“开始/暂停”按钮开始计时，再次按下暂停计时。
3.按下“复位”按钮重置计时。
注意事项1.请勿将产品暴露在高温、高湿度或极低温度环境下，以免对电子元件造成损坏。
《电子技术》课程设计报告-数字电子钟设计
《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。
它使用微处理器和时钟芯片来处理时间。
因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。
最新的电子时钟如石英钟使用特制石英晶片来制定时钟。
由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。
二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。
驱动器有石英、硅、力学和光学等多种。
其中石英芯片是电子时钟的核心部件并且最常用。
可以让电子时钟每秒产生32千分之一秒的精度。
2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。
在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。
3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。
它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。
4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。
我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。
而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。
它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。
在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。
基于单片机的数字电子时钟设计
基于单片机的数字电子时钟设计数字电子时钟是一种非常常见的电子产品，它可以帮助我们实现精确的时间显示，让我们的生活更加方便。
随着科技的不断发展，数字电子时钟也在不断更新和发展，基于单片机的数字电子时钟已经成为当前最先进的技术之一。
本文将介绍基于单片机的数字电子时钟的设计原理和实现方法。
一、数字电子时钟的设计原理数字电子时钟的实现原理就是把时间信号转换成数字信号，再通过计算机芯片来显示时间。
其中，时间信号可以是电缆信号或者无线信号，并且也可以通过外部的控制电路进行调节。
而计算机芯片可以采用单片机、PLC控制器等方案进行设计。
基于单片机的数字电子时钟，可以使用数字时钟芯片和定时器芯片来完成。
数字时钟芯片是一种能够实现数据的统计、时钟显示等功能的IC芯片，通过将其与定时器芯片相连，就能够实现精确的时间统计和显示。
此外，在设计时还需要进行软硬件电路的优化和调试。
二、基于单片机的数字电子时钟的实现方法1、硬件设计基于单片机的数字电子时钟的硬件设计，主要包含单片机控制电路、显示电路、外设接口电路、供电电路、时钟芯片和定时器芯片等部分。
其中，时钟芯片用于提供精准的时间信号，定时器芯片则用于进行计时，而单片机和外设接口电路则用于控制整个数字电子时钟的功能。
另外，数字电子时钟还需要进行外观设计，通常采用的是数码管或液晶屏幕显示时间。
通过优化电路布局和参数匹配，可以有效地提高整个数字电子时钟的稳定性和精度。
2、软件设计在数字电子时钟的软件设计中，主要包含固件设计和操作系统设计两部分。
固件设计是指对单片机系统进行程序编写、调试和优化，以实现时钟的各种功能；而操作系统设计，则是对固件进行封装，建立起一套完整的操作环境，方便用户进行操作。
在固件设计中，需要考虑到时钟的显示、调节、闹钟、定时等多种功能的实现。
通常，这些功能都会涉及到多个模块和数据结构的设计，需要通过循序渐进的方式逐步实现。
在操作系统设计中，需要对时钟的各种操作进行封装，形成一套完整的操作界面。
数字电子钟的课程设计
数字电子钟的课程设计一、课程目标知识目标：1. 学生能够理解数字电子钟的基本原理，掌握计时、显示等关键功能的工作机制。
2. 学生能够阐述数字电子钟中常见电子元件如晶体振荡器、计数器、显示器的功能及其相互关系。
3. 学生能够运用所学知识，分析并解释数字电子钟电路图的构成及工作原理。
技能目标：1. 学生能够通过小组合作，完成数字电子钟的搭建，并对其进行调试。
2. 学生能够运用基本的电路知识和编程技能，实现对数字电子钟功能的修改和优化。
3. 学生能够运用信息检索和问题解决策略，自主解决在搭建和调试过程中遇到的技术难题。
情感态度价值观目标：1. 培养学生对电子技术和物理科学的兴趣，激发他们探索未知、创造新知的欲望。
2. 培养学生团队协作意识，提高沟通与协作能力，培养共同解决问题的责任感。
3. 通过对数字电子钟的学习与实践，增强学生的环保意识和科技伦理观念，引导他们合理使用电子设备，关注电子产品对环境的影响。
课程性质分析：本课程属于电子技术领域，结合物理科学与工程技术，注重理论联系实际，强调实践操作能力。
学生特点分析：考虑到学生所在年级，应具备一定的物理知识和数学基础，同时具备初步的电路理解和动手能力。
教学要求：结合学生特点，教学应注重理论与实践相结合，鼓励学生动手实践，通过项目式学习，促进学生深度理解和技能掌握。
通过具体的学习成果分解，为教学设计和评估提供明确的标准。
二、教学内容1. 数字电子时钟原理：晶体振荡器、时钟芯片、计数器、显示器工作原理及其在数字电子钟中的应用。
- 教材章节：第二章第三节《计时器与电子时钟》2. 电路元件功能与连接：介绍常见电子元件，如电阻、电容、二极管、三极管等在数字电子钟中的作用及连接方式。
- 教材章节：第一章《电子元件及其特性》3. 数字电子钟电路分析与设计：分析典型数字电子钟电路图，学习电路设计方法和技巧。
- 教材章节：第三章《数字电路分析与设计》4. 数字电子钟编程与调试：介绍简单的编程知识，使用编程软件对数字电子钟进行编程与调试。
电子时钟完整版 有实物图
3.6 校时电路……………………………………………………………….14 3.6.1 电路结构及工作原理……………………………………………14 3.6.2 电路仿真…………………………………………………………14 3.6.3 元器件的选择及参数确定………………………………………15
3.7 整点报时电路………………………………………………………….16 4 电路总体仿真………………………………………………………………16 5 电路安装、调试与测试……………………………………………………18
7
图 3.2 由仿真图可知，该电路可以得到 5V 的直流电源，因此可以做为整个系统的电源。
3.1.3 元件的选择
电网供给交流电压（220v 50HZ）经变压器降压后，得到符合电路需要的 交流电压，然后由整流桥经整流后变换成方向不变、大小随时间变化的脉动电流， 然后有滤波电容滤去其中的杂波，并且可以抵消线路的电感效应防止产生自激震 荡，但是这样的直流电压还会随电网和负载的变化而变化，因此在该电路中又使 用了稳压芯片（7805）可以得到比较理想的直流电压，输出端的滤波电容的作用 是用以滤除输出端的高频信号，改善电路的暂态效应。
这里我用 555 定时器构成一个多谐振荡器其产生的频率为 100Hz,然后 经过整形、分频获得 1Hz 的秒脉冲。电路原理图如图 3.3
8
图 3.3 3.2.2 电路仿真结果如下图 3.4
图 3.4 由仿真图可知，产生的波形符合我们的标准，周期大约为 1 秒，大致可以做为秒 脉冲信号。
3.2.3 元件的选择
电子技术综合训练
设计报告
题目：
多功能电子钟的设计
姓名： 学号： 班级： 同组成员： 指导教师： 日期：
杜鹏 10020106 控制工程基地一班 宋峰 杨新华 2012 年 12 月 31 日星期一
数字电子钟讲解
电子制作实训报告题目：数字电子钟班级：09电信姓名：苏欣欣指导教师：赵欣湖北轻工职业技术学院完成日期：2011年4月16日目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作12第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
数字电子钟的设计 数电数字电子钟课程设计
数字电路课程设计报告课程名称数字电路技术基础设计题目数字电子钟的设计所学专业名称电子信息工程班级2008级电信（2）班学号2008210139学生姓名司浩指导教师吕承启2010年6月20 日数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；（3）制作要求：自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
数字电子时钟设计
数字电子时钟设计数字电子时钟是一种简单易用、精度高、使用方便的时钟仪器。
在现代化的生活中，数字电子时钟已经成为人们生活和工作中不可缺少的一部分。
本文将介绍数字电子时钟的设计及其原理。
1. 数字电子时钟的结构数字电子时钟一般由数字显示器、电源、时钟芯片、振荡电路和控制电路等几个部分组成。
数字显示器：数字电子时钟采用的是七段数码管作为显示器，显示出当前时刻的时间。
电源：数字电子时钟的电源一般采用直流电源，可以通过普通的插座或者电池供电。
时钟芯片：时钟芯片是数字电子时钟的核心部分，可以提供高精度的时钟信号，并且可以根据用户设置的时间来进行计时。
振荡电路：振荡电路是数字电子时钟的发挥器，用于产生一个稳定的高精度的时钟信号。
控制电路：控制电路主要用于对数字电子时钟进行各种设置，并且可以控制数字电子时钟的各种功能。
2. 数字电子时钟的操作原理数字电子时钟的操作原理是通过时钟芯片来实现的。
时钟芯片可以提供一个高精度的时钟信号，这个时钟信号可以被控制电路所接收，并且控制电路可以将这个信号转化为秒、分、时等时间单位。
随着科技的发展，数字电子时钟的精度越来越高，可以达到秒级甚至毫秒级的精度。
这些高精度的时钟芯片可以通过电子时钟所连接的振荡电路来产生非常稳定的时钟信号。
3. 数字电子时钟设计的技术要求数字电子时钟的设计需要考虑以下几个方面的技术要求：（1）高精度的时钟信号数字电子时钟的时钟信号需要具有高精度，通常要求时钟误差不超过几秒钟。
这就需要时钟芯片具有非常高的精度的时钟信号源，同时还需要连接高精度的振荡电路。
（2）显示效果清晰明了数字电子时钟的显示效果要求非常的清晰明了，这就需要采用高质量的七段数码管，并且数量要足够，以显示出完整的时间信息。
（3）快速响应、稳定性好由于数字电子时钟是人们生活和工作中不可缺少的一部分，因此数字电子时钟的响应速度和稳定性也非常的重要，需要在设计时特别注重。
4. 数字电子时钟的优点和缺点数字电子时钟有以下几个优点：（1）高精度稳定数字电子时钟可以提供高精度的时钟信号，并且可以保持这个时钟信号的稳定性，误差范围非常小。
数字电子时钟课程设计报告-1
目录一、概述 (1)数字钟简介设计目的设计要求二、主要实验器材 (2)三、设计原理及方框图 (3)四、各部分的电路及实现 (5)振荡器电路计数器的设计六十进制电路整点报时电路校时电路五、总体电路图设计 (10)六、安装与调试 (12)七、收获与体会 (12)一、概述1.1数字钟简介20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，，因此在许多电子设备中被广泛使用。
电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。
多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
具有时间显示、走时准确、显示直观、精度、稳定等优点。
电路装置十分小巧,安装使用也方便。
同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱设计目的（1）.让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；（2）. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；（3）. 提高电路布局﹑布线及检查和排除故障的能力；（4）.培养书写综合实验报告的能力设计要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟。
数字电子钟
引言数字电子钟是采用数字电路实现对时，分，秒数字显示的计时装置。
数字钟是人们生活中不可少的用品，随处可见，如车站，码头，剧院，办公室等公众场合，可以说给人们的生活，工作，娱乐带来不少方便，又因为数字集成电路的发展采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等优点。
虽然现在市场上又现成的数字钟集成电路芯片卖，但这里所写的自制电子钟可以满足一些特殊需要，列如可以随意设置时，分，秒的输出，改变显示数字的大小等。
又因为现在科技使得集成电路技术发展迅速，尤其是中规模集成电路技术的发展，使电子钟变得更加体积小，省电，计时准确，因此，在这里设计制作一个数字电子钟有着一定的意义，同时也兼顾了我们在学校所学的数字电路知识。
关键词：数字电子钟走时准确设计制作目录述论一．数字电路基本组成框图二．组成部分及各部分作用2.1 单元电路2．1.1 振荡电路2.1.2 时分秒显示电路2.1.3 译码显示电路2．1. 4 校时电路2.2 进制电路2.3 基本逻辑门电路三．电子钟触发器四．脉冲信号的产生五．调试六．结论七．参考文献述论多功能数字电子钟是由晶体振荡器、计数器、译码和数码显示电路、校时电路等组成。
该电子钟可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，改变显示数字的大小等等。
并且由于集成电路技术的发展，特别是MOS集成电路技术的发展，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
此次设计运用了学院中所学的数电、模电等知识，利用元器件等工作原理，制成了具有校时功能的数字电子钟。
电路主要采用中规模CMOS集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、校时模块等部分组成。
采用电池作电源，采用低功耗的CMOS芯片及液晶显示器，有效的解决了功耗问题，能更好地为人们的生活带来便利。
一数字电子钟的基本组成框图二组成部分及各部分作用数字钟是一个将‚时‛、‚分‛、‚秒’’显示于人的视觉器官的计时装置。
电子技术数字时钟报告电路原理图
电子技术课程设计报告设计题目：数字电子时钟班级：学生姓名：学号：指导老师：完成时间：一.设计题目：数字电子时钟二.设计目的：1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;2.了解数字电子钟的组成及工作原理 ;3.熟悉数字电子钟的设计与制作;三、设计任务及要求用常用的数字芯片设计一个数字电子钟,具体要求如下：1、以24小时为一个计时周期；2、具有“时”、“分”、“秒”数字显示；3、数码管显示电路；4、具有校时功能；5、整点前10秒,数字钟会自动报时,以示提醒；6、用PROTEUS画出电路原理图并仿真验证；四、设计步骤：电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4校时电路；5整点报时电路;1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：4.校时电路通过RS触发器及与非门和与门对时和分进行校准,电路图如下：5.整点报时电路即在时间出现整点的前几秒,数值时钟会自动提醒,本设计采用连续蜂鸣声；根据要求,电路应在整点前10秒开始整点报时,也就是每个小时的59分50秒开始报时,元器件有两个三输入一输出的与门,一个两输入一输出的与门,发生器件选择蜂鸣器;具体电路图如下：六.设计用到的元器件有：与非门74LS00,与门74LS08,74LS11,7段共阴极数码管,计数器芯片74LS192,555定时器,4511译码器,电阻,电容,二极管在电路开始工作时,对计数电路进行清零时会使用到,单刀双掷开关;设计电路图如报告夹纸;七.仿真测试：1.电路计时仿真电路开始计数时：计数从1秒到10秒的进位,从59秒到一分钟的进位,从1分到10分的进位,从59分到一小时的进位,从1小时到10小时的进位,从23小时到24小时的进位,然后重新开始由此循环,便完成了24小时循环计时功能,仿真结果如下：1. 7.2.8.3. 9.4. 10.5. 11.6. 12.13.2.电路报时仿真由电路图可知,U18：A和U18：B的6个输入引脚都为高电平时,蜂鸣器才会通电并发声,当计数器计数到59分50秒是,要求开始报时,而59分59秒时,还在报时,也就是说只需要检测分钟数和秒计数的十位,5的BCD码是4和1,9的BCD码是8和1,一共需要6个测端口,也就是上述的6个输入端口,开始报时时,报时电路状态如图：3.校时电路仿真正常计时校时U15：D和u15:C是一个选通电路,12角接的是秒的进位信号,9角接的是秒的脉冲信号,当SW1接到下引脚时,U15：D接通,u15:C关闭,进位信号通过,计数器的分技术正常计时；当SW1接到上引脚时,U15：D关闭,u15:C接通,校时的秒脉冲通过,便实现了分钟校时,时钟的校时与分钟校时大致相同;八.心得体会以及故障解决设计过程中遇到了一个问题,就是在校时电路开始工作时,校时的选择电路会给分钟和时钟的个位一个进位信号,也就是仿真开始时电路的分钟和时钟个位会有一个1;为了解决这个问题,我采用的是在电路开始工作时,同时给分钟和时钟的个位一个高电平的清零信号来解决,由于时钟的个位和十位的清零端是连在一起的,再加上分钟的个位,在校时小时的时候且当小时跳完24小时时,会给分钟的个位一个清零信号,这时在电路中加一个单向导通的二极管变解决了,具体加在那儿,请参考电路图;在设计过称中,我们也许遇到的问题不止一个两个,而我们要做的是通过努力去解决它；首先我们要具备丰富的基础知识,这是要在学习和实际生活中积累而成的；其次,我们还有身边的朋友同学老师可以请教,俗话说：三人行,必有我师；最后,我们还有网络,当今是个信息时代,网络承载信息的传递,而且信息量非常大,所以我们也可以适当的利用网络资源;通过这次对数字钟的设计与制作,让我了解了设计电路的步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路总要先用仿真,仿真成功之后才实际接线;但是仿真是在一个比较好的状态下工作,而电路在实际工作中需要考虑到一些驱动和限流电阻等等,因为,再实际接线中有着各种各样的条件制约和干扰;而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功;所以,在设计时应考虑两者的差异,从中找出最适合的设计方法;这次学习让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解,才能在实际生活和工作中应用起来;。
单片机数字电子时钟设计
单片机数字电子时钟设计摘要第一章电子时钟的设计 (3)1. 1电子时钟简介 (3)1.2电子时钟的工作原理 (3)第二章硬件设计方案 (4)2. 1硬件电路的设计方案 (4)2. 2硬件电路的原理图 (4)2. 3硬件电路说明 (5)第三章电子时钟的程序设计 (8)3. 1程序流程图 (8)3. 2程序设计 (11)总结15摘要随着现代生活的推进，电子时钟在人们的生活中差不多普及，本课题的要紧内容确实是结合单片机的强大功能，在一块一般的电子时钟集成多种功能，方便人们的日常生活，该功能是通过单片机、8段数码管以及一些简单辅助电路实现的。
由于之前没有独立做过单片机实现多功能电子时钟方面的内容，因此在做设计时总会遇见专门多问题，本次设计是在结合老师的指导及同学的关心下完成的，并通过本人在网上所查的大量资料及单片机设计中常见的电路而构思出来的。
单片运算机即单片微型运算机。
由RAM .ROM,CPU构成，定时, 计数和多种接口于一体的微操纵器。
它体积小，成本低，功能强，广泛应用于智能产业和工业自动化上。
而51系列单片机是各单片机中最为典型和最有代表性的一种。
这次课程设计通过对它的学习，应用，从而达到学习、设计、开发软、硬的能力。
本设计要紧设计了一个基于AT89C51单片机的电子时钟。
并在数码管上显示相应的时刻。
并通过一个操纵键用来实现时刻的调剂和是否进入省电模式的转换。
该方法仿真成效真实、准确，节约了硬件资源。
关键字：单片机、电子时钟、程序第一章电子时钟的设计1.1电子时钟简介电子钟是一种利用数字电路来显示秒、分、时的计时装豊，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装麗等优点，因而得到广泛应用。
随着人们生活环境的不断改善和美化，在许多场合都用到电子时钟。
现在高精度的计时工具大多数都使用了石英晶体振荡器，山于电子钟、石英钟、石英表都采纳了石英技术，因此走时精度高，稳固性好，使用方便，不需要经常调试，数字式电子钟用集成电路讣时时，译码代替机械式传动，用LED显示器代替指针显示进而显示时刻，减小了计时误差，这种表具有时、分、秒显示时刻的功能，还能够进行时和分的校对，片选的灵活性好。
数字电子时钟
数字电子时钟数字电子时钟是一种使用电子元件来显示时间的设备，它采用数字显示方式，可以显示24小时制和12小时制的时间。
它由一个微处理器控制，并且可以通过计时器编程来进行定时操作。
数字电子时钟广泛应用于各种场合，如家庭、办公室、学校、公共场所等等。
数字电子时钟主要由以下几个部分组成：1. 引导电路引导电路通常由一个小电池提供电源，使数字电子时钟在停电的情况下仍能正常工作。
引导电路还能观察到电池的状态，并在需要更换时发出警告。
2. 晶振晶振产生非常稳定的时钟信号，这是数字电子时钟的核心部件。
我们可以使用晶振来控制微处理器的计时器以更新时间。
晶振非常精确并且稳定，它可以保持时钟的准确性在可接受的范围内。
3. 显示器显示器是数字电子时钟的重要组成部分，通常使用LED显示屏幕或LCD屏幕。
LED屏幕更加清晰，但是一般只能够显示六七位数字。
LCD屏幕则可以显示更多的内容，例如当前日期、星期几等等，但是会使得数字显示较不清晰。
4. 微处理器微处理器是数字电子时钟的核心部分。
它通过晶振产生的时钟信号控制计时器以及其他相关部件，来实现时钟芯片的计算和处理。
在技术上，微处理器的能力可以决定我们的数字电子时钟的功能和特性。
数字电子时钟的优点数字电子时钟相比于传统的挂钟和石英表等，有许多优点：1. 安装简单。
数字电子时钟通常可以挂在墙面或者放在桌面上，而不需要像传统的挂钟一样需要在墙上钉钩；2. 观察方便。
数字电子时钟的数字显示清晰，更加容易观察到时间；3. 准确度高。
数字电子时钟使用晶振来产生准确信号，因此它们通常比传统的挂钟或石英表精确度更高；4. 更加多样化的功能。
数字电子时钟可以通过微处理器来实现更多功能，例如定时器、报警器、定时计时器、秒表、不同时区与世界时的计算等等；5. 更加高效的能耗。
数字电子时钟通常使用微电子系统，能够通过计时器来控制能量的消耗。
这使得电子时钟能够节省更多的能源，同时可以延长电池的寿命并减少更换电池的次数。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计数字电子钟是一种应用广泛的数字化产品，它不仅方便准确地显示时间，还具备功能丰富、外观美观等优点。
本文将介绍数字电子钟的逻辑电路设计，包括时钟信号输入模块、计数模块、显示模块以及设置功能模块等方面。
一、时钟信号输入模块时钟信号输入模块是数字电子钟的核心模块之一，它负责提供准确的时钟信号供其他模块使用。
在设计时钟信号输入模块时，我们可以采用晶振作为时钟源，通过将晶振输出的脉冲信号进行适当的处理，得到精确的时钟信号。
具体而言，我们可以通过使用频率分频电路，将晶振输出的高频脉冲信号分频成我们需要的低频时钟信号。
这样能够降低电路的复杂度，提高系统的稳定性和可靠性。
二、计数模块计数模块是实现数字电子钟时间计数功能的核心模块。
在设计计数模块时，我们可以采用分秒计数和时分计数两种方式。
对于分秒计数，我们可以使用两个计数器分别表示分钟和秒钟，当秒钟计数到59时，分钟计数器加1，同时秒钟计数器清零，从而实现分秒的连续计数。
对于时分计数，我们可以使用两个计数器分别表示小时和分钟，同样采用类似的逻辑实现。
当分钟计数到59时，小时计数器加1，同时分钟计数器清零，从而实现时分的连续计数。
三、显示模块显示模块是数字电子钟的重要组成部分，它负责将计数模块得到的时间信息以合适的形式显示出来。
在设计显示模块时，我们可以采用数码管来显示时间信息。
数码管是一种方便实用的数字显示元件，它可根据控制信号显示0至9的数字。
我们可以通过将计数器输出的二进制信号转换为对应的数码管控制信号，从而实现时间的数字显示。
四、设置功能模块设置功能模块是数字电子钟的附加功能之一，它可以实现时间的设置和调整。
在设计设置功能模块时，我们可以引入按钮和开关等输入元件，通过对输入元件状态的检测和判断，实现时间的设置和调整。
具体而言，我们可以设计一个按钮矩阵用于选择要设置的时间单位（例如时、分、秒），再通过加减按钮来实现时间数值的单步增减操作。
数电课程设计报告-数字电子钟东北大学
数电课程设计报告-数字电子钟东北大学第一篇：数电课程设计报告-数字电子钟东北大学课程设计报告设计题目：数字电子钟设计与实现班级：学号：姓名：指导教师：设计时间：摘要数字时钟已成为人们日常生活中必不可少的必需品，广泛于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便。
由于数字集成电路技术的发展采用了先进的三石英技术，使数字时钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字时钟电路芯片出售，价格便宜、使用也方便，但鉴于数字时钟电路的基本组成包含了数字电路的组成部分，因此进行数定时钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来增养我们的综合分析和设计电路的能力。
本次设计以数字时钟为主，实现对时、分、秒数字显示的计数器计时装置，周期为24小时，显示满为23时59分59秒并具４有校时功能的数电子时钟。
电路主要采用中规模的集成电路，本电路主要脉冲产生模块、校时模块、两个六十进制模块（分、秒）、一个二十四进制模块（时）和一个报时逻辑电路组成。
时、分、秒再通过BCD-7段译码显示屏显示出来。
关键词：计数器译码器校时目录概述2 课程设计任务及要求2.1 设计任务2.2 设计要求3 理论设计3.1方案论证3.2 系统设计3.2.1 结构框图及说明3.2.2 系统原理图及工作原理3.3 单元电路设计3.3.1秒脉冲电路设计3.3.2时、分、秒计数器电路3.3.3校时电路3.3.4译码显示电路3.3.5定时电路设计4.软件仿真4.1 仿真电路图4.2 仿真过程4.2 仿真结果5.结论6.使用仪器设备清单7.参考文献。
8.收获、体会和建议。
5 5 8 10 11 13 15 16181919202.课程设计及要求2.1设计任务数字电子时钟是一种用数字电路技术实现“时”、“分”、“秒”计时的装置。
电子数字时钟
引言钟表作为一种定时工具被广泛的使用在生产生活的各方面。
人类最初依靠太阳的角度来进行定时，所以受天气的影响比较大，为了克服依靠自然现象定时的缺点人们发明的机器钟表，电子钟表一系列的定时工具。
而电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，生活的各个方面。
由于电子钟的能提供精确又被广泛的运用在测量之中。
此数字电子钟采用555定时器提供定时脉冲，74LS248,74LS161集成块作为计时模块，8段数码显示管作为显示工具。
其设计的产品可以广泛的用于公共场所，匾额装饰，以及教学等方面。
本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，本次设计以数字电子为主，实现对日、时、分、秒数字显示的计时装置，周期为24小时，显示满刻度为8日23时59分59秒，并具有校时功能的数字电子钟。
本课程设计要用通过简单的逻辑芯片实现数字电子钟。
要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲，用74LS161（10进制计数器）74LS00（与非门芯片）等连接成60和24进制的计数器，再通过七段数码管显示，构成了简单数字电子钟。
本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块等几部分组成。
数字电子钟走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用秒脉冲发生器的精度稳定保证了数字钟的质量。
1 电子时钟概述数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160, 根据时分秒各个部分的的不同功能，设计成不同进制。
秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。
秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。
设计框架图如图2.1所示总共分为5小部分：时间显示部分，译码部分，分频器部分，1HZ脉冲定时部分，主电源等部分，本设计各部分由统一电源集中供电，555定时器采用的分立元件才用5环高精度的电阻，以及受温度影响较小的固态铝质电解电容确保定时的精确性分频器采用74LS74,容易购买显示部分采用LED八段数码显示管，具有显示明亮，容易识别，价格便宜等优点，调时部分采用普通的按建开关。
智能电子钟
智能电子时钟设计前言：数字电子钟是一种用数字显示时、分、秒的记时装置，与传统的机械钟相比，他具有走时准确、显示直观、无机械转动装置等优点，因而得到广泛应用一、智能电子时钟的用途智能电子钟有很多的用途，可以用于公共场合的挂钟，可以是小巧的手表，我们设计的智能点钟可以用于家里，在干活的同时不用看就知道时间是多少二、确定详细功能1.能够实现时分秒2.能够实现年月日3.K1~K7可任意设置时、分、秒、年、月、日4.可以实现报时功能三、器件的选择LM1602液晶显示器1. LM1602的特点1）显示质量高2）体积小，质量轻3）功耗低实物图仿真图2.AT89C51单片机AT89C51单片机的特点1）灵活性高2）价格低3）寿命长4）低功耗实物图仿真图3.DS1302日历时钟芯片DS1302的特点1）引脚少2）体积小3）价格低4）性价比高5）电路结构简单实物图仿真图4.按键7个5.直流电源和接地若干6.电阻若干7.报时器一个三、设计操作面板先按下K7进入设置模式，再按下K1调节秒，按下K2调节分，按下K3调节时。
按下K4调节日，按下K5调节月，按下K6调节年，按下K7时，启动当前所设定的时间四、完成方案设计1、系统结构单片机和时钟芯片可以相互输送信号，让对方工作，键盘写入信号控制单片机工作，单片机输出信号，让功能模块和显示器工作按键流程主程序流程1602LCD 的显示流程2.工作过程当秒计时到59时，再加1后秒为0,分开始计时，秒开始新一轮计时，到分加到59时，分为0，时开始计时，分开始重新计时。
当按下K1时，可以设置秒的时间，当按下K2时，可以设置分的时间，当按下K3时，可以设置时的时间，按下K7时，从当前的时间开始运行。
按下K4可以设置日的日期，按下K5，可以设置月的日期，按下K6，可以设置年的日期，按下K7时，从当前的日期开始运行。
五、结论本设计在功能上基本上完成了本次智能化电子系统设计的要求，但是也尚存在一些问题。
简易数字电子时钟的设计
快速性和温度的稳定性。因此，此系统电路的晶体振荡器的值为 12MHz，电容应尽可能的选 择陶瓷电容，电容值约为 22μ F。在焊接刷电路板时，晶体振荡器和电容应尽可能安装得与 单片机芯片靠近，以减少寄生电容，更好地保证震荡器稳定和可靠地工作。
3. 复位 RST 在振荡器运行时，有两个机器周期（24 个振荡周期）以上的高电平出现在此引腿时，将 使单片机复位，只要这个脚保持高电平，51 芯片便循环复位。复位后 P0－P3 口均置 1 引脚 表现为高电平，程序计数器和特殊功能寄存器 SFR 全部清零。当复位脚由高电平变为低电平 时，芯片为 ROM 的 00H 处开始运行程序。复位是由外部的复位电路来实现的。片内复位电路 是复位引脚 RST 通过一个斯密特触发器与复位电路相连，斯密特触发器用来抑制噪声，它的 输出在每个机器周期的 S5P2，由复位电路采样一次。复位电路通常采用上电自动复位和按钮 复位两种方式，此电路系统采用的是按钮复位电路。 4.输入输出引脚 (1) P0 端口[P0.0-P0.7] P0 是一个 8 位漏极开路型双向 I/O 端口，端口置 1（对端口写 1）时作高阻抗输入端。作为输出口时能驱动 8 个 TTL。 对内部 Flash 程序存储器编程时，接收指令字节;校验程序时输出指令字节，要求外接上 拉电阻。 在访问外部程序和外部数据存储器时，P0 口是分时转换的地址(低 8 位)/数据总线，访 问期间内部的上拉电阻起作用。 (2) P1 端口[P1.0－P1.7] P1 是一个带有内部上拉电阻的 8 位双向 I/0 端口。输出时可 驱动 4 个 TTL。端口置 1 时，内部上拉电阻将端口拉到高电平，作输入用。 对内部 Flash 程序存储器编程时，接收低 8 位地址信息。 (3) P2 端口[P2.0－P2.7] P2 是一个带有内部上拉电阻的 8 位双向 I/0 端口。输出时可 驱动 4 个 TTL。端口置 1 时，内部上拉电阻将端口拉到高电平，作输入用。对内部 Flash 程 序存储器编程时，接收高 8 位地址和控制信息。 在访问外部程序和 16 位外部数据存储器时，P2 口送出高 8 位地址。而在访问 8 位地址 的外部数据存储器时其引脚上的内容在此期间不会改变。 (4) P3 端口[P3.0－P3.7] P2 是一个带有内部上拉电阻的 8 位双向 I/0 端口。输出时可 驱动 4 个 TTL。端口置 1 时，内部上拉电阻将端口拉到高电平，作输入用。
数字电子时钟实验心得5篇
数字电子时钟实验心得5篇_数字电子时钟实验心得1_基于AVR单片机Mega_的电子时钟设计摘要】Mega_是一款采用先进RISC精简指令,内置A/D的8位单片机,可支持低电压联机Flash和EEPROM写入功能;同时还支持Basic和C等高级语言编程.用它设计电子时钟不仅成本低,硬件简单,.基于AVR单片机Mega_的电子时钟设计摘要】Mega_是一款采用先进RISC精简指令,内置A/D的8位单片机,可支持低电压联机Flash和EEPROM写入功能;同时还支持Basic和C等高级语言编程.用它设计电子时钟不仅成本低,硬件简单,而且很容易实现系统移植.介绍了如何利用AVR系列单片机Mega_及__字符液晶来设计电子时钟的方法,同时给出了相应的电路原理及部分语言程序.数字电路课程设计的心得体会为什么没人啊?都在忙本科教育评估去了.最核心的是时序逻辑电路的设计,要培养出良好的空间想象能力.高性能的数字信号处理芯片,不用标准单片机和标准嵌入系统,那速度慢,要缴纳知识产权许可费用,发达国家都是专门有针对性设计的时序逻辑电路的独立设计.例如上个世纪80年代的苹果牌个人计算机,就是用许多通用中小规模数字集成电路搭建的时序逻辑电路,国内以此仿照了中华学习机.现在的CPU设计复杂,时序逻辑电路都集成在芯片里面,集成度高,要靠高等院校的教材和实验课程,实在没法设计出低端的CPU.所以一般都是购买国外集成电路系统的构架,以此为基础设计,这就有知识产权的费用,到了流片的时候,人家要统计你的生产数量,要收费的.这就是基础教育关系的国家安全的一个例子.电子时钟课程设计报告我们刚刚做完的课程设计.给你啦__ 数字钟设计报告设计者: _2_3 _2_6 目录 1 设计目的 3 2 设计要求指标 3 2.1 基本功能 3 2.2 扩展功能 4 3.方案论证与比较 4 4 总体框图设计 4 5 电路原理分析 4 5.1数字钟的构成 4 5.1.1 分频器电路 5 5.1.2 时间计数器电路 5 5.1.3分频器电路 6 5.1.4振荡器电路 6 5.1.5数字时钟的计数显示电路 6 5.2 校时电路 7 5.3 整点报时电路 8 6系统仿真与调试 8 7.结论 8 参考文献 9 实验作品附图 10 数字钟摘要:数字钟是一种用数字电路技术实现时.分.秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用.数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路.目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择.从有利于学习的角度考虑,这里主要介绍以中小规模集成电路设计数字钟的方法.经过了数字电路设计这门课程的系统学习,特别经过了关于组合逻辑电路与时序逻辑电路部分的学习,我们已经具备了设计小规模集成电路的能力,借由本次设计的机会,充分将所学的知识运用到实际中去.本次课程设计要求设计一个数字钟,基本要求为数字钟的时间周期为24小时,数字钟显示时.分.秒,数字钟的时间基准一秒对应现实生活中的时钟的一秒.供扩展的方面涉及到定时自动报警.按时自动打铃.定时广播.定时启闭路灯等.因此,研究数字钟及扩大其应用,有着非常现实的意义.1 设计目的 1.掌握数字钟的设计.组装与调试方法.2.熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法.3.掌握面包板结构及其接线方法 4.熟悉仿真软件的使用.2 设计要求及指标 2.1基本功能 1)时钟显示功能,能够正确显示〝时〞.〝分〞.〝秒〞.2)具有快速校准时.分.秒的功能.3)用555定时器与RC组成的多谐振荡器产生一个标准频率(1Hz)的方波脉冲信号.2.2扩展功能 1)用晶体振荡器产生一个标准频率(1Hz)的脉冲信号.2)具有整点报时的功能.3)具有闹钟的功能.4)…… 3.方案论证与比较本设计方案使用555多谐振荡器来产生1HZ的信号.通过改变相应的电阻电容值可使频率微调,不必使用分频器来对高频信号进行分频使电路繁复.虽然此振荡器没有石英晶体稳定度和精确性高,由于设计方便,操作简单,成为了设计时的首选,但是由于与实验中使用的555芯片产生的脉冲相比较,利用晶振产生的脉冲信号更加的稳定,同过电压表的测量能很好的观察到这一点,同时在显示上能够更加接进预定的值,受外界环境的干扰较少,一定程度上优于使用555芯片产生信号方式.我们组依然同时设计了555和晶振两个信号产生电路.(本实验报告中着重按照原方案设计的555电路进行说明) 4. 系统设计框图数字式计时器一般由振荡器.分频器.计数器.译码器.显示器等几部分组成.在本设计中555振荡器及其相应外部电路组成标准秒信号发生器,由不同进制的计数器.译码器和显示器组成计时系统.秒信号送入计数器进行计数,把累计的结果以时 . 分 . 秒的数字显示出来.时显示由二十四进制计数器.译码器.显示器构成, 分 . 秒显示分别由六十进制计数器.译码器.显示器构成.其原理框图如图1.1所示.5.电路原理分析 5.1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.在此使用555振荡器组成1Hz的信号.数字钟原理框图(1.1) 5.1.1振荡器电路 555定时器组成的振荡器电路给数字钟提供一个频率为1Hz的方波信号.其中OUT为输出.5.1.2时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器.分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.5.1.3分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768( ),即实现该分频功能的计数器相当于15级2进制计数器.5.1.4振荡器电路利用555定时器组成的多谐振荡器接通电源后,电容C1被充电,当电压上升到一定数值时里面集成的三极管导通,然后通过电阻和三极管放电,不断的充放电从而产生一定周期的脉冲,通过改变电路上器件的值可以微调脉冲周期.5.1.5数字时钟的计数显示控制在设计中,我们使用的是74___0十进制计数器,来实现计数的功能,实验中主要用到了_0的置数清零功能(特点:消耗一个时钟脉冲),清零功能(特点:不耗时钟脉冲),在上级_0控制下级_0时候通过组合电路(主要利用与非门)实现,在连接电路的时候要注意并且强调使能端的连接,其将影响到.基于单片机的电子时钟的设计与制作(C语言) 要求:采用万年历芯片进行设计采用万年历芯片,其实可以用时钟芯片DS__.显示用什么,是数码管,还是LCD__?设计与制作,是要做出实物吗?要是仿真,给你一个仿真图,可以做参考._数字电子时钟实验心得2_数字电子钟的逻辑框图如图3-4所示.它由555集成芯片构成的振荡电路.分频器.计数器.显示器和校时电路组成.555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲,秒脉冲送入计数器,计数结果通过〝时〞.〝分〞.〝秒〞译码器显示时间.1. 振荡器石英晶体振荡器的特点是振荡频率准确.电路结构简单.频率易调整.它还具有压电效应,在晶体某一方向加一电场,则在与此垂直的方向产生机械振动,有了机械振动,就会在相应的垂直面上产生电场,从而机械振动和电场互为因果,这种循环过程一直持续到晶体的机械强度限止时,才达到最后稳定.这用压电谐振的频率即为晶体振荡器的固有频率.一般来说,般来说,振荡器的频率越高,计时精度越高,但耗电量将增大.如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器.如图3-4-1所示.设振荡频率f=1KHz,R为可调电阻,微调R1可以调出1KHz输出.2. 分频器由于振荡器产生的频率很高,要得到秒脉冲,需要分屏电路.本实验由集成电路定时器555与RC组成的多谐振荡器,产生1KHz的脉冲信号.故采用3片中规模集成电路计数器74LS90来实现,得到需要的秒脉冲信号.3. 计数器秒脉冲信号经过6级计数器,分别得到〝秒〞个位.十位.〝分〞个位.十位以及〝时〞个位.十位的计时.〝秒〞〝分〞计数器为六十进制,小时为十二进制.(1)六十进制计数由分频器来的秒脉冲信号,首先送到〝秒〞计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用一片74LS90和一片74LS92组成六十进制计数器,采用反馈归零的方法来实现六十进制计数.其中,〝秒〞十位是六进制,〝秒〞个位是十进制.如图3-4-3-1所示.(2)十二四进制计数〝_翻1〞小时计数器是按照〝_——_——_——……——_——_——_——_——……〞规律计数的,这与日常生活中的计时规律相同.在此实验中,小时的个位计数器由4位二进制同步可逆计数器74LS_1构成,十位计数器由D触发器74LS74构成,将它们级连组成〝_翻1〞小时计数器.计数器的状态要发生两次跳跃:一是计数器计到9,即个位计数器的状态为Q_Q_Q_Q00=10_,在下一脉冲作用下计数器进入暂态1_0,利用暂态的两个1即Q_Q_使个位异步置0,同时向十位计数器进位使Q10=1;二是计数器计到_后,在第_个脉冲作用下个位计数器的状态应为Q_Q_Q_Q00=00_,十位计数器的Q10=0.第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10,Q_,Q00来产生.图3-4-3-2 M_计数器功能表4. 译码器译码是指把给定的代码进行翻译的过程.计数器采用的码制不同,译码电路也不同.74LS48驱动器是与84_BCD编码计数器配合用的七段译码驱动器.74LS48配有灯测试LT.动态灭灯输入RBI,灭灯输入/动态灭灯输出BI/RBO,当LT=0时,74LS48出去全1.5. 显示器本系统用七段发光二极管来显示译码器输出的数字,显示器有两种:共阳极显示器或共阴极显示器.74LS48译码器对应的显示器是共阴极显示器.6. 校时电路当数字钟走时出现误差时,需要校正时间.校时电路实现对〝时〞〝分〞〝秒〞的校准.在电路中设有正常计时和校对位置.本实验实现〝时〞〝分〞的校对.对校时的要求是,在小时校正时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数.需要注意的时,校时电路是由与非门构成的组合逻辑电路,开关S1或S2为〝0〞或〝1〞时,可能会产生抖动,为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制.图3-4-6-1 校时开关的功能表3.5 实验主体电路的装调·由图3-4所示的数字中系统组成框图按照信号的流向分级安装,逐级级联.这里的每一级是指组成数字中的各个功能电路.·级联时如果出现时序配合不同步,或剑锋脉冲干扰,引起的逻辑混乱,可以增加多级逻辑门来延时.如果显示字符变化很快,模糊不清,可能是由于电源电流的跳变引起的,可在集成电路器件的电源端Vcc加退藕滤波电容.通常用几十微法的大电容与0._μF的小电容相并联.·画数字钟的主体逻辑电路图. 如图3-5图3-5 数字钟的主体电路逻辑图3.6 功能扩展电路(1)定时控制电路数字钟在指定的时刻发出信号,或驱动音响电路〝闹时〞,或对某装置的电源进行接通或断开〝控制〞.不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持续时间必须满足规定的要求.例如要求上午7时59分发出闹时信号,持续时间为1分钟.本实验设计为7时59分时,音响电路的晶体管导通,则扬声器发出1KHz的声音.持续1分钟到8点整晶体管因输入端为〝0〞而截止,电路停闹.图3-6 闹时电路(2)仿广播电台整点报时电路仿广播电台整点报时电路的功能要求是,每当数字钟计时快要到整点时发出声响,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻为整点时刻.设4声低音(约500Hz)分别发生在59分51秒.53秒.55秒及57秒,最后一声高音(约1KHz)发生在59分59秒,它们的持续时间均为1秒.图3.7 整个电路的组装及调试和扩展电路检查均无连线错误并且显示正常后,将两个电路连为一个整体,接上+5V电源.观察时钟是否显示正常;是否在上午7时59分发出闹时信号,持续时间一分钟;是否有四声低音分别发生在59分51秒.53秒.55秒及57秒,最后一声高音法正在59分59秒,它们持续时间均为1秒.若不正常则检查电路各个部分,直到得到满意的结果.我们共经过两天的调试,圆满完成了这次为期两周的课程设计.四.实验总结短短的两周课程设计结束了.看着自己设计.连线.调试成功的数字电子钟,很有成就感.真的很有收获,体会到了什么是学以致用,理论与实践的差别到底有多大.以前上课都是上一些最基本的东西而现在却可以将以前学的东西做出有实际价值的东西.在这个过程中,我的确学得到很多在书本上学不到的东西,如:怎么设计一个六十.十二进制计数器,如何实现校时的防抖动等等.但也遇到了不少的挫折,有时遇到了一个错误怎么找也找不到原因所在,找了老半天结果却是接头的方向接错了,有时更是忘接地了.在学习中的小问题在课堂上不可能犯,在动手的过程中却很有可能犯.特别是在接电路时,一不小心就会犯错,而且很不容易检查出来.在调试主板电路时,十位不进位,检查电路,以为没有什么问题,后来一步一步的检查,发现总的地线没接,接上总的地线,一切正常.副版是我的同组刘玉龙连接的电路,在主板和副版连接起来后,新的问题又出现了.第一,计数太快了,正常一秒,我们设计的数字电子表却可以走两三秒,显然输入不是1Hz 的脉冲信号;第二,我们的校时电路连接正确,可是每次校时,开关S1或S2为〝0〞或〝1〞时,会产生抖动,无法正常校时.针对这两个问题,我们进行了分析,进而转化为实际的操作.我们在+5V电压和地线之间分别加了两个电容,通过滤波,选择我们需要的1Hz脉冲信号.对于无法正常校时的问题,在设计中接入一个由RS触发器组成的防抖动电路来控制校时.把时间调到上午7点58分,等7点59分准确闹钟响起,持续一分钟.再将时间跳到58分,等59分51秒.53秒.55秒及57秒都发出4声低音,最后一声高音发生在59分59秒.,持续时间都是一秒钟.数字电子钟已经成功完成了.我的动手能力又有了进一步的提高,我感到十分的高兴.同时学到了课本上没有的东西,也锻炼了自己独立解决问题的能力.这在以后的学习和生活中会有很大的用处.但是我还有不足,按照电路连接实物时,器件的摆放不够科学,最终导致了,只有自己能看懂电路的走向.不过我会在以后的学习中逐步提高,做一个动手能力强的大学生.十分感谢自动化系提供这么好的机会,让我们把学到的知识应用到实践中,同时谢谢老师的耐心指导._数字电子时钟实验心得3_数字电子钟的设计(由数字IC构成)一.设计目的1.熟悉集成电路的引脚安排.2.掌握各芯片的逻辑功能及使用方法.3.了解面包板结构及其接线方法.4.了解数字钟的组成及工作原理.5.熟悉数字钟的设计与制作.二.设计要求1.设计指标时.数字电子钟的设计(由数字IC构成)一.设计目的1.熟悉集成电路的引脚安排.2.掌握各芯片的逻辑功能及使用方法.3.了解面包板结构及其接线方法.4.了解数字钟的组成及工作原理.5.熟悉数字钟的设计与制作.二.设计要求1.设计指标时间以24小时为一个周期;显示时.分.秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图(或仿真电路图);元器件及参数选择;电路仿真与调试;PCB文件生成与打印输出.3.制作要求自行装配和调试,并能发现问题和解决问题.4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会.三.设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的组成框图⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.⑵分频器电路分频器电路将32768Hz的高频方波信号经32768( )次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.⑶时间计数器电路时间计数电路由秒个位和秒十位计数器.分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器.分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为_进制计数器.⑷译码驱动电路译码驱动电路将计数器输出的84_BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流.⑸数码管数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管,本设计提供的为LED数码管.2.数字钟的工作原理 1)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定.图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体.电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波.输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器.电容C1.C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个_0度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确.晶体_TAL的频率选为32768HZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.从有关手册中,可查得C1.C2均为30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10MΩ.较高的反馈电阻有利于提高振荡频率的稳定性.非门电路可选74HC00.图3-2 COMS晶体振荡器 2)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频.通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz的振荡信号分频为1HZ的分频倍数为32768(_5),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.本实验中采用CD4_0来构成分频电路.CD4_0在数字集成电路中可实现的分频次数最高,而且CD4_0还包含振荡电路所需的非门,使用更为方便.CD4_0计数为_级2进制计数器,可以将32768HZ的信号分频为2HZ,其内部框图如图3-3所示,从图中可以看出,CD4_0的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能.图3-3 CD4_6内部框图 3)时间计数单元时间计数单元有时计数.分计数和秒计数等几个部分.时计数单元一般为_进制计数器计数器,其输出为两位84_BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为84_BCD码.一般采用10进制计数器74HC390来实现时间计数单元的计数功能.为减少器件使用数量,可选74HC390,其内部逻辑框图如图 2.3所示.该器件为双2—5-10异步计数器,并且每一计数器均提供一个异步清零端(高电平有效).图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可.CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的CPA相连.秒十位计数单元为6进制计数器,需要进制转换.将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示,其中Q2可作为向上的进位信号与分个位._数字电子时钟实验心得4_随着单片机技术的飞速发展,在其推动下,现代的电子产品几乎渗透到了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高.时间就是金钱.时间就是生命.时间就是胜利……,准确的掌握时间和分配时间对人们来说至关重要,时钟是我们生活中必不可少的工具.电子钟的设计方法有很多种,但是基于单片机并通过LCD显示的电子时钟具有编程灵活.精确度高.便于携带.显示直观等特点.利用STC单片机对DS__时钟芯片进行读写操作并通过_864中文液晶显示实时时钟信息,这样便构成了一个单片机电子时钟.关键词:单片机,电子时钟,LCD_864,DS__,闹钟.第一章引言_57年,Ventura发明了世界上第一个电子表,从而奠定了电子时钟的基础,电子时钟开始迅速发展起来.现代的电子时钟是基于单片机的一种计时工具,采用延时程序产生一定的时间中断,用于一秒的定义,通过计数方式进行满六十秒分钟进一,满六十分小时进一,满二十四小时小时清零.从而达到计时的功能,是人民日常生活补课缺少的工具.石英表都采用了石英技术,因此走时精度高,稳定性好,使用方便,不需要经常调试,数字式电子钟用集成电路计时时,译码代替机械式传动,用LED显示器代替指针显示进而显示时间,减小了计时误差,这种表具有时.分.秒显示时间的功能,还可以进行时和分的校对,片选的灵活性好.该电子时钟由STC89C52,按键,LCD_864中文液晶显示器,DS__等构成,采用晶振电路作为驱动电路,由延时程序和循环程序产生的一秒定时,达到时分秒的计时,六十秒为一分钟,六十分钟为一小时,满二十四小时为一天.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子时钟表一题目分析及系统结构划分本实验要求用MAX+PLUS 11设计一数字电子时钟表，具体要求如下：（1）有完整和准确的记数功能，即能显示从00-00-00到23-59-59。
（2）可对时，分，秒进行调整，有整点报时功能。
为使设计出来的电子表满足MAX+PLUS的要求，需要所设计思路尽可能的清楚，使设计尽可能的简洁，故将系统划分为如下五个模块：状态选择模块---StateSelec；时，分，秒调整和记时模块---Hcount ,Scount,Mcount;Bcd—Led 转换即显示模块---Bcdled;分频模块---Divide;记数与调整模块---Enaselect 这五个模块的连接由下图实现：二各模块功能描述（一）Stateselect设计思想为：由Set信号的上升沿来选择四种工作状态：电子时钟正常工作状态，时调整状态，分调整状态，秒调整状态。
当然只有Sel信号的上升沿且Up信号有上升沿到来时，才由Stateselect将选择的状态送下一级模块。
即Stateselect 模块可控时钟在上述四种状态的切换，实现为：当Set未被按下时，Setmodel 输出为0，此时时钟工作于正常记时状态；当Set第一次被按下时，Setmodel 输出变为1，且一直维持到Set第四次按下。
此时为秒调整状态，当Up信号有上升沿来临时，秒值递加；当Set第二次被按下时，变为分调整状态，当Up信号有上升沿来临时，分值递加；当Set第三次被按下时，变为时调整状态，当Up信号有上升沿来临时，时值递加；当Set第四次按下时，Setmodel输出又变为0，时钟完成调整工作进入正常工作状态。
次后当Set再次按下时将重复上述工作状态的转换。
Verilog代码为：module stateselect(set,up,sup,mup,hup,setmode,clk);input set,up,clk;output sup,mup,hup,setmode;reg sup,mup,setmode,hup;reg [1:0]selc;always@(posedge set)beginselc=selc+1;endalways @(posedge clk)begincase(selc)0: setmode=0;1: beginsetmode=1;sup=up;end2：mup=up;3: hup=up;endcaseendendmodule用MAX+PLUS仿真的波形：（二）Enaselect:设计思想：由Stateselect模块的Setmodel作为Enaselect的Sel输入信号的上一级来源，当Sel为0时Enaout选择Ena0,为正常记时状态;当Sel为1时，Enaout选择Ena1,时，分，秒调整状态。
Verilog代码为：module enaselect(ena0,ena1,sel,enaout);input ena0,ena1,sel;output enaout;assign enaout=(sel==0)?ena0:ena1;endmodule用MAX+PLUS仿真的波形：(三)Scount:设计思想：本模块实现秒调整和记时功能。
有00到59的记数功能。
当Clk 上升沿来临时，此时若Ena有效时，判断如果为秒值为58时，则秒的低位Lbcd 变成9,且使进位信号Cin为1；如果为秒值为59时，则使秒值为00，且使进位信号Cin变为0,其他情况下，秒值低位逢十进一，即当秒值为9时，秒值高位进一位，当秒值不为9时，秒值加一。
Verilog代码为：module scount(ena,lbcd,hbcd,cin,clk);input ena,clk;output [3:0] lbcd,hbcd;output cin;reg cin;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==8&&hbcd==5)beginlbcd=9; cin=1;endelse if (lbcd==9&&hbcd==5)beginlbcd=0;hbcd=0;cin=0;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelselbcd=lbcd+1;endendendmodule用MAX+PLUS仿真的波形：（四）Mcount设计思路：Mcount模块与Scount模块大致上是一致的唯一的差别就是比Scount模块多了Sound也就是整点报时信号的输出。
当分值为00时Sound有上升沿持续到分值变成01，也就是有一分的报时时间。
Verilog代码为：module mcount(ena,lbcd,hbcd,cin,clk,sound);input ena,clk;output [3:0] lbcd,hbcd;output cin,sound;reg cin,sound;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==8&&hbcd==5)beginlbcd=9; cin=1;endelse if (lbcd==9&&hbcd==5)beginlbcd=0;hbcd=0;cin=0;sound=1;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelsebeginlbcd=lbcd+1;sound=0;endendendendmodule用MAX+PLUS仿真的波形：（五）Hcount:设计思路：Hcount模块与Scount模块的工作原理大致相同。
Hcount模块是记数从00到23，没有Cin信号功能。
Verilog代码为：module hcount(ena,lbcd,hbcd,clk);input ena,clk;output [3:0] lbcd,hbcd;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==3&&hbcd==2)beginlbcd=0;hbcd=0;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelselbcd=lbcd+1;endendendmodule用MAX+PLUS仿真的波形：（六）Bcdled:设计思路：本模块我们在前几次实验中都曾遇到过，所以这里也就不费笔墨重复了。
Verilog代码为：modulebcdled(clk,slbcd,shbcd,mlbcd,mhbcd,hlbcd,hhbcd,ledseg,ledscan);input clk;input[3:0] slbcd,shbcd,mlbcd,mhbcd,hlbcd,hhbcd;output [6:0] ledseg;output [2:0] ledscan;reg [6:0] ledseg;reg [3:0] bcdmid;reg [2:0] ledscan;parameter led0=7'h3f;parameter led1=7'h06;parameter led2=7'h5b;parameter led3=7'h4f;parameter led4=7'h66;parameter led5=7'h6d;parameter led6=7'h7d;parameter led7=7'h07;parameter led8=7'h7f;parameter led9=7'h6f;parameter led10=7'h40;always @(posedge clk)beginledscan=ledscan+1;case(ledscan)0:bcdmid=slbcd;1:bcdmid=shbcd;2:bcdmid=10;3:bcdmid=mlbcd;4:bcdmid=mhbcd;5:bcdmid=10;6:bcdmid=hlbcd;7:bcdmid=hhbcd;endcasecase(bcdmid)0:ledseg=led0;1:ledseg=led1;2:ledseg=led2;3:ledseg=led3;4:ledseg=led4;5:ledseg=led5;6:ledseg=led6;7:ledseg=led7;8:ledseg=led8;9:ledseg=led9;10:ledseg=led10;endcaseendendmodule用MAX+PLUS仿真的波形：(七)Divide:设计思路：将Clk八分频。
Verilog代码为：module divide(clkin,clkout);input clkin;output clkout;reg[2:0] count;reg clkout;always @(posedge clkin)begincount=count+1;if(count==7)clkout=1;elseclkout=0;endendmodule用MAX+PLUS仿真的波形：（八）与门：二输入与门的作用是把Divide模块的Clkout与Scount模块的Cin作为与门的两输入。
即当Clkout与Cin都有效时的输出作为Mcount模块的Ena0。
三输入与门的作用是把Divide模块的Clkout与Scount模块的Cin和Mcount的Cin 作为与门的三输入。
即当Clkout与两Cin都有效时的输出作为Hcount模块的Ena0。
三实验中问题及解决本时钟电路的总体波形如下：本实验中遇到的主要难题是调时功能的实现及整点报时输出信号的选择。
调时要考虑到对时,分,秒的选择，在实验中我通过两输入端set和up来实现该功能。
当第一次被按下时用来调秒，第二，三次再被按下时用来调分和时，其具体由程序来实现。
由于电路要在整点进行报时，其持续时间为一分钟，故输出信号不能有mcount模块的cin引出，因为它在离整点一分时就输出一上升沿信号，不满足题目要求。
所以我在mcount模块中增加一输出端sound来解决该问题。
四实验下载运行情况本实验代码程序模拟运行成功后将其装入可编程逻辑器件EPM7128SLC84-15 中并对其分配引脚，然后将其下载到数字电路实验箱中，按引脚排列进行连线，实际运行成功。
五实验总结用Verilog编写数字电路是很方便的这一点可以从本实验看出，但MAX+PLUS11 要求设计者尽可能地简洁，而且这个要求是很严格的，它要求设计者没有一句多余的。