数字电子时钟逻辑电路设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D1=[q6..q4];
D0=[q3..q0];
equations
D1.clk=clock;
在这个过程中，锻炼了我的细心和耐性。通过本次实验充分体现了我们的团 结，细心和耐性。
在课程设计过程中得到了麦山老师的精心指导,解决了课程设计中的很多疑难 再次对老师表示衷心的感谢
附录
三态门，是在一般的逻辑门输出除有高、低电平两种状态外，还有第三种状态 ——高阻状态的门电路。在高阻态时，输入输出相互隔断，输出端处于悬空状态
3.2小时的设计：
具体设计如图2示：
图2小时部分设计图
小时部分的设计是二十四进制的计数器，由00到23的二十四进制循环计数。
3.3分频器的设计
分频器的设计原理是通过计数器把时钟源脉冲的频率降低。
因T=1/f,f=0.1M
要使T=0.5s,则有f= 2
所以0.1M/X= 2，得X=50000
所以得做一个模为50000的计数器，这里用GAL16V8D4040和M74LS125AF三
附录二 秒计数器的代码：
MODULE SEC
TITLE 'SEC'
declarations
clock PIN1;
cen PIN2;
adj PIN3; //校正
CE PIN4;
co PIN19istype 'reg';//
q6..q4 PIN18..16istype 'reg';
q3..q0 PIN15..12istype 'reg';
《数字逻辑》
课程设计报告
设计题目：数字电子钟
组员：黄土标 黄维超蔡荣达孙清玉
指导老师：麦山
日期：2013/12/27
摘要 数字电子钟是一种用数字显示秒、分、时的计时装置，本次数字时钟电路设 计采用GAL系列芯片来分别实现时、分、秒的24进制和60进制的循环电路，并支
持手动清零和校正的功能。
关键词 数字电子钟；计数器；GAL4040芯片；M74LS125AF三态门
手动清零： 按下脉冲。
手动校正：
原理如下表：
cen adj状态
1X计数
00保持
01校正（不进位）
电路图总体设计如图3所示：
7设计所用器材
1、六十进制计数器GAL16V8D、GAL22V103片
2、分频器GAL16V8D、4040 2片
3、三态门M74LS125AP1片
8小结
通过这一周的设计学习，我感觉有很大的收获：首先，通过这次课程设计使自 己对课本上的知识可以应用于实际，使理论与实际相结合，加深自己对课本知识的 更好理解，同时也段练了我个人的动手能力,充分利用图书馆网络去查阅资料，增
1设计任务及其工作原理
1.1设计任务
设计一台能显示时，分，秒的数字电子钟。
技术要求:
(1)秒、分为00〜59六十进制计数器
⑵时为00〜23二十四进制计数器
（3）可手动校正：能分别进行秒、分、时 的校正。只要将开关置于手动位置，可分 别对秒、分、时 进行手动脉冲输入调整或连续脉冲输入校正。并且可以手动按下 脉冲进行清零。
冲信号时间间隔为0.5s
3设计步骤及方法
3.1分和秒部分的设计：
分和秒部分的设计是采用GAL16V8芯片来设计的60进制计数器，具体设计如
图1示：
图1分和秒部分wenku.baidu.com计图
秒部分的设计是秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完
成从00-59的六十进制计数器。当计数到59时清零并重新开始计数。
2电路的组成
2.1计数器部分：利用GAL16V8［和GAL22V1（芯片分别组成二十四进制计数器和六
十进制计数器，它们采用同步连接，利用外接标准脉冲信号进行计数。
2.2显示部分：将三片GAL芯片对应的引脚分别接到实验箱上的七段共阴数码显示 管上，根据脉冲的个数显示时间。
3.3分频器：由于实验箱上提供的时钟脉冲的时间间隔太小，所以使用GAL16V8D和GAL16V8D4040芯片和M74LS125AF三态门芯片设计一个分频器，使连续输出脉
加了许多课本以外的知识。更加了解了时序逻辑电路的设计步骤及方法，对时序逻 辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。掌握了abel-hdl语言以及ispEXPERT的使用以及对GAL系列芯片的设计方法有进一步的了 解，和4040、M74LS125AP三态门芯片引脚结构和功能的理解及运用。其次就是考 虑问题要周全，即使是一开始认为对的东西，也要用怀疑的心态来看待它，这样才 能发现问题，从而解决问题。
1.2工作原理
本数字电子钟的设计是根据时、分、秒各个部分的的功能的不同，分别用
GAL16V8D设计成六十进制计数器和用GAL22V10秒的个位，设计成十进制计数 器，十位设计成六进制进制计数器（计数从00到59时清零并向前进位）。分部分 的设计与秒部分的设计完全相同；时的个位，设计成二进制计数器，十位设计为四 进制计数器，当时钟计数到23时59分59秒时，使计数器的小时部分清零，进而实 现整体循环计时的功能。
（高阻态），这里输出端电位取决于各它相连接的外电路。三态门都有一个EN控制
使能端，来控制门电路的通断。因此利用三态门可心方便地将输出端连接到总线。
如果你的多个设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个 总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这 个输出端口的数据.所以你还需要有总线控制管理,访问到哪个端口,那个端口的 三态缓冲器才可以转入输出状态.这是典型的三态门应用,如果在线上没有两个以 上的输出设备,当然用不到三态门,而线或逻辑又另当别论了
态门来构建。
图3分频器设计图
6电路总体说明：
正常显示：
首先手动按下脉冲，进行手动清零。然后在外接分频器的作用下,将开关1打
开，秒加法计数器开始记数，通过七段数码显示管显示秒的数字。当经过60个脉 冲信号后，秒计数器完成一次循环。当秒计数器的由59变为00时，co由低电平跳 到高电平，致使分加法计数器的cen使能端有效，分加法计数器加一，完成秒向分 的进位。分进时和秒进分的原理一样。
D0=[q3..q0];
equations
D1.clk=clock;
在这个过程中，锻炼了我的细心和耐性。通过本次实验充分体现了我们的团 结，细心和耐性。
在课程设计过程中得到了麦山老师的精心指导,解决了课程设计中的很多疑难 再次对老师表示衷心的感谢
附录
三态门，是在一般的逻辑门输出除有高、低电平两种状态外，还有第三种状态 ——高阻状态的门电路。在高阻态时，输入输出相互隔断，输出端处于悬空状态
3.2小时的设计：
具体设计如图2示：
图2小时部分设计图
小时部分的设计是二十四进制的计数器，由00到23的二十四进制循环计数。
3.3分频器的设计
分频器的设计原理是通过计数器把时钟源脉冲的频率降低。
因T=1/f,f=0.1M
要使T=0.5s,则有f= 2
所以0.1M/X= 2，得X=50000
所以得做一个模为50000的计数器，这里用GAL16V8D4040和M74LS125AF三
附录二 秒计数器的代码：
MODULE SEC
TITLE 'SEC'
declarations
clock PIN1;
cen PIN2;
adj PIN3; //校正
CE PIN4;
co PIN19istype 'reg';//
q6..q4 PIN18..16istype 'reg';
q3..q0 PIN15..12istype 'reg';
《数字逻辑》
课程设计报告
设计题目：数字电子钟
组员：黄土标 黄维超蔡荣达孙清玉
指导老师：麦山
日期：2013/12/27
摘要 数字电子钟是一种用数字显示秒、分、时的计时装置，本次数字时钟电路设 计采用GAL系列芯片来分别实现时、分、秒的24进制和60进制的循环电路，并支
持手动清零和校正的功能。
关键词 数字电子钟；计数器；GAL4040芯片；M74LS125AF三态门
手动清零： 按下脉冲。
手动校正：
原理如下表：
cen adj状态
1X计数
00保持
01校正（不进位）
电路图总体设计如图3所示：
7设计所用器材
1、六十进制计数器GAL16V8D、GAL22V103片
2、分频器GAL16V8D、4040 2片
3、三态门M74LS125AP1片
8小结
通过这一周的设计学习，我感觉有很大的收获：首先，通过这次课程设计使自 己对课本上的知识可以应用于实际，使理论与实际相结合，加深自己对课本知识的 更好理解，同时也段练了我个人的动手能力,充分利用图书馆网络去查阅资料，增
1设计任务及其工作原理
1.1设计任务
设计一台能显示时，分，秒的数字电子钟。
技术要求:
(1)秒、分为00〜59六十进制计数器
⑵时为00〜23二十四进制计数器
（3）可手动校正：能分别进行秒、分、时 的校正。只要将开关置于手动位置，可分 别对秒、分、时 进行手动脉冲输入调整或连续脉冲输入校正。并且可以手动按下 脉冲进行清零。
冲信号时间间隔为0.5s
3设计步骤及方法
3.1分和秒部分的设计：
分和秒部分的设计是采用GAL16V8芯片来设计的60进制计数器，具体设计如
图1示：
图1分和秒部分wenku.baidu.com计图
秒部分的设计是秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完
成从00-59的六十进制计数器。当计数到59时清零并重新开始计数。
2电路的组成
2.1计数器部分：利用GAL16V8［和GAL22V1（芯片分别组成二十四进制计数器和六
十进制计数器，它们采用同步连接，利用外接标准脉冲信号进行计数。
2.2显示部分：将三片GAL芯片对应的引脚分别接到实验箱上的七段共阴数码显示 管上，根据脉冲的个数显示时间。
3.3分频器：由于实验箱上提供的时钟脉冲的时间间隔太小，所以使用GAL16V8D和GAL16V8D4040芯片和M74LS125AF三态门芯片设计一个分频器，使连续输出脉
加了许多课本以外的知识。更加了解了时序逻辑电路的设计步骤及方法，对时序逻 辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。掌握了abel-hdl语言以及ispEXPERT的使用以及对GAL系列芯片的设计方法有进一步的了 解，和4040、M74LS125AP三态门芯片引脚结构和功能的理解及运用。其次就是考 虑问题要周全，即使是一开始认为对的东西，也要用怀疑的心态来看待它，这样才 能发现问题，从而解决问题。
1.2工作原理
本数字电子钟的设计是根据时、分、秒各个部分的的功能的不同，分别用
GAL16V8D设计成六十进制计数器和用GAL22V10秒的个位，设计成十进制计数 器，十位设计成六进制进制计数器（计数从00到59时清零并向前进位）。分部分 的设计与秒部分的设计完全相同；时的个位，设计成二进制计数器，十位设计为四 进制计数器，当时钟计数到23时59分59秒时，使计数器的小时部分清零，进而实 现整体循环计时的功能。
（高阻态），这里输出端电位取决于各它相连接的外电路。三态门都有一个EN控制
使能端，来控制门电路的通断。因此利用三态门可心方便地将输出端连接到总线。
如果你的多个设备端口要挂在一个总线上,必须通过三态缓冲器。因为在一个 总线上同时只能有一个端口作输出,这时其他端口必须在高阻态,同时可以输入这 个输出端口的数据.所以你还需要有总线控制管理,访问到哪个端口,那个端口的 三态缓冲器才可以转入输出状态.这是典型的三态门应用,如果在线上没有两个以 上的输出设备,当然用不到三态门,而线或逻辑又另当别论了
态门来构建。
图3分频器设计图
6电路总体说明：
正常显示：
首先手动按下脉冲，进行手动清零。然后在外接分频器的作用下,将开关1打
开，秒加法计数器开始记数，通过七段数码显示管显示秒的数字。当经过60个脉 冲信号后，秒计数器完成一次循环。当秒计数器的由59变为00时，co由低电平跳 到高电平，致使分加法计数器的cen使能端有效，分加法计数器加一，完成秒向分 的进位。分进时和秒进分的原理一样。