单片机的系统扩展技术

合集下载

第4章MCS-51单片机系统功能扩展

74LS373结构示意图
74LS373的引脚
引脚说明如下: D7～D0: 8位数据输入端。 Q7～Q0: 8位数据输出端。 G:数据输入锁存控制端：当G为“1” 时，锁存器输出端与输入端数据相同；当G由“1” 变“0” 时，数据输入锁存器中。 OE#: 输出允许端。
P0口与地址锁存器74LS373的连接
4.1 系统扩展概述
4.1.1 最小应用系统
图4.1 MCS–51单片机最小化系统 (a) 8051/8751最小系统结构图；(b) 8031最小系统结构图
4.1.2 单片机系统扩展的内容与方法
1．单片机的三总线结构
图4.2 MCS–51单片机的三总线结构形式
(1)以P0口作为低8位地址/数据总线。 (2)以P2口的口线作高位地址线。 (3)控制信号线。 *使用ALE信号作为低8位地址的锁存控制信号。 *以PSEN#信号作为扩展程序存储器的读选通信号。 *以EA#信号作为内外程序存储器的选择控制信号。 *由RD#和WR#信号作为扩展数据存储器和I/O口的读选通、写选通信号。尽管MCS-51有4个并行I/O口，共32条口线，但由于系统扩展需要，真正作为数据I/O使用的，就剩下P1 口和P3口的部分口线。
锁存器8282 功能及内部结构与74LS373完全一样，只是其引脚的排列与74LS373不同，8282的引脚如下图。
4.2.2 74LS244和74LS245芯片
在单片机应用系统中, 扩展的三总线上挂接
很多负载, 如存储器、并行接口、A/D接口、显
示接口等, 但总线接口的负载能力有限, 因此常
3) 采用地址译码器的多片程序存储器的扩展
例3 要求用2764芯片扩展8031的片外程序存储器，分配的地址范围为0000H~3FFFH。

第8章 89C51单片机的系统扩展

I/O1 12 I/O2 13
GND 14
28 VCC 27 WE 26 NC 25 A8 24 A9 23 NC 22 OE 21 A10
20 CE 19 I/O7
18 I/O6 17 I/O5 16 I/O4 15 I/O3
图8-6 2817A引脚图
A0～A10
I/00～I/07 CE OE WE
2、2732EPROM存储器
2732是4K×8紫外线擦除电可编程只读存储器。单一+5V供电，最大工作电流为100mA，维持电流为35mA，读出时间为250ns。引脚如图8-2。
2732
A7 1 A6 2
A5 3 A4 4 A3 5 A2 6 A1 7 A0 8 O0 9 O1 10 O2 11
允许快速写入,内部提供全部定时，给出查询标
志。
NC 1 A12 2 A7 3 A6 4
A5 5 A4 6 A3 7 A2 8 A1 9 A0 10
I/O0 11
I/O1 12 I/O2 13
GND 14
28 VCC 27 WE
A0～A12
26 NC
25 A8 I/00～I/07
24 A9
23 A11
8.1.1 程序存储器的分类
程序存储器ROM也称只读存储器。所谓只读存储器是指ROM中的信息，一旦写入以后，就不能随意更改，特别是不能在程序运行过程中再写入新的内容，只能在程序执行过程中读出其中的内容。
1、掩膜编程的ROM
其编程由半导体厂家完成，根据用户提出的存储内容决定MOS管的连接方式，把存储内容制作在芯片上，用户不能更改所存入的信息。
特点：适合于大批量生产，结构简单、集成度高。成本高，只有大量生产定型ROM时才合算。

《单片机原理与应用及上机指导》第7章：80C51单片机系统扩展

表7.4 常用SRAM芯片的主要性能

表7.6 80C51与6264的线路连接

7.2 并行I/O扩展

MCS-51系列单片机共有4个并行I/O口，分别是P0、P1、 P2和P3。其中P0口一般作地址线的低8位和数据线使用； P2口作地址线的高8位使用；P3口是一个双功能口，其第二功能是一些很重要的控制信号，所以P3一般使用其第二功能。这样供用户使用的I/O口就只剩下P1口了。另外，这些I/O口没有状态寄存和命令寄存的功能，所以难以满足复杂的I/O操作要求。因此，在大部分MCS-5l单片机应用系统的设计中都不可避免地要进行I/O口的扩展。 7.2.1 并行I/O扩展原理 7.2.2 常用的并行I/O扩展芯片

线选法

若系统只扩展少量的RAM和I/O口芯片，可采用线选法。线选法是把单片机高位地址分别与要扩展芯片的片选端相连，控制选择各条线的电路以达到选片目的，其优点是接线简单，适用于扩展芯片较少的场合，缺点是芯片的地址不连续，地址空间的利用率低。
图7.7 片外RAM的读时序

图7.8 片外RAM的写时序

4．数据存储器芯片及扩展电路

(1) 数据存储器数据存储器扩展常使用随机存储器芯片，用得较多的是 Intel公司的6116(容量为2KB)和6264(容量为8KB)，其性能如表7.4所示。 (2) 数据存储器扩展电路 80C51与6264的连接如表7.6所示。

全地址译码法

利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译码，以译码器的输出作为外围芯片的片选信号。常用的译码器有 74LS139、74LS138、74LS154等。优点是存储器的每个存储单元只有唯一的一个系统空间地址，不存在地址重叠现象；对存储空间的使用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电路较多，全地址译码法是单片机应用系统设计中经常采用的方法。

四 MCS-51单片机存储器系统扩展

RD、WR为数据存储器和 I/O口的读、写控制信号。执行MOVX指令时变为有效。
74LS373引脚
1、控制位OE： OE=0时，输出导通 2、控制位G：接ALE 3、Vcc=+5V 4、GND接地
1 74LS373为8D锁存器，其主要特点在于：
控制端G为高电平时，输出Q0～Q7复现输入D0～ D7的状态；G为下跳沿时D0～D7的状态被锁存在Q0 ～Q7上。
MOV DPTR, #0BFFFH ;指向74LS373口地址
MOVX A, @DPTR ;读入
MOV @R0， A
;送数据缓冲区
INC R0
;修改R0指针
RETI
;返回
用74LS273和74LS244扩展输入输出接口
地址允许信号ALE与外部地址锁存信号G相连；
单片机端的EA与单片机的型号有关;
存储器端的CE与地址信号线有关。
P... 2.7 P2.0
ALE 8031
P... 0.7 P0.0
EA
PSEN
外部地址
G
锁存器
I...7
O... 7
I0 O0
A... 15
CE
A8
外部程序
存储器
A... 7 A0
D7. . . D0 OE
6264的扩展电路图
图中CS（CE2）和CE引脚均为6264的片选信号，由于该扩展电路中只有一片6264，故可以使它们常有效，即CS（CE2）接+5V ，CE接地。6264的一组地址为0000H～1FFFH。
存储器地址编码
SRAM6264：“64”—— 8K×8b = 8KB 6264有13根地址线。地址空间： A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 最低地址： 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H 最高地址： 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH MCS-51单片机寻址范围：64KB 26×210 = 216即16位地址线地址空间： A15A14A13A12A11A10A9A8A7······A0 单片机

单片机中的IO口扩展技术原理及应用案例

单片机中的IO口扩展技术原理及应用案例一、引言单片机是现代电子技术中常用的核心控制器件之一，其功能强大、使用广泛。

然而，单片机的IO口数量通常有限，难以满足复杂系统的扩展需求。

为了解决这一问题，IO口扩展技术应运而生。

本文将介绍单片机中的IO口扩展技术的原理及应用案例，旨在帮助读者更好地理解和应用该技术。

二、原理介绍单片机中的IO口是用于输入和输出数字信号的接口，通常包括输入输出引脚和控制电路。

然而，随着系统需求的增多，单片机的IO口数量往往无法满足实际应用的需求。

为了扩展IO口数量，可采用以下两种原理：1. 级联扩展级联扩展是通过将多个IO口连接在一起，共享控制信号来实现扩展。

其中，一个IO口作为主控制信号输出，控制其他IO口的输入输出。

通过这种方式，可以将多个IO口级联，实现IO口数量的扩展。

2. IO口扩展芯片IO口扩展芯片是一种专门设计的集成电路，用于扩展单片机的IO口数量。

通过与单片机进行通信，扩展芯片可以提供额外的IO口，大大增加了系统的可扩展性。

常用的IO口扩展芯片有74HC595、MCP23017等，它们具有多个IO口、控制电路和通信接口，可方便地与单片机进行连接。

三、应用案例为了更好地理解IO口扩展技术的应用，下面将介绍两个具体的案例。

1. LED灯控制系统假设我们需要控制大量LED灯，而单片机的IO口数量有限。

这时，我们可以使用74HC595芯片进行IO口扩展。

首先，将单片机与74HC595芯片进行连接，通过SPI或者I2C协议进行通信。

然后，通过写入数据到74HC595的寄存器，实现对每个IO口的控制。

通过级联多个74HC595芯片，可以将LED灯的数量扩展到数十甚至上百个。

应用案例中，我们可以设置不同的数据来控制不同的LED灯状态，实现灯光的闪烁、流水等效果。

通过IO口扩展技术，实现了对大量LED灯的控制，提升了系统的可扩展性和灵活性。

2. 外部设备接口扩展在一些工业自动化系统中，需要与多个外部设备进行通信，如传感器、执行器等。

第6章 80C51单片机的系统扩展

80C51单片机的系统扩展第6章 80C51单片机的系统扩展
6.1.2 常用程序存储器芯片
1、Flash(闪速、闪速)ROM 闪速
FlashROM是一种新型的电擦除式存储器，它是在EPROM工艺的基础上增添了芯片整体电擦除和可再编程功能。它即可作数据存储器用，又可作程序存储器用，其主要性能特点为：（1）电可擦除、可改写、数据保持时间长。（2）可重复擦写/编程大于1万次。（3）有些芯片具有在系统可编程ISP功能。（4）读出时间为ns级，写入和擦除时间为ms级。（5）低功耗、单一电源供电、价格低、可靠性高，性能比EEPROM优越。 FlashROM型号很多，常用的有29系列和28F系列。29系列有29C256 （32K×8）、29C512（64K×8）、29C010（128K×8）、29C020 （256K×8）、29040（512K×8）等，28F系列有28F512（64K×8）、 28F010（128K×8）、28F020（256K×8）、28F040（512K×8）等。
80C51单片机的系统扩展第6章 80C51单片机的系统扩展
6.2.1 常用数据存储器芯片
静态存储器（SRAM）具有存取速度快、使用方便和价格低等优点。但它的缺点是，一旦掉电，内部所有数据信息都会丢失。常用的SRAM有6116（2KB×8）、6264 （8KB×8）、62128（16KB×8）、62256（32KB×8）等芯片。常用SRAM芯片管脚和封装如图6-8所示，引脚功能如下。 ① A0～A15：地址输入线。 ② D0～D7：双向三态数据总线，有时也用I/O0～I/O7表示。 ③CE：片选线，低电平有效。6264的26脚（CS）必须接高电平，并且CE为低电平时才选中该芯片。 ④OE：读选通线，低电平有效。 ⑤WE：写选通线，低电平有效。 ⑥ VCC：电源线，接+5V电源。 ⑦ NC：空。 ⑧ GND：接地。

第6章 89c51系列单片机的扩展

74LS373,直接从P0口送到数据总线上。
2. 最小系统工作时序
如下图所示：
一个机器周期 S1 ALE
一个机器周期
S2 S3
S4
S5
S6
S1
S2 S3
S4
S5
S6
PSEN
P2 PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
PCH输出
输入
PCL
输出
指令输入
PCL
输出
指令输入
PCL
输出
指令输入
PCL
输出
PCL输出有效
PCL输出有效
PCL输出有效
PCL输出有效
最小系统的工作时序
PCL 输出有效
P2口送PCH 信息，P0口送PCL 信息和输入指令。在每一个Tcy中，ALE两次有效， PSEN两次有效。ALE第一次发生在S1P2和 S2P1期间,在S2状态周期内,ALE下降沿将P0 口低8位地址信息PCL锁入74LS373。在S4状态周内，PSEN上升沿将指令读入CPU。
VppVccCE GND
A7 A8 23 22 A10 19
I/O
74LS373 8Q 8D
GND G OE
A0
2716
28 39 O0 . . O7 OE 20
32
P0口具有分时传送低8位地址和8位数据信息的复用功能。通过ALE信号与地址锁存
器配合使用，从而使得地址信息和数据信息
区分开。
工作原理如下：
2. 具体应用
使用单片E2PROM扩展外部程序存储器
一片 2864E2PROM 和地址锁存器
74LS373构成MCS-51系列单片机中8031

单片机第八章 AT89系列单片机系统的扩展z1

#2存储器端口地址：A=1（P2.6=1），B=0（P2.7=0），C=0：选中#2存储器，所以#2存储器的端口地址为： 4000H～7FFFH。
8.2.3 数据存储器的扩展
1．数据存储器概述数据存储器即随机存取存储器，用于存放可随时修改的
数据信息。它与ROM不同，对RAM可以进行读、写两种操作。RAM为易失性存储器，断电后所存信息立即消失。
2
2．片内无程序存储器的最小应用系统片内无程序存储器的芯片构成最小应用系统时，必须在片外扩展程序存储器。由于一般用做程序存储器的 E2PROM芯片不能锁存地址，故扩展时还应加一个地址锁存器，构成一个三片最小系统，如图8-1b所示。该图中74LS373为地址锁存器，用于锁存低8位地址。
3
8.1.2 系统扩展的内容与方法
IN改数据指针
DJNZ R7, AGAIN ; 判断数据是否传送完成
RET
END
26
【C51程序】：
#include <AT89X51.h>
#include <absacc.h>
#define uchar unsigned char
#define uint unsigned int
11
图8-5 74LS138管脚图
图8-6 74LS138的译码关系
12
8.2存储器的扩展
8.2.1 存储器扩展概述 AT89S系列单片机具有64 KB的程序存储器空间，其中 AT89S51单片机含有4 KB 的片内程序存储器。当单片机程序超过4 KB时，就需要进行程序存储器的扩展。
AT89S系列单片机的数据存储器与程序存储器的地址空间是互相独立的，其片外数据存储器的空间可达64 KB，而片内的数据存储器空间只有128 B。如果片内的数据存储器不够用时，则需进行数据存储器的扩展。

第8章单片机系统扩展_练习

第8章单片机系统扩展1. 什么是AT89C51单片机的最小应用系统？答：所谓最小应用系统是指能维持单片机运行的最简单配置系统。

AT89C51芯片外加晶振电路和复位电路就构成了一个简单可靠的最小应用系统。

其在简单应用场合，可满足用户的要求。

2. 在AT89C51扩展系统中，程序存储器与数据存储器共用16位地址线和8位数据线，为什么两个存储空间不会冲突？答：AT89C51在片外扩展RAM的地址空间为0000H～FFFFH，共64KB，与ROM地址空间重叠。

但因各自使用不同的指令和控制信号，因而不会“撞车”。

读ROM时用MOVC指令，由PSEN选通ROM的OE端；读/写片外RAM时用MOVX指令，用RD选通RAM的OE端，用WR选通RAM的WE端。

但扩展RAM与扩展I/O 口是统一编址的，使用相同的指令和控制信号。

这在设计硬件系统和编制软件程序时应注意统筹安排。

3. 利用一片74LS138，用全译码方法，设计一个外部扩展8片6116的扩展电路。

写出各芯片的地址空间。

解：（图7.2 74LS138译码片选8片6116（2K×8）存储电路图（2）各芯片地址空间为：（假定无关位取1）芯片(1)：1000 0000 0000 0000B～1000 0111 1111 1111B=8000H～87FFH芯片(2)：1000 1000 0000 0000B～1000 1111 1111 1111B=8800H～8FFFH芯片(3)：1001 0000 0000 0000B～1001 0111 1111 1111B=9000H～97FFH芯片(4)：1001 1000 0000 0000B～1001 1111 1111 1111B=9800H～9FFFH芯片(5)：1010 0000 0000 0000B～1010 0111 1111 1111B=A000H～A7FFH芯片(6)：1010 1000 0000 0000B～1010 1111 1111 1111B=A800H～AFFFH芯片(7)：1011 0000 0000 0000B～1011 0111 1111 1111B=B000H～B7FFH芯片(8)：1011 1000 0000 0000B～1011 1111 1111 1111B=B800H～BFFFH4.用串行传送方式，在AT89C51上扩展2片AT24C01A，画出硬件连接图，编程向每片传送100个数据。

单片机原理及应用第4章 MCS-51单片机系统的扩展技术

2.数据存储器典型扩展电路
6264的地址范围为：0000H～1FFFH。
[例题] 在上页图的数据存储器扩展电路中，将片内RAM 以50H单元开始的16个数据，传送片外数据存储器0000H开始的单元中。
程序如下：
ORG 1000H MOV R0, #50H MOV R7, #16 MOV DPTR, #0000H AGAIN: MOV A, @R0 MOVX @DPTR, A INC R0 INC DPTR DJNZ R7, AGAIN RET END ; 数据指针指向片内50H单元 ; 待传送数据个数送计数寄存器 ; 数据指针指向数据存储器6264的0000H单元 ; 片内待输出的数据送累加器A ; 数据输出至数据存储器6264 ; 修改数据指针 ; 判断数据是否传送完成
4.2.1
程序存储器扩展
单片机内部没有ROM,或虽有ROM但容量太小时,必须扩展外部程序存储器方能工作。最常用的ROM器件是EPROM 1. 常用EPROM程序存储器 EPROM主要是27系列芯片，如:2764(8K)/27128(16K) /27256(32K)/27040(512K)等，一般选择8KB以上的芯片作为外部程序存储器。
4.2.3 MCS-51对外部存储器的扩展
下图所示的8031扩展系统中，外扩了16KB程序存储器（使用两片 2764芯片）和8KB数据存储器（使用一片6264芯片）。采用全地址译码方式，P2.7用于控制2―4译码器的工作，P2.6, P2.5参加译码，且无悬空地址线，无地址重叠现象。 1# 2764, 2# 2764, 3# 6264的地址范围分别为：0000H～1FFFH, 2000H～3FFFH, 4000～5FFFH。
MOV DPTR, #7FFFH ; 数据指针指向74LS377 MOV A, 60H ; 输出的60H单元数据送累加器A MOVX @DPTR, A ; P0口将数据通过74LS377输出

第八章单片机应用系统扩展

（2）．锁存器74LS573 输入的D端和输出的Q端依次排在芯片的两侧，为绘制印刷电路板时的布线提供了方便。
D7～D0：8位数据输入线。 Q7～Q0：8位数据输出线。 G ：数据输入锁存选通信号，该引脚与74LS373的G端功能相同。 /OE：数据输出允许信号，低电平有效。
8.1 程序存储器扩展
A7 A6 A5 A4 A3 A2 A1 A0
74LS373
2716(2k) EPROM
51单片机
PSEN
2716(2kx8)的地址范围为0000H ~ 07FFH。
例：扩展4KB程序存储器。
+5V VCC PGM VPP P2.4 P2.3 P2.2 P2.1 P2.0 EA P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE D7 D6 D5 D4 D3 D2 D1 D0 OE CE GND D7 D6 D5 D4 D3 D2 D1 D0 G OE Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 A11 A10 A9 A8
2．译码法
使用译码器对89C51的高位地址进行译码，将译码
器的译码输出作为存储器芯片的片选信号。是最常用的地址空间分配的方法，它能有效地利用存储器空间，适用于多芯片的存储器扩展。常用的译码器芯片有74LS138（3-8译码器） 74LS139（双2-4译码器）74LS154（4-16译码器）。
表8.1 2716（2K）/2732（4KB）的引脚
VCC PGM VPP A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
A0~A10 （2716） A0~A11 （2732） D0~D7 CE PGM
地址线数据输出线片选程脉冲输入

单片机系统扩展

第六章单片机系统扩展通常情况下，采用MCS-51单片机的最小系统只能用于一些很简单的应用场合，此情况下直接使用单片机内部程序存储器、数据存储器、定时功能、中断功能，I/O端口；使得应用系统的成本降低。

但在许多应用场合，仅靠单片机的内部资源不能满足要求，因此，系统扩展是单片机应用系统硬件设计中最常遇到的问题。

在很多复杂的应用情况下，单片机内的RAM ，ROM 和 I/O接口数量有限，不够使用，这种情况下就需要进行扩展。

因此单片机的系统扩展主要是指外接数据存贮器、程序存贮器或I/O接口等，以满足应用系统的需要。

6.1 单片机应用系统按照单片机系统扩展与系统配置状况，单片机应用系统可以分为最小应用系统、最小功耗系统、典型应用系统等。

最小应用系统，是指能维持单片机运行的最简单配置的系统。

这种系统成本低廉、结构简单，常用来构成简单的控制系统，如开关状态的输入/输出控制等。

对于片内有ROM/EPROM 的单片机，其最小应用系统即为配有晶振、复位电路和电源的单个单片机。

对于片内无ROM/EPROM的单片机，其最小系统除了外部配置晶振、复位电路和电源外，还应当外接EPROM 或EEPROM作为程序存储器用。

最小应用系统的功能取决于单片机芯片的技术水平。

单片机的最小功耗应用系统是指能正常运行而又功耗力求最小的单片机系统。

单片机的典型应用系统是指单片机要完成工业测控功能所必须具备的硬件结构系统。

6.1.1 8051/8751最小应用系统MCS-51系列单片机的特点就是体积小，功能全，系统结构紧凑，硬件设计灵活。

对于简单的应用，最小系统即能满足要求。

8051/8751是片内有ROM/EPROM的单片机，因此，用这些芯片构成的最小系统简单、可靠。

图6-1 8051/8751最小应用系统用8051/8751单片机构成最小应用系统时，只要将单片机接上时钟电路和复位电路即可，如图6-1所示。

由于集成度的限制，最小应用系统只能用作一些小型的控制单元。

单片机中的IO口扩展原理及应用

单片机中的IO口扩展原理及应用单片机是一种在微处理器中集成了中央处理器、内存、输入/输出控制和时钟等功能的微型计算机。

在实际应用中，单片机的使用每況愈下，并逐渐被更高级的处理器所取代。

然而，在一些特殊应用领域，如嵌入式系统和物联网设备中，单片机仍然扮演着重要的角色。

在单片机中，IO口的扩展是一项关键的技术，用来增加单片机的输入和输出接口数量。

本文将探讨单片机中的IO口扩展原理及其应用。

一、单片机IO口扩展原理在单片机中，IO口（Input/Output Port）用于连接外部电路和其他设备，扮演着数据输入和输出的桥梁角色。

然而，通常单片机内部只有有限的IO口数量。

为了满足复杂的应用需求，需要通过扩展技术来增加IO口的数量。

1. 并行IO口扩展其中一种常见的IO口扩展技术是通过并行IO口扩展芯片来增加IO口数量。

该芯片通常由一个并行输入/输出移位寄存器和控制逻辑组成。

通过串行通信协议，单片机可以控制并行IO口扩展芯片，以实现扩展IO口的输入和输出功能。

这种方式适用于需要大量IO口的应用，如工业控制和自动化设备。

不过需要注意的是，并行IO口扩展芯片策略相对复杂，需要额外的引脚和电路设计，并且使用的软件协议需要单片机和外部芯片之间的高速通信支持。

2. 串行IO口扩展另一种常见的IO口扩展技术是通过串行IO口扩展芯片来增加IO口数量。

串行IO口扩展芯片通常采用常用的串行通信协议，如I2C（Inter-Integrated Circuit）或SPI（Serial Peripheral Interface），通过少量的引脚连接到单片机。

通过控制寄存器和数据寄存器，单片机可以发送指令和数据来控制扩展IO口的输入和输出。

这种方式相对于并行IO口扩展芯片来说，引脚数量较少，实现简单，适用于需要较少IO口数量的应用。

同时，由于使用串行通信协议，可以通过级联多个串行IO口扩展芯片，进一步增加IO口数量。

二、单片机IO口扩展应用单片机IO口扩展技术在各种嵌入式系统和物联网设备中都有广泛的应用。

《单片机微型计算机原理与接口技术》第八章 80C51单片微机的系统扩展原理与接口技术

②开始数据传送在串行时钟线（SCL）保持高电平的情况下，串行数据线（SDA ）上发生一个由高电平到低电平的变化作为起始信号（START），启动I2C 总线。I2C总线所有命令必须在起始信号以后进行。 ③停止数据传送在串行时钟线（SCL）保持高电平的情况下，串行数据线（SDA）上发生一个由低电平到高电平的变化，称为停止信号（ STOP）。这时将停止I2C 总线上的数据传送。 ④数据有效性在开始信号以后，串行时钟线（SCL）保持高电平的周期期间，当串行数据线（SDA）稳定时．串行数据线的状态表示数据线是有效的。需要一个时钟脉冲。每次数据传送在起始信号（START）下启动，在停止信号（STOP）下结束。在I2C总线上数据传送方式有两种，主发送到从接收和从发送到主接收。它们由起始信号（START）后的第一个字节的最低位（即方向位R／W）决定。
①串行数据线（MISO、MOSI）主机输入／从机输出数据线（MISO）和主机输出／从机输入数据线（MOSI），用于串行数据的发送和接收。数据发送时．先传送MSB（高位），后传送LSB（低位）。在SPI设置为主机方式时，MISO线是从机数据输入线，MOSI是主机数据输出线；在SPI设置为从机方式时， MISO线是从机数据输出线，MOSI是从机数据输入线。
8.1.1外部并行扩展原理
单片微机是通过芯片的引脚进行系统扩展的。 80C51系列带总线的单片微机芯片引脚可以构成图8－1所示的三总线结构．即地址总线（AB）数据总线（DB）和控制总线（CB）。具有总线的外部芯片都通过这三组总线进行扩展。（1）地址总线（AB）地址总线由单片微机P0口提供低8位地址A0～A7，P2口提供高8位地址A8～A15。P0口是地址总线低8位和8位数据总线复用口，只能分时用作地址线。故P0口输出的低8位地址A0～A7必须用锁存器锁存。锁存器的锁存控制信号为单片微机ALE引脚输出的控制信号。在ALE的下降沿将P0口输出的地址A0～A7锁存。P0、P2口在系统扩展中用做地址线后便不能作为一般I/O口使用。由于地址总线宽度为16位，故可寻址范围为64 KB。（2）数据总线（DB）数据总线由P0口提供，用D0～D7表示。P0口为三态双向

单片机的系统扩展原理及接口技术第8章习题答案高锋第二版

第8章思考与练习题解析【8—1】简述单片机系统扩展的基本原则和实现方法。

【答】系统扩展是单片机应用系统硬件设计中最常遇到的问题。

系统扩展是指单片机内部各功能部件不能满足应用系统要求时，在片外连接相应的外围芯片以满足应用系统要求。

80C5 1系列单片机有很强的外部扩展能力，外围扩展电路芯片大多是一些常规芯片，扩展电路及扩展方法较为典型、规范。

用户很容易通过标准扩展电路来构成较大规模的应用系统。

对于单片机系统扩展的基本方法有并行扩展法和串行扩展法两种。

并行扩展法是指利用单片机的三组总线(地址总线AB、数据总线DB和控制总线CB)进行的系统扩展；串行扩展法是指利用SPI三线总线和12C双线总线的串行系统扩展。

1．外部并行扩展单片机是通过芯片的引脚进行系统扩展的。

为了满足系统扩展要求，80C51系列单片机芯片引脚可以构成图8-1所示的三总线结构，即地址总线AB、数据总线DB和控制总线CB。

单片机所有的外部芯片都通过这三组总线进行扩展。

2．外部串行扩展80C51．系列单片机的串行扩展包括：SPI(Serial Peripheral Interface)三线总线和12C双总线两种。

在单片机内部不具有串行总线时，可利用单片机的两根或三根I／O引脚甩软件来虚拟串行总线的功能。

12C总线系统示意图如图8—2所示。

【8—2】如何构造80C51单片机并行扩展的系统总线?【答】80C51并行扩展的系统总线有三组。

①地址总线(A0～A15)：由P0口提供低8位地址A0～A7，P0 口输出的低8位地址A0～A7必须用锁存器锁存，锁存器的锁存控制信号为单片机引脚ALE输出的控制信号。

由P2口提供高8位地址A8～A1 5。

②数据总线(DO～D7)：由P0 口提供，其宽度为8位，数据总线要连到多个外围芯片上，而在同一时间里只能够有一个是有效的数据传送通道。

哪个芯片的数据通道有效则由地址线控制各个芯片的片选线来选择。

③控制总线(CB)：包括片外系统扩展用控制线和片外信号对单片机的控制线。

电子教案与课件：《单片微机原理及应用基础教程》第5章单片机系统扩展的原理及方法

以下介绍常用的总线驱动器芯片74LS244与 74LS245。
Micro Control System 51 Series
机械电子工程系
主讲：陈慧
8
2. 总线驱动器74LS244及74LS245
双向三态数据缓冲器。含16个三态驱动器，分两组，每方向8个
驱动方向控制端，若
DIR=1，驱动方向左
→右；若DIR=0，驱
该端低电平时三态门打开；当G=1，输出同输入；高电平时，输出呈高阻。当G由1变为0时，输入数据打入锁存器保存。
Micro Control System 51 Series
机械电子工程系
主讲：陈慧
7
5.1.2 常用扩展器件简介
2. 总线驱动器芯片
51单片机的并行总线端口P0~P3的驱动能力很有限（例如P0用作输出可驱动8个LSTTL负载，其输出电流约为800μA），因此常常需要进行总线驱动。
机械电子工程系
主讲：陈慧
22
1. EPROM2764主要引脚定义
13位地址线
8位数据线
输出允许信号端
机械电子工程系
Micro Control System 51 Series 主讲：陈慧
片选端
23
2. 程序存储器与CPU的连接方法
➢ 地址线的连接: 1）字选: 把存储器的地址线与系统地址线对应相连 2）片选线: 线选法或译码法
片选的实现方法
译码法
译码法是系统地址线经过译码器译码后，以其译码输出作为存储器（或I/O）芯片的片选信号。译码法又分为全译码和部分译码两种。
➢ 全译码全译码方式下，每一个片选信号的地址均是唯一的。
➢ 部分译码部分译码方式下，每一个片选信号的地址不唯一。但

8031单片机各种系统扩展

单片机系统扩展在由单片机构成的实际测控系统中，最小应用系统往往不能满足要求，因此在系统设计时首先要解决系统扩展问题。

单片机的系统扩展主要有程序存储器（ROM）扩展，数据存储器（RAM）扩展以及I/O口的扩展。

MCS-51单片机有很强的扩展功能，外围扩展电路、扩展芯片和扩展方法都非常典型、规范。

本章首先通过实训初步了解扩展的方法及应用，然后详细讨论各种扩展的常见电路、芯片以及使用方法。

实训6 片外RAM对信号灯的控制及可编程I/O口的应用1.实训目的(1) 掌握扩展片外RAM的方法及使用。

(2) 熟悉8155可编程接口芯片的内部组成。

(3) 掌握8155初始化的方法及I/O口的使用。

(4) 了解8155内部定时器和RAM的编程使用。

(5) 认识片外RAM及8155相关地址的确定。

2.实训设备和器件实训设备：单片机开发系统、微机。

实训器件：实训电路板1套。

3.实训电路图下图为实训电路图，与附录1中的电路图连接完全相同。

图6.1 实训6电路图4.实训步骤与要求1)查阅附录实训电路板原理图及芯片手册，初步认识51单片机扩展片外RAM 所使用的芯片6264的管脚排列，以及与单片机的连接关系；初步分析8155与单片机的连接及三个I/O口与外部LED的关系。

2)将电路板与仿真器连接好。

3)输入参考程序1，汇编并调试运行，观察P1口发光二极管的亮灭状态。

4)输入参考程序2，汇编并调试运行，观察电路板中LED(共阴极)的显示情况。

参考程序1：对片外RAM写入数据并输出，控制P1口的亮灭状态。

ORG 0000HMOV DPTR,#1000H ；指向片外RAM的首地址MOV A,#0FEH ；设置第一个要送入的数据MOV R1,#08H ；设循环次数WRITE: MOVX @DPTR,A ；向RAM中写入数据INC DPTR ；片外RAM地址加1CLR CYRL A ；更新数据DJNZ R1,WRITE ；8次未送完，继续写入，否则顺序执行下一条指令MOV R1,#08H ；再次设置循环次数START: MOV DPTR,#1000H ；指向第一个数据单元1000HREAD: MOVX A,@DPTR ；读出数据到A累加器MOV P1,A ；送P1口点亮发光二极管LCALL DELAY ；延时一段时间INC DPTR ；更新地址DJNZ R1,READ ；连续读出8个数据，送P1口显示SJMP START ；8个数据读完，继续从第一个数据单元开始。