(最新版)VHDL,CPU实验报告

计算机硬件课程设计

设计报告

学号：姓名：成绩：

学号：姓名：成绩：

东南大学计算机科学与工程系

二0 10 年12 月

目录

1.实验名称 (2)

2.实验目的 (2)

3.实验任务……………………………………………………………………… 2.

4.主要特色 (2)

5. 设计方案 (3)

5.1 数据格式和指令系统 (3)

5.2本设计的体系结构 (5)

5.测试结果与性能分析 (20)

6.课程设计总结 (22)

1．实验名称

微程序控制的模型计算机的设计与调试

2．实验目的

1．综合运用“计算机组成原理”和“数字电路”等课程的知识，通过对模型机的设计和调试，加深对计算机各部件工作原理的认识。

2．进一步掌握运用EDA技术进行设计和调试的工作方法。

3．掌握计算机硬件设计的思想，方法及工作过程，进一步培养工程设计的能力。

3．实验任务

1．自行规定数据格式和指令格式，在所提供的条件范围内设计一台由微程序控制（也可以用其他方式如组合逻辑等）的模型计算机。

2．根据设计方案，将模型机调试成功。

3．整理出相关文件。

（1）数据格式和指令系统。

（2）总框图。

（3）详细电路图或有关电路的VHDL语言源程序。

（4）微指令格式和微程序。

（5）调试过程和测试结果（包括测试程序）。

4．主要特色

1．增加了ROM的宽度，改为24位，使得可以在一个时钟内读出24位的微指令。

2．对电路进行了合理的修改，具体增加了SRC. DEST结合IR0,IR2,IR1,IR3到RA,RB的译码电路。

3．SRC. DEST结合IR0,IR2,IR1,IR3到WA,WB的译码电路，实现了对于源操作数的写入。

4．由微指令到8CPU中对应的端口译码。

5．重新构造了ROM，RAM，修改了时序电路，调整了M1,M2,M3,M4的时序。

6．除了书上要求的指令微程序以外，还对微程序进行了扩充，加了逻辑左移指令：SAL(每次执行左移一位)，以及乘法指令：MUL(8位与8位数据相乘，得到16位数据高8位写回源操作数，低8位写回目的操作数)

7．修改了M1,M2,M3,M4的连接电路。

8．通过用软件模拟的方法，成功的构造了一个简单的CPU，更加熟练的学会使用EDA技术。试验中结合了数字实验和组成原理部分内容。

9．用简单易读的方式排列24位控制信号，使得操作更加简便，如图所示

5．设计方案

5.1数据格式和指令系统（参考教材）

采用8位数据通路，数据采用8位二进制定点表示。

7 6 5 4 3 2 1 0

.

设置7条机器指令和两条面板操作指令

（1）面板操作指令（因为没有一BIOS 及操作系统，所以用面板指令进行初始化，启动机器）

a.输入地址

为PC置初始值，即输入程序的起始地址，当K1开关置“1”，K2开关

置“0”时执行此操作。

b.输入程序

将程序输入到内存的指定区域，当K1，K2开关均置“1”时，由面板输

入开关输入程序

c.本模型机设置K3开关，K3置1表示执行单步操作。

d.START表示启动开关。

（2）指令系统

a.指令格式

操作码寻址方式

7 6 5 4 3 2 1 0

有二种寻址方式

寄存器寻址

操作码R目R源

7 6 5 4 3 2 1 0

直接地址寻址

由于地址要占用一个字节，所以此类指令为双字节指令。

操作码R目R源

内存地址

b.9条机器指令

IN R；从开关输入数据送入到指定的寄存器R。

格式：

0 0 0 1 R目0 0

OUT R；从指定的寄存器R中取出数据送入到输出缓冲器，显示灯亮。

格式：

0 0 1 0 0 0 R源

LD R , address ；从内存指定单元取出数据，送入指定的寄存器R。

格式：

0 0 1 1 R目0 0

内存地址

ST address, R; 从指定的寄存器R中取出数据，存入内存指定单元。

格式：

0 1 0 0 0 0 R源

内存地址

ADD R1，R2；将两个寄存器中的数据相加，结果送到R1。

格式：

0 1 0 1 R目R源

JMP address; 无条件转移，即address PC。

格式：

0 1 1 0 0 0 0 0

内存地址

HALT ；停机指令。

MUL R1，R2；将两个寄存器中的数据相乘，结果高8位送到R1，低8位送到R2。

格式：

1 0 1 0 R目R源

SAL R；将R中的数据左移一位，结果送到R1。

格式：

1 0 0 1 R目

5.2本设计的体系结构

为了简单方便起见，我们采用单总线结构，总体机构和CPU内部结构设计如图所示

总体结构图

CPU内部结构

1．数据通路设计

（1）采用Quartus—II软件工具，先设计出运算器部分，如图所示.ALU.bdf，经时序仿真正确后，进行符号封装。

（2）采用Quartus—II软件工具，先设计出运算器部分，如图所示MUL.bdf，经时序仿真正确后，进行符号封装。